第一篇：手機硬件工程師ESD防護電路設計總結

手機硬件工程師關于ESD防護電路設計的一點總結

本人是做手機硬件的，實際上是打雜的。日常的工作都是一些比較瑣碎雜亂的事情，比如焊接、測試、校準、維修、打靜電等等。工作差不多兩年了，雖然經(jīng)驗豐富不多，但在不斷地重復工作中也有些自己的總結，希望與大家分享一下。因為我們做的是國內的客戶，客戶入網(wǎng)的比較多。所以對靜電的要求比較高。而不入網(wǎng)的客戶的機子的外殼也大多是鋅合金的，ESD問題也讓人頭痛。這里主要是想分享一下自己對靜電方面的一些經(jīng)驗。

在必要的IO口加上TVS管如TP線、側鍵的IO線、開關鍵。不推薦用壓敏電阻。因為現(xiàn)在的壓敏電阻太水了，根本起不了保護作用。去年冬天我們主板上的加了壓敏電阻，結果很多主板的TV芯片都被靜電打壞了。又有一次我打靜電打TP的時候打壞了好幾個53，這些TP的IO口都是有貼壓敏電阻的。貼壓敏電阻起不了保護作用，還有個問題就是這些差的壓敏電阻還比較容易被靜電擊壞，造成TP不靈或失效、自動開機的現(xiàn)象。用壓敏電阻還不如不用。

靜電能擋就擋，比如某些比較敏感的線路如Vbat、IO線、FPC焊盤、側鍵、露銅的焊盤、按鍵燈2等都應該用絕緣膠貼起來。雖然有些操作在產線很難實現(xiàn)，但為了應付CTA真的有時候需要“包粽子”。

有時候碰到比較難打靜電的機子往往按鍵是比較難打ESD的。特別是金屬按鍵或者是水鍍的方向導航鍵。有很多入網(wǎng)的客戶往往都是殼子是塑膠的但按鍵是金屬的和方向導航鍵是水鍍的。如果是入網(wǎng)的我都建議客戶采用塑膠殼和塑膠按鍵，而且導航鍵也要采用真空鍍的。

當然有時候有些裝飾件有些疑似導電的材料也要確認一下是否導電。這些材料很可能是導致ESD問題的罪魁禍首。而且這種材料一般情況下用萬用表量不出來，得用靜電*來打一下才可確認。記得以前有一次，一個入網(wǎng)的機子攝像頭處靜電不過，就是因為攝像頭上的鏡片是這種特殊的材料。后來換了攝像頭的鏡片就好了。

機子的外殼和后蓋是塑膠的最好，可國內的客戶很多時候都是笨重的鋅合金的，這使得ESD的難度增加了不少，這時就要考慮充分接地了。否則縫隙和后蓋很難打過。接地不是越多越好。接地點越多越好其實是個誤區(qū)。很多時候確實是接地點越多越好。但有時候并不是那么的湊效。我自己也曾經(jīng)陷入過這個誤區(qū)。以前經(jīng)常是遇到靜電不好的機子，想都不想，直接把能接地的地方都接好地。很多情況靜電都可以過了，但是有時候接了很多的地靜電仍然是沒法過。后來不斷地試驗，才發(fā)現(xiàn)主板有些地是比較弱的。如果把這些地給接上了，打靜電就會比較容易死。相反把它去掉可能會好很多。所以說并不是接地越多越好。對于比較弱的地，最好不要接。只要把好的地充分接好就可以了。對于如何辨別好與不好的地，可以看一下PCB，更直接的方法是用接觸式放電打主板，能打過的露銅就是比較好的地，而打不過的露銅就是

不太好的地，這樣的地就不要接了，接上了反而會影響ESD性能。

好了就這么多了，還有沒想到、沒遇到的的希望大家多多補充。

第二篇：硬件電路設計工程師實戰(zhàn)培訓課程

硬件電路設計工程師實戰(zhàn)培訓課程

培訓教學大綱：

一、模擬數(shù)字電路基礎知識

二、PROTEL,PADS工具軟件使用

三、單片機簡易開發(fā)板PCB的設計

四、電阻 電容 電感 二極管 三極管的常見分類及使用——直流電源設計

五、放大器及比較器常用IC及音響電路設計

六、通用邏輯電路應用及交通燈系統(tǒng)設計

七、存儲器常用類別接口及單片機擴展存儲器接口電路設計

八、A/D,D/A常用器件類別及電子溫度計電路設計

九、通信接口常用器件類別及接口電路設計與分析

RS-232,RS-485,CAN,USB,LVDS,UART,IEEE1394,MODEM,RF，紅外，光纖

十、邏輯分析儀使用

十一、顯示驅動電路常用器件類別及接口電路設計：LED LCD VGA

十二、音頻常用芯片及公交報站器電路設計

十三、電源管理常用器件及智能充電器電路設計

十四、保護性電路設計；

十五、常用功率器件，開關器件及家用電器控制電路

十六、傳感器常用器件及智能儀表電路設計

十七、FPGA/CPLD/DSP常用接口及應用電路設計

十八、PC常用接口及四層主板電路設計分析

十九、紅外探測報警電路

二十、MP3電路設計分析 二

十一、數(shù)碼相框電路設計分析 二

十二、信號完整性分析及高頻電路板設計

二十三、頻譜分析儀使用、射頻常用器件儀器及對講機電路設計

第三篇：8@52RD_手機ESD個人總結

手機ESD概述個人總結

1.ESD概述

靜電是人們非常熟悉的一種自然現(xiàn)象。靜電的許多功能已經(jīng)應用到軍工或民用產品中，如靜電除塵、靜電噴涂、靜電分離、靜電復印等。然而，靜電放電ESD（Electro-Static Discharge）卻又成為電子產品和設備的一種危害，造成電子產品和設備的功能紊亂甚至部件損壞?，F(xiàn)代半導體器件的規(guī)模越來越大，工作電壓越來越低，導致了半導體器件對外界電磁騷擾敏感程度也大大提高。ESD對于電路引起的干擾、對元器件、CMOS電路及接口電路造成的破壞等問題越來越引起人們的重視。電子設備的ESD也開始作為電磁兼容性測試的一項重要內容寫入國家標準和國際標準。

1.1 靜電成因及其危害

靜電是兩種介電常數(shù)不同的物質磨擦時，正負極性的電荷分別積累在兩個特體上而形成。當兩個物體接觸時，其中一個趨從于另一個吸引電子，因而二者會形成不同的充電電位。就人體而言，衣服與皮膚之間的磨擦發(fā)生的靜電是人體帶電的主要原因之一。

靜電源與其它物體接觸時，依據(jù)電荷中和的物理原理則將存在著電荷流動，傳送足夠的電量以抵消電壓。在高速電量的傳送過程中，將產生潛在的破壞電壓、電流以及電磁場，嚴重時將其中物體擊毀，這就是靜電放電。國家標準中定義：靜電放電是具有不同靜電電位的特體互相靠近或直接接觸引起的電荷轉移（GB/T4365-1995），一般用ESD表示。ESD會導致電子設備嚴重損壞或操作失常。

靜電對器件造成的損壞有顯性和隱性兩種。隱性損壞在當時看不出來，但器件變得更脆弱，在過壓、高溫等條件下極易損壞。

ESD兩種主要的破壞機制是：由ESD電流產生熱量導致設備的熱失效，即器件燒毀；由ESD感應出過高電壓導致絕緣擊穿。兩種破壞可能在一個設備中同時發(fā)生，例如，絕緣擊穿可能激發(fā)大的電流，這又進一步導致熱失效。

除容易造成電路損害外，靜電放電也極易對電子電路造成干擾。靜電放電對電子電路的干擾有 二種方式。一種是傳導干擾，另一種是輻射干擾。

1.2 手機中的ESD問題

數(shù)字移動電話的電路由射頻與基帶兩大部分組成。其中射頻（RF）電路包括收發(fā)器、頻率合成器和功放等，基帶（Baseband）電路包括數(shù)字信息處理和控制器、存儲器、電源管理和其他外設部分。

手機的功能越來越強大，而電路板卻越來越小，集成度越來越高。ESD可能會造成手機工作異常、死機，甚至損壞并引發(fā)其他的安全問題。所以在手機上市之前，我國都強行要求進行入網(wǎng)測試，而入網(wǎng)測試中明確要求進行ESD和其它浪涌沖擊的測試。根據(jù)IEC

61000-4-2 標準，其中接觸放電需要做到±8kV靜電正常，空氣放電需要做到±15kV靜電正常，這就對ESD的設計提出了較高的要求。手機有幾個部分用于人機交互，這樣就存在著人體靜電放電的ESD問題。手機電路中需要進行ESD防護的部位有：SIM卡插座與CPU讀卡電路、鍵盤電路、耳機、麥克風電路、電源接口、數(shù)據(jù)接口、USB接口、彩屏LCD驅動接口。

2.手機中的ESD防護設計

手機中的ESD設計可以大致分為三部分：結構設計、PCB設計和電路設計。

2.1 手機結構設計

如果將釋放的靜電看成是洪水的話，那么主要的解決方法與治水類似，就是“堵”和“疏”。如果手機有一個理想的殼體是密不透風的，靜電也就無從而入，當然不會有靜電問題了。但實際的殼體在合蓋處常有縫隙，而且許多還有金屬的裝飾片，所以一定要加以注意。

其一，用“堵”的方法。盡量增加殼體的厚離，即增加外殼到電路板之間的距離，或者通過一些等效方法增加殼體氣隙的距離，這樣可以避免或者大大減少ESD的能量強度。

通過結構的改進，可以增大外殼到內部電路之間氣隙的距離從而使ESD的能量大大減弱。根據(jù)試驗，8kV的ESD在通過過4mm的距離后能量一般衰減為零。

其二，用“疏”的方法，可以用EMI油漆噴涂在殼體的內側。EMI油漆是導電的，可以看成是一個金屬的屏蔽層，這樣可以將靜電導在殼體上；再將殼體與PCB（Printed Circuit Board）的地連接，將靜電從地導走。這樣處理的方法除了可以防止靜電，還能有效抑制EMI的干擾。如果有足夠的空間，還可以用一個金屬屏蔽罩將其中的電路保護起來，金屬屏蔽罩再連接PCB的GND。用

金屬屏蔽罩將LCD模塊保護起來的例子。

總之，ESD設計殼體上需要注意很多地方，首先是盡量不讓ESD進入殼體內部，最大限度地減弱其進入殼體的能量。對于進入殼體內部的ESD盡量將其從GND導走，不要讓其危害電路的其它部分。殼體上的金屬裝飾物使用時一定要小心，因為很可能帶來意想不到的結果，需要特別注意。

2.2 手機PCB設計

手機PCB（Printed Circuit Board）都是高密度板，通常為6層板以上。隨著密度的增加，趨勢是使用更多疊層PCB板，其設計一直都需要考慮性能與面積的平衡。一方面，越大的空間可以有更多的空間擺放元器件，同時，走線的線寬和線距越寬，對于EMI、音頻、ESD等各方面性能都有好處。另一方面，手機體積設計的小巧又是趨勢與需要。所以，設計時需要找到平衡點。就ESD問題而言，設計上需要注意的地方很多，尤其是關于GND布線的設計以及線矩，很有講究。有些手機中ESD存在很大的問題，一直找不到原因，經(jīng)過反復研究與實驗，發(fā)現(xiàn)是PCB設計中的出現(xiàn)的問題。為此，這里總結了PCB設計中應該注意的要點：

(1)PCB板邊（包括通孔Via邊界）與其它布線之間的距離應大于0.3mm；

(2)PCB的板邊最好全部用GND走線包圍；

(3)GND與其它布線之間的距離保持在0.2mm～0.3mm；

(4)Vbat與其它布線之間的距離保持在0.2mm～0.3mm;

(5)重要的線如Reset、Clock等與其它布線之間的距離應大于0.3mm;

(6)大功率的線如PA等與其它布線之間的距離保持在0.2mm～0.3mm；

(7)不同層的GND之間應有盡可能多的通孔（VIa）相連；

(8)在最后的鋪地時應盡量避免尖角，有尖角應盡量使其平滑。

2.3 手機電路設計

在殼體和PCB的設計中，對ESD問題加以注意之后，ESD還會不可避免地進入到手機電路中，尤其是以下幾個部件：SIM卡的CPU讀卡電路、鍵盤電路、耳機、麥克風電路、數(shù)據(jù)接口、電源接口、USB接口、彩屏LCD驅動接口，這些部位都是外露的因而很可能將人體的靜電引入手機中。所以，需要在這些部分中使用ESD防護器件，手機電路防ESD設計的主要內容就是ESD防護器件的選用?？偟膩碚f，ESD防護器件主要有以下幾種：

（1）氣體放電管（GDT）。它是具有一定氣密的玻璃或陶瓷外殼，中間充滿穩(wěn)定的氣體，如氖或氬，并保持一定壓力。GDT通流量大、極間電容小，可自行恢復，其缺點是響應速度太慢，放電電壓不夠精確，壽命短，電性能會隨時間變化。

（2）壓敏電阻（MOV）。它是陶瓷元件，將氧化鋅和添加劑在一定條件下“燒結”，電阻受電壓的強烈影響，其電流隨著電壓的升高而急劇上升。壓敏電阻內部發(fā)熱量很大，其缺點是響應速度慢，性能會因多次使用而變差，極間電容大。

（3）閘流二極管（TSS）。它是半導體元件，閘流二極管開始時不會導通，處于“阻斷”狀態(tài)。當“過電壓”上升到閘流管的“放電電壓”時，導通并產生放電電流；當電流下降到最小值時，閘流管會重新“阻斷”，并恢復到原來的“斷路狀態(tài)”。

(4)瞬態(tài)電壓抑制器（TVS）。它是半導體器件，由于其最大特點是快速反應、非常低的極間電容，很小的漏電流和很大的耐流量，尤其是其結合芯片的方式，非常適合各種接口的防護。

（5）靜電抑制器（也叫ESD阻抗器)。它也是陶瓷器件，嚴格的說它也是壓敏器件的一種。它由Polymer高分子材料制成，內部菱形分子以規(guī)則離散狀排列，當靜電電壓超過該器件的觸發(fā)電壓時，內部分子迅速產生尖端對尖端的放電，將靜電在瞬間泄放到地。因而它又有了TVS的一些特性，反應時間變得更快（最小可以<0.5ns）、電容值也更?。ㄗ钚】梢?0.05pf）、漏電流最小可達0.1μA，正是器件里面材質的不純性令靜電通過器件時以大量發(fā)熱的形式消耗了靜電。

目前手機行業(yè)中使用比較多的還是壓敏電阻/靜電抑制器以及TVS，以后有時間的話也會重點寫寫這兩種器件的選用。謝謝大家捧場！

第四篇：硬件工程師

硬件工程師必看---必殺技學習(轉)充分了解各方的設計需求,確定合適的解決方案

啟動一個硬件開發(fā)項目,原始的推動力會來自于很多方面,比如市場的需要,基于整個系統(tǒng)架構的需要,應用軟件部門的功能實現(xiàn)需要,提高系統(tǒng)某方面能力的需要等等,所以作為一個硬件系統(tǒng)的設計者,要主動的去了解各個方面的需求,并且綜合起來,提出最合適的硬件解決方案。比如A項目的原始推動力來自于公司內部的一個高層軟件小組,他們在實際當中發(fā)現(xiàn)原有的處理器板IP轉發(fā)能力不能滿足要求,從而對于系統(tǒng)的配置和使用都會造成很大的不便,所以他們提出了對新硬件的需求。根據(jù)這個目標,硬件方案中就針對性的選用了兩個高性能網(wǎng)絡處理器,然后還需要深入的和軟件設計者交流,以確定內存大小,內部結構,對外接口和調試接口的數(shù)量及類型等等細節(jié),比如軟件人員喜歡將控制信令通路和數(shù)據(jù)通路完全分開來,這樣在確定內部數(shù)據(jù)走向的時候要慎重考慮。項目開始之初是需要召開很多的討論會議的,應該盡量邀請所有相關部門來參與,好處有三個,第一可以充分了解大家的需要,以免在系統(tǒng)設計上遺漏重要的功能,第二是可以讓各個部門了解這個項目的情況,提早做好時間和人員上協(xié)作的準備,第三是從感情方面講,在設計之初各個部門就參與了進來,這個項目就變成了大家共同的一個心血結晶,會得到大家的呵護和良好合作,對完成工作是很有幫助的。原理圖設計中要注意的問題

原理圖設計中要有“拿來主義”,現(xiàn)在的芯片廠家一般都可以提供參考設計的原理圖,所以要盡量的借助這些資源,在充分理解參考設計的基礎上,做一些自己的發(fā)揮。當主要的芯片選定以后,最關鍵的外圍設計包括了電源,時鐘和芯片間的互連。

電源是保證硬件系統(tǒng)正常工作的基礎,設計中要詳細的分析：系統(tǒng)能夠提供的電源輸入;單板需要產生的電源輸出;各個電源需要提供的電流大小;電源電路效率;各個電源能夠允許的波動范圍;整個電源系統(tǒng)需要的上電順序等等。比如A項目中的網(wǎng)絡處理器需要1.25V作為核心電壓,要求精度在＋5%-－3%之間,電流需要12A左右,根據(jù)這些要求,設計中采用5V的電源輸入,利用Linear的開關電源控制器和IR的MOSFET搭建了合適的電源供應電路,精度要求決定了輸出電容的ESR選擇,并且為防止電流過大造成的電壓跌落,加入了遠端反饋的功能。

時鐘電路的實現(xiàn)要考慮到目標電路的抖動等要求,A項目中用到了GE的PHY器件,剛開始的時候使用一個內部帶鎖相環(huán)的零延時時鐘分配芯片提供100MHz時鐘,結果GE鏈路上出現(xiàn)了丟包,后來換成簡單的時鐘Buffer器件就解決了丟包問題,分析起來就是內部的鎖相環(huán)引入了抖動。

芯片之間的互連要保證數(shù)據(jù)的無誤傳輸,在這方面,高速的差分信號線具有速率高,好布線,信號完整性好等特點,A項目中的多芯片間互連均采用了高速差分信號線,在調試和測試中沒有出現(xiàn)問題。PCB設計中要注意的問題

PCB設計中要做到目的明確,對于重要的信號線要非常嚴格的要求布線的長度和處理地環(huán)路,而對于低速和不重要的信號線就可以放在稍低的布線優(yōu)先級上。重要的部分包括：電源的分割;內存的時鐘線,控制線和數(shù)據(jù)線的長度要求;高速差分線的布線等等。

A項目中使用內存芯片實現(xiàn)了1G大小的DDR memory,針對這個部分的布線是非常關鍵的,要考慮到控制線和地址線的拓撲分布,數(shù)據(jù)線和時鐘線的長度差別控制等方面,在實現(xiàn)的過程中,根據(jù)芯片的數(shù)據(jù)手冊和實際的工作頻率可以得出具體的布線規(guī)則要求,比如同一組內的數(shù)據(jù)線長度相差不能超過多少個mil,每個通路之間的長度相差不能超過多少個mil等等。當這些要求確定后就可以明確要求PCB設計人員來實現(xiàn)了,如果設計中所有的重要布線要求都明確了,可以轉換成整體的布線約束,利用CAD中的自動布線工具軟件來實現(xiàn)PCB設計,這也是在高速PCB設計中的一個發(fā)展趨勢。檢查和調試

當準備調試一塊板的時候,一定要先認真的做好目視檢查,檢查在焊接的過程中是否有可見的短路和管腳搭錫等故障,檢查是否有元器件型號放置錯誤,第一腳放置錯誤,漏裝配等問題,然后用萬用表測量各個電源到地的電阻,以檢查是否有短路,這個好習慣可以避免貿然上電后損壞單板。調試的過程中要有平和的心態(tài),遇見問題是非常正常的,要做的就是多做比較和分析,逐步的排除可能的原因,要堅信“凡事都是有辦法解決的”和“問題出現(xiàn)一定有它的原因”,這樣最后一定能調試成功。一些總結的話

現(xiàn)在從技術的角度來說,每個設計最終都可以做出來,但是一個項目的成功與否,不僅僅取決于技術上的實現(xiàn),還與完成的時間,產品的質量,團隊的配合密切相關,所以良好的團隊協(xié)作,透明坦誠的項目溝通,精細周密的研發(fā)安排,充裕的物料和人員安排,這樣才能保證一個項目的成功。

一個好的硬件工程師實際上就是一個項目經(jīng)理,他/她需要從外界交流獲取對自己設計的需求,然后匯總,分析成具體的硬件實現(xiàn)。還要跟眾多的芯片和方案供應商聯(lián)系,從中挑選出合適的方案,當原理圖完成后,他/她要組織同事來進行配合評審和檢查,還要和CAD工程師一起工作來完成PCB的設計。與此同時,還要準備好BOM清單,開始采購和準備物料,聯(lián)系加工廠家完成板的貼裝。在調試的過程中他/她要組織好軟件工程師來一起攻關調試,配合測試工程師一起解決測試中發(fā)現(xiàn)的問題,等到產品推出到現(xiàn)場,如果出現(xiàn)問題,還需要做到及時的支持。所以做一個硬件設計人員要鍛煉出良好的溝通能力,面對壓力的調節(jié)能力,同一時間處理多個事務的協(xié)調和決斷能力和良好平和的心態(tài)等等。

還有細心和認真,因為硬件設計上的一個小疏忽往往就會造成非常大的經(jīng)濟損失,比如以前碰到一塊板在PCB設計完備出制造文件的時候誤操作造成了電源層和地層連在了一起,PCB板制造完畢后又沒有檢查直接上生產線貼裝,到測試的時候才發(fā)現(xiàn)短路問題,但是元器件已經(jīng)都焊接到板上了,結果造成了幾十萬的損失。所以細心和認真的檢查,負責任的測試,不懈的學習和積累,才能使得一個硬件設計人員持續(xù)不斷的進步,而后術業(yè)有所小成。

相關文章：

如何設計一個合適的電源

對于現(xiàn)在一個電子系統(tǒng)來說,電源部分的設計也越來越重要,我想通過和大家探討一些自己關于電源設計的心得,來個拋磚引玉,讓我們在電源設計方面能夠都有所深入和長進。

Q1：如何來評估一個系統(tǒng)的電源需求

Answer：對于一個實際的電子系統(tǒng),要認真的分析它的電源需求。不僅僅是關心輸入電壓,輸出電壓和電流,還要仔細考慮總的功耗,電源實現(xiàn)的效率,電源部分對負載變化的瞬態(tài)響應能力,關鍵器件對電源波動的容忍范圍以及相應的允許的電源紋波,還有散熱問題等等。功耗和效率是密切相關的,效率高了,在負載功耗相同的情況下總功耗就少,對于整個系統(tǒng)的功率預算就非常有利了,對比LDO和開關電源,開關電源的效率要高一些。同時,評估效率不僅僅是看在滿負載的時候電源電路的效率,還要關注輕負載的時候效率水平。

至于負載瞬態(tài)響應能力,對于一些高性能的CPU應用就會有嚴格的要求,因為當CPU突然開始運行繁重的任務時,需要的啟動電流是很大的,如果電源電路響應速度不夠,造成瞬間電壓下降過多過低,造成CPU運行出錯。

一般來說,要求的電源實際值多為標稱值的＋－5%,所以可以據(jù)此計算出允許的電源紋波,當然要預留余量的。

散熱問題對于那些大電流電源和LDO來說比較重要,通過計算也是可以評估是否合適的。

Q2：如何選擇合適的電源實現(xiàn)電路

Answer：根據(jù)分析系統(tǒng)需求得出的具體技術指標,可以來選擇合適的電源實現(xiàn)電路了。一般對于弱電部分,包括了LDO（線性電源轉換器）,開關電源電容降壓轉換器和開關電源電感電容轉換器。相比之下,LDO設計最易實現(xiàn),輸出紋波小,但缺點是效率有可能不高,發(fā)熱量大,可提供的電流相較開關電源不大等等。而開關電源電路設計靈活,效率高,但紋波大,實現(xiàn)比較復雜,調試比較煩瑣等等。

Q3：如何為開關電源電路選擇合適的元器件和參數(shù)

Answer：很多的未使用過開關電源設計的工程師會對它產生一定的畏懼心理,比如擔心開關電源的干擾問題,PCB layout問題,元器件的參數(shù)和類型選擇問題等。其實只要了解了,使用一個開關電源設計還是非常方便的。

一個開關電源一般包含有開關電源控制器和輸出兩部分,有些控制器會將MOSFET集成到芯片中去,這樣使用就更簡單了,也簡化了PCB設計,但是設計的靈活性就減少了一些。

開關控制器基本上就是一個閉環(huán)的反饋控制系統(tǒng),所以一般都會有一個反饋輸出電壓的采樣電路以及反饋環(huán)的控制電路。因此這部分的設計在于保證精確的采樣電路,還有來控制反饋深度,因為如果反饋環(huán)響應過慢的話,對瞬態(tài)響應能力是會有很多影響的。

而輸出部分設計包含了輸出電容,輸出電感以及MOSFET等等,這些的選擇基本上就是要滿足一個性能和成本的平衡,比如高的開關頻率就可以使用小的電感值（意味著小的封裝和便宜的成本）,但是高的開關頻率會增加干擾和對MOSFET的開關損耗,從而效率降低。使用低的開關頻率帶來的結果則是相反的。

對于輸出電容的ESR和MOSFET的Rds_on參數(shù)選擇也是非常關鍵的,小的ESR可以減小輸出紋波,但是電容成本會增加,好的電容會貴嘛。開關電源控制器驅動能力也要注意,過多的MOSFET是不能被良好驅動的。

一般來說,開關電源控制器的供應商會提供具體的計算公式和使用方案供工程師借鑒的。窗體底端

第五篇：硬件工程師必備

硬件工程師必備1

1充分了解各方的設計需求，確定合適的解決方案

啟動一個硬件開發(fā)項目，原始的推動力會來自于很多方面，比如市場的需要，基于整個系統(tǒng)架構的需要，應用軟件部門的功能實現(xiàn)需要，提高系統(tǒng)某方面能力的需要等等，所以作為一個硬件系統(tǒng)的設計者，要主動的去了解各個方面的需求，并且綜合起來，提出最合適的硬件解決方案。比如A項目的原始推動力來自于公司內部的一個高層軟件小組，他們在實際當中發(fā)現(xiàn)原有的處理器板IP轉發(fā)能力不能滿足要求，從而對于系統(tǒng)的配置和使用都會造成很大的不便，所以他們提出了對新硬件的需求。根據(jù)這個目標，硬件方案中就針對性的選用了兩個高性能網(wǎng)絡處理器，然后還需要深入的和軟件設計者交流，以確定內存大小，內部結構，對外接口和調試接口的數(shù)量及類型等等細節(jié)，比如軟件人員喜歡將控制信令通路和數(shù)據(jù)通路完全分開來，這樣在確定內部數(shù)據(jù)走向的時候要慎重考慮。項目開始之初是需要召開很多的討論會議的，應該盡量邀請所有相關部門來參與，好處有三個，第一可以充分了解大家的需要，以免在系統(tǒng)設計上遺漏重要的功能，第二是可以讓各個部門了解這個項目的情況，提早做好時間和人員上協(xié)作的準備，第三是從感情方面講，在設計之初各個部門就參與了進來，這個項目就變成了大家共同的一個心血結晶，會得到大家的呵護和良好合作，對完成工作是很有幫助的。原理圖設計中要注意的問題

原理圖設計中要有“拿來主義”，現(xiàn)在的芯片廠家一般都可以提供參考設計的原理圖，所以要盡量的借助這些資源，在充分理解參考設計的基礎上，做一些自己的發(fā)揮。當主要的芯片選定以后，最關鍵的外圍設計包括了電源，時鐘和芯片間的互連。電源是保證硬件系統(tǒng)正常工作的基礎，設計中要詳細的分析：系統(tǒng)能夠提供的電源輸入；單板需要產生的電源輸出；各個電源需要提供的電流大??；電源電路效率；各個電源能夠允許的波動范圍；整個電源系統(tǒng)需要的上電順序等等。比如A項目中的網(wǎng)絡處理器需要1.25V作為核心電壓，要求精度在＋5%-－3%之間，電流需要12A左右，根據(jù)這些要求，設計中采用5V的電源輸入，利用Linear的開關電源控制器和IR的MOSFET搭建了合適的電源供應電路，精度要求決定了輸出電容的ESR選擇，并且為防止電流過大造成的電壓跌落，加入了遠端反饋的功能。

時鐘電路的實現(xiàn)要考慮到目標電路的抖動等要求，A項目中用到了GE的PHY器件，剛開始的時候使用一個內部帶鎖相環(huán)的零延時時鐘分配芯片提供100MHz時鐘，結果GE

鏈路上出現(xiàn)了丟包，后來換成簡單的時鐘Buffer器件就解決了丟包問題，分析起來就是內部的鎖相環(huán)引入了抖動。

芯片之間的互連要保證數(shù)據(jù)的無誤傳輸，在這方面，高速的差分信號線具有速率高，好布線，信號完整性好等特點，A項目中的多芯片間互連均采用了高速差分信號線，在調試和測試中沒有出現(xiàn)問題。PCB設計中要注意的問題

PCB設計中要做到目的明確，對于重要的信號線要非常嚴格的要求布線的長度和處理地環(huán)路，而對于低速和不重要的信號線就可以放在稍低的布線優(yōu)先級上。重要的部分包括：電源的分割；內存的時鐘線，控制線和數(shù)據(jù)線的長度要求；高速差分線的布線等等。

A項目中使用內存芯片實現(xiàn)了1G大小的DDR memory，針對這個部分的布線是非常關鍵的，要考慮到控制線和地址線的拓撲分布，數(shù)據(jù)線和時鐘線的長度差別控制等方面，在實現(xiàn)的過程中，根據(jù)芯片的數(shù)據(jù)手冊和實際的工作頻率可以得出具體的布線規(guī)則要求，比如同一組內的數(shù)據(jù)線長度相差不能超過多少個mil，每個通路之間的長度相差不能超過多少個mil等等。當這些要求確定后就可以明確要求PCB設計人員來實現(xiàn)了，如果設計中所有的重要布線要求都明確了，可以轉換成整體的布線約束，利用CAD中的自動布線工具軟件來實現(xiàn)PCB設計，這也是在高速PCB設計中的一個發(fā)展趨勢。4 檢查和調試

當準備調試一塊板的時候，一定要先認真的做好目視檢查，檢查在焊接的過程中是否有可見的短路和管腳搭錫等故障，檢查是否有元器件型號放置錯誤，第一腳放置錯誤，漏裝配等問題，然后用萬用表測量各個電源到地的電阻，以檢查是否有短路，這個好習慣可以避免貿然上電后損壞單板。調試的過程中要有平和的心態(tài)，遇見問題是非常正常的，要做的就是多做比較和分析，逐步的排除可能的原因，要堅信“凡事都是有辦法解決的”和“問題出現(xiàn)一定有它的原因”，這樣最后一定能調試成功。一些總結的話

現(xiàn)在從技術的角度來說，每個設計最終都可以做出來，但是一個項目的成功與否，不僅僅取決于技術上的實現(xiàn)，還與完成的時間，產品的質量，團隊的配合密切相關，所以良好的團隊協(xié)作，透明坦誠的項目溝通，精細周密的研發(fā)安排，充裕的物料和人員安排，這樣才能保證一個項目的成功。

一個好的硬件工程師實際上就是一個項目經(jīng)理，他/她需要從外界交流獲取對自己設計的需求，然后匯總，分析成具體的硬件實現(xiàn)。還要跟眾多的芯片和方案供應商聯(lián)系，從中挑選出合適的方案，當原理圖完成后，他/她要組織同事來進行配合評審和檢查，還要和CAD工程師一起工作來完成PCB的設計。與此同時，還要準備好BOM清單，開始采購和準備物料，聯(lián)系加工廠家完成板的貼裝。在調試的過程中他/她要組織好軟件工程師來一起攻關調試，配合測試工程師一起解決測試中發(fā)現(xiàn)的問題，等到產品推出到現(xiàn)場，如果出現(xiàn)問題，還需要做到及時的支持。所以做一個硬件設計人員要鍛煉出良好的溝通能力，面對壓力的調節(jié)能力，同一時間處理多個事務的協(xié)調和決斷能力和良好平和的心態(tài)等等。

還有細心和認真，因為硬件設計上的一個小疏忽往往就會造成非常大的經(jīng)濟損失，比如以前碰到一塊板在PCB設計完備出制造文件的時候誤操作造成了電源層和地層連在了一起，PCB板制造完畢后又沒有檢查直接上生產線貼裝，到測試的時候才發(fā)現(xiàn)短路問題，但是元器件已經(jīng)都焊接到板上了，結果造成了幾十萬的損失。所以細心和認真的檢查，負責任的測試，不懈的學習和積累，才能使得一個硬件設計人員持續(xù)不斷的進步，而后術業(yè)有所小成。