第一篇：2018春EDA課程設計安排及參考題目[大全]

EDA課程設計安排

要求：

1、至少完成一個設計任務，撰寫課程設計報告，交A4紙打印稿，字數不限，左側裝訂，單獨答辯考核，提前完成可提前答辯。

2、課程設計過程：選題、查資料、設計、實驗箱上實現（或者自己做實物）、寫報告、答辯。

3、參考題目和要求附后，自己選定題目后查閱資料進行設計，需要實驗驗證的可以到實驗室（1C06 325）進行實驗驗證。

4、可以自己選擇參考課題以外的課題，但難度和工作量不能少于參考題目的。

5、輔導答疑：辦公室（1C06 321），具體時間另行安排。

6、實驗室開放時間：上午8：30到 下午3：00，與李帥老師聯系，進實驗室時一定要穿鞋套。

7、課程設計報告必須交，每人單獨答辯，考核內容程序設計、仿真調試、硬件實現。

8、答辯時間另行通知。

電話：*** QQ：276432828 郵箱：wq.wangquan@163.com 辦公室：1C06 321

EDA課程設計參考題目及要求

可自選其它題目

課程設計題一：八人搶答器

要求：

1、八人搶答邏輯：只有一個最先搶答有效。

2、在主持人控制下，10秒內搶答有效。

3、采用數碼管顯示搶答10秒倒計時，若有搶答直接結束，顯示結果。

4、搶答結束后用數碼管顯示搶答結果：搶答有效人編號；若有異常（提前搶答，犯規(guī)），顯示搶答人編號和E，本次搶答結束。

5、設主持人控制鍵、復位鍵。

控制鍵：啟動搶答

復位鍵：系統(tǒng)復位

6、開始、正常結束、搶答結束、違規(guī)搶答采用聲音提示。

課程設計題二：7人多數表決器

要求： 1、7人多數表決邏輯：多數通過。

2、在主持人控制下，10秒內表決有效。

3、采用數碼管顯示表決10秒倒計時。

4、表決結束后用發(fā)光二極管及數碼管顯示表決結果，數碼管顯示結果：通過、不通過，同意人數。

5、設主持人控制鍵、復位鍵。

控制鍵：啟動表決

復位鍵：系統(tǒng)復位

6、表決開始、結束采用聲音提示。

課程設計題三：日歷和數字種

要求：

1、數字鐘：時、分，小時用二十四進制顯示，分鐘用六十進制顯示。

2、每月日歷為30天，并顯示星期幾。

3、顯示采用動態(tài)數碼管顯示方式或靜態(tài)顯示方式。

動態(tài)時顯示八位：日期 星期幾 小時 分鐘

靜態(tài)時顯示四位：分別顯示（日期30天 星期）和（小時 分鐘）采用控制鍵切換或周期輪流顯示。

4、具有清零的功能，且能夠對小時、分鐘進行調整（校時）。

5、具有整點、半點報時功能，整點用聲音次數報時，半點特殊聲音報時。

課程設計題四：LED彩燈控制器設計

要求：

1、至少10個發(fā)光管4種花樣自動變換，循環(huán)往復。

2、彩燈花樣變換的快慢節(jié)拍可以手動和自動方式控制，手動控制按鈕按一次轉換一次；自動控制方式每15秒變換一次，1分鐘循環(huán)一遍。

3、系統(tǒng)復位清零開關。

課程設計題五：汽車尾燈控制器設計

要求：

1、汽車車尾左右兩側各有四盞燈：黃燈、紅燈、霧燈、倒車照明燈，前面有照明燈（遠光、近光）、黃燈、霧燈

2、白天正常行駛時照明燈都不亮，夜間行駛時兩個前照明燈都亮。

3、左轉彎時左側黃燈閃亮（2Hz），右轉彎時右側黃燈閃亮。

4、汽車剎車時，兩個紅燈都亮。

5、能見度低或者夜間行駛時霧燈點亮。

6、倒車時紅燈、倒車照明燈亮。

課程設計題六：秒表

要求：

1、計時范圍：0~59分59.59秒，整數四位數和小數兩位數顯示；

2、計時精度10毫秒；

3、復位按鈕，計時器清零，并做好下次計時準備；

4、可以對兩個對象（A、B）計時，具有啟/?？刂?；

3、設開始、停止A、停止B、顯示A、顯示B、復位按鈕。

課程設計題七：交通燈控制器

要求：

1、紅燈和綠燈相互轉換時經過黃燈，黃燈閃爍三次（6秒）；

2、主干道方向通行30秒，輔干道方向通行20秒，單獨左轉信號15秒；先直行信號，后左轉信號。

3、設手動、自動、特殊情況三種方式。

4、特殊情況時所有路口紅燈都亮，給120、110等通行。

5、自動時顯示各種狀態(tài)倒計時。

課程設計題八：籃球比賽計分器

要求：

1、兩隊各三位顯示，共計六位數碼顯示；

2、設A、B隊加、減分按鍵，復位鍵；

3、加減分實現1分、2分、3分加減。

課程設計題九：循環(huán)碼編碼器和譯碼器設計

要求：

1、單獨設計一個8位循環(huán)碼編碼器；

2、單獨設計一個8位循環(huán)碼譯碼器；

3、兩個模塊連在一起工作。

課程設計題十：簡易電子琴設計

要求：

1、設置三種音階：低音、中音、高音控制按鍵；

2、設計1、2、3、4、5、6、7音（哆來咪法搜拉稀）；

3、能彈奏一首簡單的兒歌。

課程設計題十一：拔河游戲機設計

要求：

1、電路使用9個發(fā)光二極管表示拔河的“電子繩”，開機后只有中間一個發(fā)亮，此即拔河的中心點。游戲甲乙雙方各持一個按鈕，迅速地、不斷地按動產生脈沖，誰按得快，亮點向誰方向移動，每按一次，亮點移動一次。亮點移到任一方終端二極管，這一方就獲勝，此時雙方按鈕均無作用，輸出保持，只有復位后才使亮點恢復到中心。

2、由裁判下達比賽開始命令后，甲乙雙方才能輸入信號，否則，輸入信號無效。

3、用數碼管顯示獲勝者的盤數，每次比賽結束自動給獲勝方加分。

課程設計題十二：電子密碼鎖

要求：

1、在鎖開的狀態(tài)下輸入密碼，設置的密碼共4位，用數據開關K1～K10分別代表數字1、2、…、9、0，輸入的密碼用數碼管顯示，最后輸入的密

碼顯示在最右邊的數碼管上，即每輸入一位數，密碼在數碼管上的顯示左移一位?？蓜h除輸入的數字，刪除的是最后輸入的數字，每刪除一位，密碼在數碼管的顯示右移一位，并在左邊空出的位上補充“0”。

2、用一位輸出電平的狀態(tài)代表鎖的開閉狀態(tài)，綠色發(fā)光管指示。

3、為保證密碼鎖主人能打開密碼鎖，設置一個萬能密碼，在主人忘記密碼時使用。

第二篇：EDA課程設計題目

課程設計題目 設計一 數字式競賽搶答器

1、設計一個可容納 6 組(或 4 組)參賽的數字式搶答器，每組設一個按鈕，供搶答使用。

2、搶答器具有第一信號鑒別和鎖存功能，使除第一搶答者外的按鈕不起作用。

3、設置一個主持人“復位”按鈕。

4、主持人復位后，開始搶答，第一信號鑒別鎖存電路得到信號后，有指示燈顯示搶答組別，揚聲器發(fā)出 2~3 秒的音響。

5、設置一個計分電路，每組開始預置 100 分，由主持人記分，答對一次加 10 分，答錯一次減 10 分。

教學提示:

1、此設計問題的關鍵是準確判斷出第一搶答者并將其鎖存，實現的方法可使用觸發(fā)器或鎖存器，在得到 第一信號后將輸入封鎖，使其它組的搶答信號無效。

2、形成第一搶答信號后，用編碼、譯碼及數碼顯示電路顯示第一搶答者的組別，用第一搶答信號推動揚 聲器發(fā)出音響。

3、計分電路采用十進制加／減計數器、數碼管顯示，由于每次都是加／減 10 分，所以個位始終為零，只要十位、百位進行加／減運算即可。

設計二 數字鐘

1、設計一個能顯示1/10秒、秒、分、時的12小時數字鐘。

2、熟練掌握各種計數器的使用。

3、能用計數器構成十進制、六十進制、十二進制等所需進制的計數器。

4、能用低位的進位輸出構成高位的計數脈沖。

教學提示:

1、時鐘源使用頻率為0.1Hz的連續(xù)脈沖。

2、設置兩個按鈕，一個供“開始”及“停止”用，一個供系統(tǒng)“復位”用。

3、時鐘顯示使用數碼管顯示。

4、“時顯示”部分應注意12點后顯示1點。

5、注意各部分的關系，由低位到高位逐級設計、調試。

設計三 數字頻率計

1、設計一個能測量方波信號的頻率的頻率計。

2、測量的頻率范圍是0?999999Hz。

3、結果用十進制數顯示。教學提示:

1、脈沖信號的頻率就是在單位時間內所產生的脈沖個數，其表達式為，f為被測信號的頻率，N為計數器 所累計的脈沖個數，T為產生N個脈沖所需的時間。所以，在1秒時間內計數器所記錄的結果，就是被 測信號的頻率。

2、被測頻率信號取自實驗箱晶體振蕩器輸出信號，加到主控門的輸入端。

3、再取晶體振蕩器的另一標準頻率信號，經分頻后產生各種時基脈沖：1ms，10ms，0.1s，1s等，時基信 號的選擇可以控制，即量程可以改變。

4、時基信號經控制電路產生閘門信號至主控門，只有在閘門信號采樣期間內(時基信號的一個周期)，輸入 信號才通過主控門。

5、f=N/T，改變時基信號的周期T，即可得到不同的測頻范圍。

6、當主控門關閉時，計數器停止計數，顯示器顯示記錄結果，此時控制電路輸出一個置零信號，將計數 器和所有觸發(fā)器復位，為新的一次采樣做好準備。

7、改變量程時，小數點能自動移位。

設計四 拔河游戲機

1、設計一個能進行拔河游戲的電路。

2、電路使用15個(或9個)發(fā)光二極管，開機后只有中間一個發(fā)亮，此即拔河的中心點。

3、游戲雙方各持一個按鈕，迅速地、不斷地按動，產生脈沖，誰按得快，亮點就向誰的方向移動，每按 一次，亮點移動一次。

4、亮點移到任一方終端二極管時，這一方就獲勝，此時雙方按鈕均無作用，輸出保持，只有復位后才使 亮點恢復到中心。

5、用數碼管顯示獲勝者的盤數。

教學提示:

1、按鈕信號即輸入的脈沖信號，每按一次按鈕都應能進行有效的計數。

2、用可逆計數器的加、減計數輸入端分別接受兩路脈沖信號，可逆計數器原始輸出狀態(tài)為0000，經譯碼 器輸出，使中間一只二極管發(fā)亮。

3、當計數器進行加法計數時，亮點向右移；進行減法計數時，亮點向左移。

4、由一個控制電路指示誰勝誰負，當亮點移到任一方終端時，由控制電路產生一個信號，使計數器停止 計數。

5、將雙方終端二極管“點亮”信號分別接兩個計數器的“使能”端，當一方取勝時，相應的計數器進行 一次計數，這樣得到雙方取勝次數的顯示。

6、設置一個“復位”按鈕，使亮點回到中心，取勝計數器也要設置一個“復位”按鈕，使之能清零。

設計五 乒乓球比賽游戲機

1、設計一個由甲、乙雙方參賽，有裁判的3人乒乓球游戲機。

2、用8個(或更多個)LED排成一條直線，以中點為界，兩邊各代表參賽雙方的位置，其中一只點亮的LED 指示球的當前位置，點亮的LED依此從左到右，或從右到左，其移動的速度應能調節(jié)。

3、當“球”(點亮的那只LED)運動到某方的最后一位時，參賽者應能果斷地按下位于自己一方的按鈕開關，即表示啟動球拍擊球。若擊中，則球向相反方向移動；若未擊中，則對方得1分。

4、一方得分時，電路自動響鈴3秒，這期間發(fā)球無效，等鈴聲停止后方能繼續(xù)比賽。

5、設置自動記分電路，甲、乙雙方各用2位數碼管進行記分顯示，每計滿21分為1局。

6、甲、乙雙方各設一個發(fā)光二極管，表示擁有發(fā)球權，每隔5次自動交換發(fā)球權，擁有發(fā)球權的一方發(fā)球 才有效。

教學提示:

1、用雙向移位寄存器的輸出端控制LED顯示來模擬乒乓球運動的軌跡，先點亮位于某一方的第1個LED，由 擊球者通過按鈕輸入開關信號，實現移位方向的控制。

2、也可用計數譯碼方式實現乒乓球運動軌跡的模擬，如利用加/減計數器的2個時鐘信號實現甲、乙雙方 的擊球，由表示球拍的按鈕產生計數時鐘，計數器的輸出狀態(tài)經譯碼驅動LED發(fā)亮。

3、任何時刻都保持一個LED發(fā)亮，若發(fā)亮的LED運動到對方的終點，但對方未能及時輸入信號使其向相反 方向移動，即失去1分。

4、控制電路決定整個系統(tǒng)的協(xié)調動作，必須嚴格掌握各信號之間的關系。

設計六 交通信號燈控制器

1、設計一個交通信號燈控制器，由一條主干道和一條支干道匯合成十字路口，在每個入口處設置紅、綠、黃三色信號燈，紅燈亮禁止通行，綠燈亮允許通行，黃燈亮則給行駛中的車輛有時間停在禁行線外。

2、紅、綠、黃發(fā)光二極管作信號燈，用傳感器或邏輯開關作檢測車輛是否到來的信號。

3、主干道處于常允許通行的狀態(tài)，支干道有車來時才允許通行。主干道亮綠燈時，支干道亮紅燈；支干 道亮綠燈時，主干道亮紅燈。

4、主、支干道均有車時，兩者交替允許通行，主干道每次放行45秒，支干道每次放行25秒，設立45秒、25秒計時、顯示電路。

5、在每次由綠燈亮到紅燈亮的轉換過程中，要亮5秒黃燈作為過渡，使行駛中的車輛有時間停到禁行線外，設立5秒計時、顯示電路。

教學提示:

1、主、支干道用傳感器檢測車輛到來情況，實驗電路用邏輯開關代替。

2、選擇 1HZ 時鐘脈沖作為系統(tǒng)時鐘。

3、45 秒、25 秒、5 秒定時信號可用順計時，也可用倒計時，計時起始信號由主控電路給出，每當計滿所 需時間，即向主控電路輸出“時間到”信號，并使計數器清零，由主控電路啟、閉三色信號燈或啟動 另一計時電路。

4、主控電路是核心，這是一個時序電路，其輸入信號為：車輛檢測信號（A，B，；45 秒、25 秒、5 秒定 時信號（C，D，E），其輸出狀態(tài)控制相應的三色燈。主控電路可以由兩個 JK 觸發(fā)器和邏輯門構成，其輸出經譯碼后，控制主干道三色燈 R、G、Y 和支干道三色燈 r、g、y。

設計七 電子密碼鎖

1、設計一個密碼鎖的控制電路，當輸入正確代碼時，輸出開鎖信號以推動執(zhí)行機構工作，用紅燈亮、綠 燈熄滅表示關鎖，用綠燈亮、紅燈熄滅表示開鎖；

2、在鎖的控制電路中儲存一個可以修改的 4 位代碼，當開鎖按鈕開關（可設置成 6 位至 8 位，其中實際 有效為 4 位，其余為虛設）的輸入代碼等于儲存代碼時，開鎖；

3、從第一個按鈕觸動后的 5 秒內若未將鎖打開，則電路自動復位并進入自鎖狀態(tài)，使之無法再打開，并 由揚聲器發(fā)出持續(xù) 20 秒的報警信號。教學提示:

1、該題的主要任務是產生一個開鎖信號，而開鎖信號的形成條件是，輸入代碼和已設密碼相同。實現這種功能的電路構思有多種，例如，用兩片8位鎖存器，一片存入密碼，另一片輸入開鎖的代碼，通過比 較的方式，若兩者相等，則形成開鎖信號。

2、在產生開鎖信號后，要求輸出聲、光信號，聲音的產生由開鎖信號觸動揚聲器工作，光信號由開鎖信 號點亮 LED 指示燈；

3、用按鈕開關的第一個動作信號觸發(fā)一個 5 秒定時器，若 5 秒內無開鎖信號產生，讓揚聲器發(fā)出特殊音響，以示警告，并輸出一個信號推動 LED 不斷閃爍。

設計八 彩燈控制器

1、設計一個彩燈控制器，使彩燈（LED 管）能連續(xù)發(fā)出四種以上不同的顯示形式；

2、隨著彩燈顯示圖案的變化，發(fā)出不同的音響聲。教學提示: 教學提示

1、彩燈顯示的不同形式可由不同進制計數器驅動 LED 顯示完成；

2、音響由選擇不同頻率 CP 脈沖驅動揚聲器形成。

設計九 脈沖按鍵電話顯示器

1、設計一個具有 8 位顯示的電話按鍵顯示器；

2、能準確地反映按鍵數字；

3、顯示器顯示從低位向高位前移，逐位顯示按鍵數字，最低位為當前輸入位；

4、*設置一個“重撥”鍵，按下此鍵，能顯示最后一次輸入的電話號碼；

5、*掛機 2 秒后或按熄滅按鍵，熄滅顯示器顯示。

教學提示:

1、利用中規(guī)模計數器的予置數功能可以實現不同的按鍵對應不同的數字；

2、設置一個計數器記錄按鍵次數，從而實現數字顯示的移位。

設計十 簡易電子琴

1、設計一個簡易電子琴；

2、利用實驗箱的脈沖源產生 1，2，3，……共 7 個或 14 個音階信號；

3、用指示燈顯示節(jié)拍；

4、*能產生顫音效果。

教學提示:

1、各音階信號由脈沖源經分頻得到。

設計十一 出租車自動計費器

1、設計一個出租車自動計費器，具有行車里程計費、等候時間計費、及起價三部分，用四位數碼管顯示 總金額，最大值為 99.99 元；

2、行車里程單價 1 元/公里，等候時間單價 0.5 元/10 分鐘，起價 3 元（3 公里起價）均能通過人工輸入。

3、行車里程的計費電路將汽車行駛的里程數轉換成與之成正比的脈沖數，然后由計數譯碼電路轉換成收費金額，實驗中以一個脈沖模擬汽車前進十米，則每 100 個脈沖表示 1 公里，然后用 BCD 碼比例乘法 器將里程脈沖乘以每公里單價的比例系數，比例系數可由開關預置。例如單價是 1.0 元/公里，則脈沖當量為 0.01 元/脈沖。

4、用 LED 顯示行駛公里數，兩個數碼管顯示收費金額。

教學提示:

1、等候時間計費需將等候時間轉換成脈沖個數，用每個脈沖表示的金額與脈沖數相乘即得計費數，例如 100 個脈沖表示 10 分鐘，而 10 分鐘收費 0.5 元，則脈沖當量為 0.05 元/脈沖，如果將脈沖當量設置成與行車里程計費相同（0.01 元/脈沖），則 10 分鐘內的脈沖數應為 500 個。

2、用 LED 顯示等候時間，兩個數碼管表示等候時間收費金額。

3、用加法器將幾項收費相加，P=P1+P2+P3，4、P1 為起價，P2 為行車里程計費，P3 為等候時間計費，用兩個數碼管表示結果。

設計十二 洗衣機控制器

1、設計一個電子定時器，控制洗衣機作如下運轉：定時啟動→正轉 20 秒→暫停 10 秒→反轉 20 秒→暫停 10 秒→定時未到回到“正轉 20 秒→暫停 10 秒→……”，定時到則停止；

2、若定時到，則停機發(fā)出音響信號；

3、用兩個數碼管顯示洗滌的預置時間（分鐘數）按倒計時方式對洗滌過程作計時顯示，直到時間到停機； 洗滌過程由“開始”信號開始；

4、三只 LED 燈表示“正轉”、“反轉”、“暫?！比齻€狀態(tài)。

教學提示:

1、設計 20 秒、10 秒定時電路。

2、電路輸出為“正轉”、“反轉”、“暫?！比齻€狀態(tài)。

3、按照設計要求，用定時器的“時間到”信號啟動相應的下一個定時器工作，直到整個過程結束。13.可控脈沖發(fā)生器

內容及要求：

實現周期、占空比均可調的脈沖發(fā)生器。（1）采用1khz的工作時鐘；

（2）脈沖周期0.5s~6s，占空比10%~90%；（3）可初始化：周期2.5s，占空比50%；

14.8bit序列檢測器

內容及要求：

完成從2bit輸入碼流中檢測特定8bit數據的電路，具體要求如下：（1）輸入2bit碼流，msb在前，4個周期的數據組成一個結構化字節(jié)；（2）檢測序列0x7e；

（3）成功檢測到特定序列后，點亮一個LED；

（4）操作中采用開關作為數據輸入，按鍵作為有效數據指示信號；（5）工作時鐘選擇1k即可；

（6）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、下載驗證等。

15人表決電路設計

內容及要求

完成7人表決電路設計，LED燈表示通過、否決。（1）開關表示贊成與否，1~8編號（1贊成）；（2）LED顯示表決的結果；

（3）數碼管分別顯示贊成、否決的人數；（4）工作時鐘100Hz即可；

（5）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、時序仿真、下載驗證等。

16排隊電路設計

內容及要求

單窗口排隊機電路，給每個新來者編號，并計算隊伍長度。

（1）進隊、離隊兩個信號作為輸入，當前服務號碼和隊長各由4個數碼管顯示；（2）初始時隊長0，進隊號碼由1順序遞增，輸出編號；（3）有人入隊，長度加，有人離隊長度減；（4）工作時鐘適當即可；

（5）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、時序仿真、下載驗證等。

17算術計算器電路設計

內容及要求

實現一位十進制數的加減乘除元算，結果顯示在數碼管上。（1）鍵盤作為運算數據輸入；（2）不同位置的按鍵代表運算符；（3）2個數碼管顯示運算結果；（4）支持連續(xù)運算；

（5）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、下載驗證等。

18電梯控制器電路設計

內容及要求

設計智能電梯運行控制電路，板級驗證用按鍵/開關與數碼管/LED表示輸入與輸出。（1）樓層4層；

（2）梯內顯示當前樓層、梯外各層顯示當前電梯所在樓層；

（3）1層只有向上按鈕，4層只有向下按鈕，其余各層均有上下按鈕；（4）電梯具有鎖定功能（梯內）；

（5）超重/超員報警（電路有空載、超重、乘客入梯指示輸入）；（6）采用Altera的cyclone器件，目標板soc實驗室開發(fā)板；（7）設計相應的調度算法，使運營成本最低；

（8）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、后仿真、下載驗證等。19 LCD模塊接口電路設計

內容及要求

實現NiosII驅動240X128LCD顯示。

（1）T6963C控制器，顯示模塊與CPU的接口采用標準的8位微處理器接口，即D0～D7、nRD、nWR、nCE以及C/D信號，當C/D為‘1’時，選中指令通道，數據總線上的數據均為指令；當C/D為‘0’時，選中數據通道，數據總線上的數據為寫入LCD或讀出的有效數據。8bit輸入，串行輸出，伴有串行信號msb指示；

（2）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、時序仿真、下載驗證等。音頻信號存儲與播放

內容及要求

（1）4.096s音頻信號，8kA/D轉換為8bit數據，共32768字節(jié)，存儲播放；（2）音頻數據自行解決，可采用語音傳感器采集；（3）揚聲器播放；

（4）可以部分播放，時長可控；

（5）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、時序仿真、下載驗證等。脈寬調制電路設計

內容及要求 脈寬調制電路。（1）脈寬可調；（2）周期可調；

（3）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、下載驗證等。

22.計時器電路設計

內容及要求

設計時、分、秒計時器電路，數碼管顯示輸出。（1）輸入10K精準時鐘；

（2）具有時、分、秒計時功能，24小時制；（3）時分秒均可手動調整校正；

（4）計時信息有6個數碼管顯示輸出，格式hhmmss；或者8個數碼管顯示輸出，格式hh:mm:ss；（5）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、下載驗證等。FIR濾波器電路設計

內容及要求

完成有限沖激響應低通數字濾波器設計。（1）濾波頻率20kHz；

（2）增益不作要求，抽頭系數自行計算；（3）同步電路設計；

（4）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、下載驗證等。

24自動售貨機電路

內容及要求

設計自動售貨機電路，要求如下：

（1）待售物品價格1元、2元、3元、五元；（2）只接受1元、5元、10元幣值；（3）機內存有1元零錢無限；

（4）投入錢幣之前認為售貨機為空閑狀態(tài)；投入錢幣后需要按下物品標簽吐出商品；（5）自動找零；

（6）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、下載驗證等。25.排隊電路設計

內容及要求

單窗口排隊機電路，給每個新來者編號，并計算隊伍長度。

（1）進隊、離隊兩個信號作為輸入，當前服務號碼和隊長各由4個數碼管顯示；（2）初始時隊長0，進隊號碼由1順序遞增，輸出編號；（3）有人入隊，長度加，有人離隊長度減；（4）工作時鐘適當即可；

（5）完成全部流程：設計規(guī)范文檔、模塊設計、代碼輸入、功能仿真、約束與綜合、布局布線、時序仿真、下載驗證等。

26信號發(fā)生器系統(tǒng)設計

內容及要求

設計一個簡易信號發(fā)生器。要求能夠產生正弦波、方波、鋸齒波和三角波信號，并能夠實現調頻功能；最終能在示波器上觀察到各種波形。汽車尾燈控制器設計

內容及要求

根據現代交通規(guī)則，汽車尾燈控制器應滿足以下基本要求：（1）汽車正常使用時指示燈不亮；（2）汽車右轉時，右側的一盞燈亮；（3）汽車左轉時，左側的一盞燈亮；

（4）汽車剎車時，左右兩側的指示燈同時亮；

（5）汽車夜間行駛時，左右兩側的指示燈同時一直亮，供照明使用。簡易音樂播放器

內容及要求

產生音樂的兩個因素是音樂頻率和音樂的持續(xù)時間，以純硬件完成演奏電路比利用微處理器（CPU）來實現樂曲演奏要復雜的多如果不借助于功能強大的EDA工具和硬件描述語言，憑借傳統(tǒng)的數字邏輯技術，即使最簡單的演奏電路也難以實現。根據設計要求，樂曲硬件演奏電路系統(tǒng)主要由數控分頻器和樂曲存儲模塊組成。數控分頻器對FPGA的基準頻率進行分頻，得到與各個音階對應的頻率輸出。樂曲存儲模塊產生節(jié)拍控制和音階選擇信號，即在此模塊中可存放一個樂曲曲譜真值表，由一個計數器來控制此真值表的輸出，而由計數器的計數時鐘信號作為樂曲節(jié)拍控制信號。29自動售郵票機

內容及要求

設計一個自動售郵票機，用開關電平信號模擬投幣過程，每次投一枚硬幣，但可以連續(xù)投入數枚硬幣。機器能自動識別硬幣金額，最大為1元，最小為5角。設定票價為2.5元，每次售一張票。

購票時先投入硬幣，當投入的硬幣總金額達到或超過票的面值時，機器發(fā)出指示，這時可以按取票鍵取出票。如果所投硬幣超過票的面值則會提示找零錢，取完票以后按找零鍵則可以取出零錢。

30看門狗設計

內容及要求

1.看門狗電路時電子系統(tǒng)，是嵌入式系統(tǒng)中常用的抗干擾措施之一，其作用是在程序“跑 飛”后強制系統(tǒng)復位。

2.看門狗實際上是一個計數器，它需要在一定時間內被清零，否則，看門狗將產生一個復位信號使系統(tǒng)重新啟動。3.系統(tǒng)主要由3個功能模塊構成： 1）計數比較模塊； 2）分頻模塊； 3）復位計時模塊

第三篇：EDA課程設計

考試序號：28

自動打鈴系統(tǒng)設計說明書

學 生 姓 名：周文江

學

號：14112502521

專 業(yè) 班 級：1102

報告提交日期：2013.11.26

湖 南 理 工 學 院 物 電 學 院

目錄

一、題目及要求簡介……………3 1.設計題目…………………3 2.總體要求簡介……………3

二、設計方案說明……………3

三、系統(tǒng)采用器件以及模塊說明………3 1.系統(tǒng)框圖…………4 2.選擇的FPGA芯片及配置………4 3.系統(tǒng)端口和模塊說明…………5

四、各部分仿真結果………5

五、調試及總結………6

六、參考文獻……7

七、附錄………7

一、題目及要求簡介

1、設計題目

設計一個多功能自動打鈴系統(tǒng)

2、總體要求簡介

① 基本計時和顯示功能（24小時制顯示），包括：

1.24小時制顯示 2.動態(tài)掃描顯示； 3.顯示格式：88-88-88 ② 能設置當前時間(含時、分)③ 能實現基本打鈴功能，規(guī)定：

06:00起床鈴，打鈴5s

二、設計方案說明

本次設計主要采用Verilog HDL硬件描述性語言、分模塊法設計的自動打鈴系統(tǒng)。由于這次用的開發(fā)板提供的是50M晶振。首先要對時鐘進行分頻，當計時到2FA_F07F時完成1s分頻，通過計時到60s產生分鐘進位信號，再通過60分鐘產生時鐘進位信號。最后通過6個寄存器對時分秒進行鎖存最終輸出到8個數碼管上完成顯示。當顯示時鐘和默認鬧鐘時鐘相等時，驅動打鈴模塊。通過key_mode,key_turn,key_change查看鬧鐘，時鐘顯示，調整時鐘。

三、系統(tǒng)采用器件以及模塊說明

1.系統(tǒng)框圖如下：

：下如圖框統(tǒng)系

2.選擇的FPGA芯片及配置：本次系統(tǒng)設計采用的FPGA芯片是Alter公司生產的Cyclone II EP2C8Q208C8。該芯片是208個管腳，138個IO，并且具有兩個內部PLL，而且內嵌乘法器，8K的邏輯門，資源相當豐富。完成這次自動打鈴系統(tǒng)的設計總共消耗250個LE單元，22個IO口，131個寄存器。經過綜合后，本系統(tǒng)最高能實現145M的運行速度。通過Quartus II 軟件觀察到內部的RTL圖如下

3.系統(tǒng)端口和模塊說明

(1)分頻部分

分頻器的作用是對50Mhz的系統(tǒng)時鐘信號進行分頻，得到頻率為1hz的信號，即為1S的計時信號。

(2)按鍵部分

按鍵key_mode--0為顯示計時，1為鬧鐘顯示，2為調整時間。按鍵key_turn—0為調整小時，1為調整分鐘。按鍵key_change—每按一次加1(3)計時部分

通過sec_L,sec_H,min_L,min_H,hour_L,hour_H 6個寄存器對時分秒進行鎖存然后送入數碼管顯示

(4）鬧鐘模塊

當設定的鬧鐘時間和數碼管上顯示的時間相等時驅動鬧鐘，完成打鈴，持續(xù)時間5s。

（5）數碼管顯示模塊

顯示模塊是由8個位選8個段選構成的顯示模塊，利用人眼的余暉效果完成動態(tài)掃描，顯示時間。

四、各部分仿真結果

測試文件如下：

module clock_tb;reg sysclk，rst_b;reg key_mode,key_turn,key_change;wire buzzer;

wire [7:0] led_sel,led_data;clock I_clock(.sysclk(sysclk),.rst_b(rst_b),.key_mode(key_mode),.key_change(key_change),.key_turn(key_turn),.buzzer(buzzer),.led_sel(led_sel),.led_data(led_data));initial begin sysclk = 1'b1;rst_b = 1'b0;//復位信號

#30 rst_b = 1'b1;end always #10 sysclk = ~sysclk;//輸入的系統(tǒng)時鐘，20ns的周期 endmodule

五、調試及總結

本次課程設計總共花費了四天左右的時間，設計了自動打鈴系統(tǒng)。通過這次的設計更加熟悉了對EDA技術的了解和認識，在中也發(fā)現許多不足的地方。使用了自頂而下的設計方法，使得設計更加的簡單和明了。在調試過程中，有些代碼的設計不規(guī)范性，導致時序相當緩慢，甚至編譯綜合都會報錯。在不斷的修改下，發(fā)現時序電路和組合邏輯最好分開寫，這樣便于查錯，和修改代碼。畢竟Verilog HDL語言不同于C語言，不能以軟件的思想來設計，而是要利用電路的思想來編程，這樣可以更好的節(jié)省資源，使得時序也比較的簡單明了。在以后的學習及程序設計當中，我們一定要倍加小心，在程序出現不正常運行的情況下要耐心調試，盡量做到精益求精。

最后通過這次EDA方面的課程設計，提高了我們對EDA領域及通信電路設計領域的認識，有利于培養(yǎng)我們在通信電路EDA方面的設計能力。有利于鍛煉我們獨立分析問題和解決問題的能力。

六、文獻參考

[1].王金明、左自強 編，《EDA技術與Verilog設計》科學出版社

2008.8 [2].杜慧敏、李宥謀、趙全良 編，《基于Verilog的FPGA設計基礎》 西安電子科技大學出版社 2006.2 [3].韓彬 編，《從零開始走進FPGA世界》杭州無線電愛好者協(xié)會出版社 2011.8.20

七、附錄（實物圖及源碼）

module clock(//Input

sysclk,rst_b,key_mode,key_change,key_turn，//Output

buzzer,led_sel,led_data);

input sysclk,rst_b;//sysclk--global system clock,rst_b--global reset signal input key_mode;//mode choose.0--Timing function.1--Alarm clock function.2--adjust function input key_turn;//choose adjust minute or hour input key_change;//count add 1 output buzzer;//device buzzer output [7:0] led_sel;//led tube bit choose

output [7:0] led_data;//led_tube 8 bit data choose

parameter init_hour = 8'h12;parameter init_min = 8'h59;parameter init_sec = 8'h50;//initial time :12:59:50 parameter init_alarm_hour = 8'h06;parameter init_alarm_min = 8'h30;//initial alarm time : 06:30:0 parameter Count_1s = 28'h2FA_F07F;//count time 1s;

reg [7:0] sec;reg [7:0] min;reg [7:0] hour;reg [3:0] min_L;//minute low 4 bit reg [3:0] min_H;//minute high 4 bit reg [3:0] hour_L;//hour low 4 bit reg [3:0] hour_H;//hour high 4 bit reg [23:0] key_time;//press key away shake reg key_mode_n;//press key_mode next state reg key_change_n;//press key_change next state reg key_turn_n;//press key_turn next state wire key_mode_press;//sure Button press key_mode wire key_turn_press;//sure button press key_turn wire key_change_press;//sure button press key_change

always @(posedge sysclk)key_mode_n <= key_mode;assign key_mode_press =(!key_mode)&&(key_mode_n);always @(posedge sysclk)key_turn_n <= key_turn;assign key_turn_press =(!key_turn)&&(key_turn_n);always @(posedge sysclk)key_change_n <= key_change;assign key_change_press =(!key_change)&&(key_change_n);

always @(posedge sysclk or negedge rst_b)begin if(!rst_b)key_time <= 24'h0;else if(key_time!= 24'h0)

key_time <= key_time + 24'h1;else if((key_time == 24'h0)&&(key_mode_press || key_change_press || key_turn_press))key_time <= key_time + 24'h1;

end

reg [1:0] mode_num;//key mode..0--Timing function.1--Alarm clock function.2--adjust function always @(posedge sysclk or negedge rst_b)begin if(!rst_b)mode_num <= 2'b00;else if(mode_num == 2'h3)mode_num <= 2'h0;else if(key_mode_press &&(key_time == 24'h0))

mode_num <= mode_num + 2'h1;end

always @(*)begin if(mode_num == 2'h1)begin

min = init_alarm_min;hour = init_alarm_hour;end else begin

min = {min_H,min_L};hour = {hour_H,hour_L};end end

reg fm;//choose turn hour or minute always @(posedge sysclk or negedge rst_b)begin if(!rst_b)fm <= 1'b0;else if(key_turn_press &&(mode_num == 2'h2)&&(key_time == 24'h0))

fm <= ~fm;end

reg [27:0] time_cnt;///count time reg [27:0] time_cnt_n;//count time next state always @(posedge sysclk or negedge rst_b)begin if(!rst_b)time_cnt <= 28'h0;else time_cnt <= time_cnt_n;end

always @(*)begin if(time_cnt == Count_1s)time_cnt_n <= 28'h0;else if(mode_num!= 2'h0)time_cnt_n <= time_cnt;else time_cnt_n <= time_cnt + 28'h1;end

reg [3:0] sec_L;//second low 4 bit reg [3:0] sec_H;//second high 4 bit wire sec_cb;//second carry bit signal assign sec_cb =(sec_L == 4'h9)&&(sec_H == 4'h5);always @(posedge sysclk or negedge rst_b)begin if(!rst_b)begin

sec_L <= init_sec[3:0];sec_H <= init_sec[7:4];end else if((sec_L == 4'h9)&&(sec_H!= 4'h5)&&(time_cnt == Count_1s))begin

sec_L <= 4'h0;sec_H <= sec_H + 4'h1;end else if(sec_cb &&(time_cnt == Count_1s))begin

sec_L <= 4'h0;sec_H <= 4'h0;end else if(time_cnt == Count_1s)

sec_L <= sec_L + 4'h1;end

wire min_cb;//minute carry bit signal assign min_cb =(min_L == 4'h9)&&(min_H == 4'h5);always @(posedge sysclk or negedge rst_b)begin if(!rst_b)begin

min_L <= init_min[3:0];min_H <= init_min[7:4];end else if((sec_cb)&&(min_L!=4'h9)&&(time_cnt == Count_1s))

min_L <= min_L + 4'h1;else if((sec_cb)&&(min_L == 4'h9)&&(min_H!= 4'h5)&&(time_cnt == Count_1s))begin

min_L <= 4'h0;min_H <= min_H + 4'h1;end else if((sec_cb)&&(min_cb)&&(time_cnt == Count_1s))begin

min_L <= 4'h0;min_H <= 4'h0;end else if((fm)&&(mode_num == 2'h2)&&(key_change_press)&&(key_time == 24'h0)&&(min_L!= 4'h9))

min_L = min_L + 4'h1;else if((fm)&&(mode_num == 2'h2)&&(key_change_press)&&(key_time ==

24'h0)&&(min_L == 4'h9)&&(min_H!=4'h5))begin

min_L = 4'h0;min_H = min_H + 4'h1;end else if((fm)&&(mode_num == 2'h2)&&(key_change_press)&&(key_time == 24'h0)&&(min_L == 4'h9)&&(min_H ==4'h5))begin

min_L = 4'h0;min_H = 4'h0;end end

always @(posedge sysclk or negedge rst_b)begin if(!rst_b)begin

hour_L <= init_hour[3:0];hour_H <= init_hour[7:4];end else if((sec_cb)&&(min_cb)&&(hour_L!= 4'h9)&&(hour_H!= 4'h2)&&(time_cnt == Count_1s))

hour_L <= hour_L + 4'h1;else if((sec_cb)&&(min_cb)&&(hour_L!= 4'h3)&&(hour_H == 4'h2)&&(time_cnt == Count_1s))

hour_L <= hour_L + 4'h1;else if((sec_cb)&&(min_cb)&&(hour_L == 4'h9)&&(hour_H!= 4'h2)&&(time_cnt == Count_1s))begin

hour_L <= 4'h0;hour_H <= hour_H + 4'h1;end else if((sec_cb)&&(min_cb)&&(hour_L == 4'h3)&&(hour_H == 4'h2)&&(time_cnt == Count_1s))begin

hour_L <= 4'h0;hour_H <= 4'h0;end else if((!fm)&&(mode_num == 2'h2)&&(key_change_press)&&(key_time == 24'h0)&&(hour_L!= 4'h9)&&(hour_H!=4'h2))

hour_L <= hour_L + 4'h1;else if((!fm)&&(mode_num == 2'h2)&&(key_change_press)&&(key_time == 24'h0)&&(hour_L!= 4'h3)&&(hour_H ==4'h2))

hour_L <= hour_L + 4'h1;else if((!fm)&&(mode_num == 2'h2)&&(key_change_press)&&(key_time == 24'h0)&&(hour_L == 4'h9)&&(hour_H!=4'h2))begin

hour_L <= 4'h0;hour_H <= hour_H + 4'h1;end else if((!fm)&&(mode_num == 2'h2)&&(key_change_press)&&(key_time ==

24'h0)&&(hour_L == 4'h3)&&(hour_H ==4'h2))begin

hour_L <= 4'h0;hour_H <= 4'h0;end end

wire buzzer_en;assign buzzer_en =(init_alarm_min == {min_H,min_L})&&(init_alarm_hour == {hour_H,hour_L});

led_tube I_led_tube(.sysclk(sysclk),.rst_b(rst_b),.scan_time(24'h1F090),.data0({1'h1,sec_L}),.data1({1'h1,sec_H}),.data2({1'h1,4'hA}),.data3({1'h1,min[3:0]}),.data4({1'h1,min[7:4]}),.data5({1'h1,4'hA}),.data6({1'h1,hour[3:0]}),.data7({1'h1,hour[7:4]}),.led_data(led_data),.led_sel(led_sel));buzzer I_buzzer(.sysclk(sysclk),.rst_b(rst_b),.buzzer_en(buzzer_en),.buzzer(buzzer));endmodule

第四篇：EDA 課程設計

《電子系統(tǒng)設計自動化》課程設計報告

學 院： 機電工程學院

題 目： 數字時鐘電路設計 課 程： 《電子系統(tǒng)設計自動化》課程設計 專業(yè)班級： 電信10級2 班 學生姓名： 劉星 秦玉杰 王艷艷 學 號： 1004101035 1004101036 1004101038

完成日期：2013年 12 月 27 日

摘要：

EDA（Electronic Design Automation）電子設計自動化，就是以大規(guī)?？删幊唐骷樵O計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式，通過相關的軟件，自動完成用軟件方式設計的電子系統(tǒng)到硬件系統(tǒng)，最終形成集成電子系統(tǒng)或專用集成芯片。本次實習利用QuartusII為設計軟件、VHDL為硬件描述語言，結合所學的數字電路的知識設計一個24時多功能數字鐘，具有正常時、分、秒計時，動態(tài)顯示，清零、快速校時校分、整點報時、花樣顯示等功能。利用硬件描述語言VHDL對設計系統(tǒng)的各個子模塊進行邏輯描述，采用模塊化的設計思想完成頂層模塊的設計，通過軟件編譯、邏輯化簡、邏輯分割、邏輯綜合優(yōu)化、邏輯布線、邏輯仿真，最終將設計的軟件系統(tǒng)下載設計實驗系統(tǒng)，對設計的系統(tǒng)進行硬件測試。

一、課程設計基本要求和任務

《EDA課程設計》是繼《模擬電子技術基礎》、《數字電子技術基礎》課程后，電信專業(yè)學生在電子技術實驗技能方面綜合性質的實驗訓練課程，是電子技術基礎的一個部分。1.1 目的和任務

（1）通過課程設計使學生能熟練掌握一種EDA軟件（QUARTUSII）的使用方法，能熟練進行設計輸入、編譯、管腳分配、下載等過程，為以后進行工程實際問題的研究打下設計基礎。

（2）通過課程設計使學生能利用EDA軟件（QUARTUSII）進行至少一 個電子技術綜合問題的設計，設計輸入可采用圖形輸入法或VHDL硬件描述語言輸入法。（3）通過課程設計使學生初步具有分析、尋找和排除電子電路中常見 故障的能力。

（4）通過課程設計使學生能獨立寫出嚴謹的、有理論根據的、實事求是的、文理通順的字跡端正的課程設計報告。1.2 功能要求：

（1）具有時、分、秒計數顯示功能，以24小時循環(huán)計時。（2）時鐘計數顯示時有LED燈的花樣顯示。（3）具有調節(jié)小時、分鐘、秒及清零的功能。（4）具有整點報時功能。

1.3 總體方框圖：

本系統(tǒng)可以由秒計數器、分鐘計數器、小時計數器、整點報時、分的調整以及小時的調整和一個頂層文件構成。采用自頂向下的設計方法，子模塊利用VHDL語言設計，頂層文件用原理圖的設計方法。顯示：小時采用24進制，而分鐘均是采用6進制和10進制的組合。1.4 設計原理：

數字鐘電路設計要求所設計電路就有以下功能：時、分、秒計時顯示，清零，時、分調節(jié)，整點報時及花樣顯示。分、秒計時原理相似，可以采用60進制BCD碼計數器進計時；小時采用24進制BCD碼進行計時；在設計時采用試驗電路箱上的模式7電路，不需要進行譯碼電路的設計；所設計電路具有驅動揚聲器和花樣顯示的LED燈信號產生。試驗箱模式7的電路如圖一所示：圖一模式七實驗電路圖

1.5 性能指標及功能設計：

（1）時鐘計數：完成時、分、秒的正確計時并且顯示所計的數字；對秒、分——60進制計數，即從0到59循環(huán)計數，時鐘——24進制計數，即從0到23循環(huán)計數，并且在數碼管上顯示數值。

2.2 模塊劃分自頂向下分解

2.3 模塊描述

時鐘計時模塊完成時、分、秒計數，及清零、調節(jié)時和分鐘的功能。時、分、秒計數的原理相同，均為BCD碼輸出的計數器，其中分和秒均為六十進制BCD碼計數器，小時為二十四進制BCD碼計數器。設計一個具有異步清零和設置輸出功能的六十進制BCD碼計數器，再設計一個具有異步清零和設置輸出功能的二十四進制計數器，然后將它們通過一定的組合構成時鐘計時模塊。各個輸入/輸出端口的作用為：

（1）clk為計時時鐘信號，reset為異步清零信號；

（2）sethour為小時設置信號，setmin為分鐘設置信號；（3）daout[5?0]為小時的BCD碼輸出, daout[6...0]為秒和分鐘的BCD碼輸出，enmin和enhour為使能輸出信號。

（4）在時鐘整點的時候產生揚聲器驅動信號和花樣顯示信號。由時鐘計時模塊中分鐘的進行信號進行控制。當contr_en為高電平時，將輸入信號clk送到輸出端speak用于驅動揚聲器，同時在clk的控制下，輸出端lamp[2..0]進行循環(huán)移位，從而控制LED燈進行花樣顯示。輸出控制模塊有揚聲器控制器和花樣顯示控制器兩個子模塊組成 2.4 頂層電路圖

頂層文件是由四個模塊組成，分別是時、分、秒計數器和報警的VHDL語言封裝而成。經過鎖定引腳再重新編譯獲得如下頂層原理電路圖：

三、方案實現

3.1 各模塊仿真及描述

（1）秒計數器模塊仿真圖：將標準秒信號送入”秒計數器”，秒計數器采用60進制計數器，每累計60秒發(fā)出一個分脈沖信號，該信號將作為分計數器的時鐘脈沖，daout代表秒輸出。

（2）分計數器電路仿真圖：也采用60進制計數器，每累計60分鐘，發(fā)出一個時脈沖信號，該信號將被送到時計數器，daout端口代表分鐘輸出

（3）小時計數器電路仿真圖：時計數器采用12進制計時器，可實現對24小時累 計。每累計12小時，發(fā)出一個脈沖信號。

引腳配置完成后再進行一次全程編譯，無誤則可以下載到試驗箱上進行硬件測試。硬件驗證的方法如下：選擇實驗模式7；時鐘脈沖clk與clock0（1024Hz）信號相連；鍵8和鍵5均為低電平，時鐘正常計時，數碼管1和2顯示秒，數碼管4和5顯示分鐘，數碼管7和8顯示小時；鍵8為高電平時，時鐘清零；鍵5為高電平時，按下鍵7和鍵4進行調時調分操作；當時鐘為整點的時候，三個發(fā)光二極管進行循環(huán)移位操作，同時揚聲器發(fā)聲。

五、心得體會

經過源程序的編輯、邏輯綜合、邏輯適配、編程下載成功后，在EDA實驗開發(fā)系統(tǒng)進行硬件驗證時卻發(fā)現實驗結果不正確，揚聲器無法發(fā)聲。經檢查，自己設計的管腳文件有錯。將管腳鎖定文件修改后，重新進行邏輯適配、編程下載成功后，實驗結果仍然不正確，百思不得其解。無奈之下，決定重頭開始排查每一步的細節(jié)，確定各個模塊的功能完全實現并且頂層模塊功能正確。修改之后，重新進行邏輯適配、編程下載驗證，實驗結果完全正確。

這次EDA課程設計歷時兩個星期，在整整兩個星期的日子里，不僅鞏固了以前所學過的知識，而且學到了很多書本上學不到的知識，同時鍛煉了自己的能力，使自己對以后的路有了更加清楚的認識，對未來有了更多的信心。這次課程設計，進一步加深了我對EDA的了解，使我對QuartusII的基本操作有所了解，使我對應用軟件的方法設計硬件系統(tǒng)有了更加濃厚的興趣。通過這次課程設計，我懂得了理論與實際相結合的重要性，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合，從實踐中得出結論，才能真正提高自己的實際動手能力和獨立思考的能力。在設計的過程中，我遇到許多問題，畢竟是第一次應用VHDL進行硬件電路系統(tǒng)的設計，許多EDA的知識還沒有充分的掌握，遇到困難也是在所難免的，同時發(fā)現了自己的不足之處：學習知識表面化，沒有深入了解它們的原理?？偟膩碚f，這次設計的數字時鐘電路還是比較成功的，盡管在設計中遇到了很多問題，最后在老師的辛勤指導、同學的幫助和自己不斷思考下，終于迎刃而解，有點小小的成就感，覺得平時所學的知識有了實用的價值，達到了理論與實際相結合的目的。最后，對給過我?guī)椭乃型瑢W和指導老師再次表示忠心的感謝！

參考文獻

[1] 崔健明.《電子電工EDA仿真技術》 高等教育出版社 2000年 [2] 盧杰,賴毅.《VHDL與數字電路設計》 科學出版社 2001年 [3] 潘松，黃繼業(yè).《EDA技術實用教程》 科學出版社 2002年 [4] 朱運利.《EDA技術應用》 電子工業(yè)出版社 2004年 [5] 張明.《VHDL實用教程》 電子科技大學出版社 1999年

[6] 彭介華.《電子技術課程設計與指導》 高等教育出版 1997年

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY minute IS PORT(clk,clk1,reset,sethour:IN STD_LOGIC;enhour:OUT STD_LOGIC;daout:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END ENTITY minute;ARCHITECTURE fun OF minute IS SIGNAL count :STD_LOGIC_VECTOR(6 DOWNTO 0);SIGNAL enhour_1, enhour_2: STD_LOGIC;--enmin_1為59分時的進位信號 BEGIN--enmin_2由clk調制后的手動調時脈沖信號串 daout<=count;enhour_2<=(sethour and clk1);--sethour為手動調時控制信號，高電平有效 enhour<=(enhour_1 or enhour_2);PROCESS(clk,reset,sethour)BEGIN IF(reset='0')THEN--若reset為0，則異步清零 count<=“0000000”;ELSIF(clk'event and clk='1')THEN--否則，若clk上升沿到 IF(count(3 DOWNTO 0)=“1001”)THEN--若個位計時恰好到“1001”即9 IF(count <16#60#)THEN--又若count小于16#60#，即60 IF(count=“1011001”)THEN--又若已到59D enhour_1<='1';--則置進位為1 count<=“0000000”;--count復0 ELSE count<=count+7;--若count未到59D，則加7，即作“加6校正” END IF;--使前面的16#60#的個位轉變?yōu)?421BCD的容量 ELSE count<=“0000000”;--count復0（有此句，則對無效狀態(tài)電路可自啟動）END IF;--END IF（count<16#60#）ELSIF(count <16#60#)THEN count<=count+1;--若count<16#60#則count加1 enhour_1<='0' after 100 ns;--沒有發(fā)生進位 ELSE count<=“0000000”;--否則，若count不小于16#60# count復0 END IF;--END IF（count（3 DOWNTO 0）=“1001”）END IF;--END IF（reset='0'）END process;END fun;

3、時計數器模塊的VHDL語言：

LIBRARY IEEE;use IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;

IF(clk'event and clk='1')THEN IF(dain=“0000000”)THEN speak<=count1(1);IF(count1>=“10”)THEN count1<=“00”;--count1為三進制加法計數器 ELSE count1<=count1+1;END IF;END IF;END IF;END PROCESS speaker;lamper:PROCESS(clk)BEGIN IF(rising_edge(clk))THEN IF(count<=“10”)THEN IF(count=“00”)THEN lamp<=“001”;--ELSIF(count=“01”)THEN lamp<=“010”;ELSIF(count=“10”)THEN lamp<=“100”;END IF;count<=count+1;ELSE count<=“00”;END IF;END IF;END PROCESS lamper;END fun;

循環(huán)點亮三只燈

第五篇：《EDA課程設計》

《EDA課程設計》

課程設計題目：

基于單片機的溫濕度采集系統(tǒng)

姓

名：

xxx

學

班

時

地

號：

xxxx

級：

xxxx

間：

2014.4.21~ 2013.5.5

點：

xxxxx

指 導

老

師：

xxxxx

目錄

一、電路原理圖..................................................................................2

二、電路PCB圖（或實物圖）.........................................................2

三、電路效果圖..................................................................................3

四、設計總結......................................................................................3 附錄（單片機源代碼）......................................................................4

一、電路原理圖

二、電路PCB圖（或實物圖）

三、電路效果圖

四、設計總結

EDA的實驗還是挺有趣的，比較講究動手能力，當然也不能忽略團體合作?？偟膩碚f本次實驗還是成功了，雖然每個環(huán)節(jié)都遇到了困難。在生成原理圖的過程中，就曾把導線畫成了Placeline而不是Placewire，還有芯片的引腳應該用NET符號而不是用文本符號，所以這些錯誤都導致我花在原理圖上的時間多了點。而在生成PCB電路圖的過程中遇到的困難則是自動布線之后，還有電源的幾個腳需要手動布線，所以各個元件之間的位置要布置好，以免發(fā)生短路。腐蝕的時候，由于腐蝕的時間太長了，有些碳都化開了，導致里面的銅被腐蝕掉了，所以又為我的工作增加了困難。在焊接的時候，要注意元件的正負極，還要檢測錫是否都與那些銅連接上了。最終把LED和 DHT11的程序燒進去就行了。

本次實驗我還是能多多少少學到點什么的，總的來說還是希望能有多一點這樣的實習。

附錄（單片機源代碼）

//51單片機控制溫濕度傳感器DHT11

LCD1602上顯示當前機最小系統(tǒng)。//LCD 讀進去 寫出來 #include #include typedef unsigned char BYTE;typedef unsigned int WORD;#define uint unsigned int

//定義無符號整型 #define uchar unsigned char typedef bit BOOL;

//此聲明一個布爾型變量即真或假// uchar data_byte,num,i;uchar RH,RL,TH,TL,flag;uchar shuzi[4];unsigned char code num1[11]={0xc0,0xf9,0xa4,0xb0,0x99，0x92,0x82,0xf8,0x80,0x90,0x7f};

sbit dht=P2^4;

//dht11data端接單片機的P2^4口//

//***************

延

時

函

數************************************* void delay(uchar ms)//延時模塊//延時1毫秒

{

}

void delay1()

//一個for循環(huán)大概需要8個多機器周期

//一個機器周期為1us晶振為12MHz也就是說本函數延時8us{

} uchar i;

while(ms--)

for(i=0;i<110;i++);

uchar i;

for(i=0;i<1;i++);void display(void){ // if(flag==0)// {

P2=0x07;

P0=num1[shuzi[2]];delay(1);// }

// if(flag==1)// {

P2=0x0b;

P0=num1[shuzi[3]];delay(1);// } // if(flag==2)// {

P2=0x0d;

P0=num1[shuzi[0]];delay(1);// } // if(flag==3)// {

P2=0x0e;P0=num1[shuzi[1]];delay(1);// } }

//**************************dht11

測

試

某

塊*************************************// void start()//開始信號

{

dht=1;

delay1();

//主機發(fā)出8us高電平，開始信號開始發(fā)出 dht=0;

delay(25);

// 主機把總線拉低必須大于18ms

DHT11能檢測到起始信號

dht=1;

//delay1();

//以下三個延時函數差不多為24usdelay1();delay1();

20-40us

}

uchar receive_byte()

//接收一個字節(jié) 8位// {

uchar i,temp;

for(i=0;i<8;i++)//接收8bit的數據

{

while(!dht);

//等待40-50us的低電平開始信號結束

delay1();

//開始信號結束之后延時26us-28us

delay1();delay1();

temp=0;

//時間為26us-28usif(dht==1)

temp=1;

//如果26us-28us

'0'

數據為'1'

while(dht);

//

'0'為26us-28us

'1'為70us

} data_byte<<=1;

//data_byte|=temp;

//接收每一位的數據，相或保存數據

return data_byte;}

void receive()//接收數據// {

uchar T_H,T_L,R_H,R_L,check,num_check,i;start();

//開始信號//調用開始信號子函數

dht=1;

//主機設為輸入判斷從機DHT11響應信號

if(!dht)

//判斷從機是否有低電平響應信號// {

while(!dht);//判斷從機發(fā)出 40us 的低電平響應信號是否結束//

while(dht);

//判斷從機發(fā)出 40us 的高電平是否結束 如結束則從機進入發(fā)送數據狀態(tài)，主機進入數據接收狀態(tài)

數

//兩個while語句加起來就是DHT11的響應信號

R_H=receive_byte();//濕度高位

調用接受一個字節(jié)的子函

R_L=receive_byte();//濕度低位

T_H=receive_byte();//溫度高位

T_L=receive_byte();//溫度低位

check=receive_byte();//校驗位

//結束信號

dht=0;

//當最后一bit數據接完畢后主機拉低電平50us// for(i=0;i<7;i++)//差不多8us的延時

delay1();

dht=1;

//總線由上拉電阻拉高進入空閑狀態(tài)

num_check=R_H+R_L+T_H+T_L;

if(num_check==check)//判斷讀到的四個數據之和是否與校驗位相同

{

RH=R_H;

RL=R_L;

TH=T_H;

TL=T_L;

check=num_check;}

shuzi[0]=RH/10;shuzi[1]=RH%10;shuzi[2]=TH/10;shuzi[3]=TH%10;

} }

void main()//主函數模塊// { while(1)

//進入死循環(huán)

{

receive();

//接收數據

display();

} }