第一篇：FPGA設(shè)計(jì)工程師崗位職責(zé)

★FPGA邏輯設(shè)計(jì)工程師崗位職責(zé)

負(fù)責(zé)FPGA邏輯設(shè)計(jì)、驗(yàn)證及板上調(diào)試。

★FPGA設(shè)計(jì)工程師崗位職責(zé)

負(fù)責(zé)LCD背光系統(tǒng)的邏輯電路設(shè)計(jì)、測(cè)試。

第二篇：FPGA開(kāi)發(fā)工程師崗位職責(zé)模板

FPGA開(kāi)發(fā)工程師崗位職責(zé)模板

1、與軟硬件團(tuán)隊(duì)共同負(fù)責(zé)BBU-RRU產(chǎn)品整體系統(tǒng)架構(gòu)，包括器件選型，器件間接口，軟硬件功能劃分等;

2、負(fù)責(zé)4G/5G基站產(chǎn)品中FPGA子系統(tǒng)的方案選擇，接口定義，模塊劃分，邏輯開(kāi)發(fā)等;

3、數(shù)字中頻相關(guān)算法的FPGA總體設(shè)計(jì)和開(kāi)發(fā);

4、負(fù)責(zé)FPGA高速接口的開(kāi)發(fā)和調(diào)試工作;

5、負(fù)責(zé)eCPRI等傳輸協(xié)議的開(kāi)發(fā)及調(diào)試工作;

6、與軟硬件開(kāi)發(fā)團(tuán)隊(duì)密切配合，支持基站產(chǎn)品聯(lián)調(diào)測(cè)試。

FPGA開(kāi)發(fā)工程師崗位職責(zé)(二)

1、負(fù)責(zé)FPGA需求分析及功能設(shè)計(jì);

2、負(fù)責(zé)FPGA邏輯設(shè)計(jì)、綜合及驗(yàn)證;

3、負(fù)責(zé)FPGA邏輯仿真及時(shí)序分析;

4、負(fù)責(zé)FPGA設(shè)計(jì)文檔、接口文檔及仿真測(cè)試文檔的編寫(xiě);

5、負(fù)責(zé)FPGA程序的庫(kù)文件、版本控制。

FPGA開(kāi)發(fā)工程師崗位職責(zé)(三)

1.負(fù)責(zé)項(xiàng)目和產(chǎn)品的FPGA邏輯開(kāi)發(fā)及軟硬件聯(lián)調(diào)工作;

2.負(fù)責(zé)項(xiàng)目和產(chǎn)品FPGA邏輯架構(gòu)的設(shè)計(jì)工作;

3.提出解決方案和組織算法研發(fā)工作的實(shí)施策略;

FPGA開(kāi)發(fā)工程師崗位職責(zé)(四)

1.參與產(chǎn)品設(shè)計(jì)的方案討論，負(fù)責(zé)FPGA選型，并指導(dǎo)硬件人員對(duì)相關(guān)外圍電路的設(shè)計(jì);

2.負(fù)責(zé)產(chǎn)品中的FPGA邏輯接口設(shè)計(jì)、相關(guān)算法設(shè)計(jì);

3.負(fù)責(zé)各功能模塊的編寫(xiě)、仿真、時(shí)序分析、時(shí)序約束、RTL代碼的邏輯綜合實(shí)現(xiàn);

4.負(fù)責(zé)產(chǎn)品中與FPGA相關(guān)的硬件和軟件調(diào)試及測(cè)試;

5.負(fù)責(zé)產(chǎn)品設(shè)計(jì)相關(guān)技術(shù)文檔的撰寫(xiě)、以及相關(guān)代碼的維護(hù)

6、領(lǐng)導(dǎo)安排的其他工作。

FPGA開(kāi)發(fā)工程師崗位職責(zé)(五)

1、從事無(wú)線(xiàn)通信基帶算法實(shí)現(xiàn)。

2、采用FPGA完成中頻濾波、基帶調(diào)制解調(diào)等數(shù)字信號(hào)處理模塊的設(shè)計(jì)。

3、采用FPGA完成ZYNQ架構(gòu)的PL和PS模塊設(shè)計(jì)。

4、完成FPGA的概要設(shè)計(jì)、編碼、仿真驗(yàn)證和平臺(tái)測(cè)試等工作。

第三篇：fpga開(kāi)發(fā)工程師崗位職責(zé)極簡(jiǎn)版

fpga開(kāi)發(fā)工程師崗位職責(zé)極簡(jiǎn)版

.負(fù)責(zé)開(kāi)發(fā)4G/5G移動(dòng)通信產(chǎn)品的RU/DU(射頻單元/數(shù)字單元)中FPGA/ASIC開(kāi)發(fā)

.負(fù)責(zé)CPRI/DDC/DUC/CFR/DPD/JESD/DU/NR/等各功能模塊中一個(gè)或多個(gè)模塊的開(kāi)發(fā)和調(diào)試驗(yàn)證

fpga開(kāi)發(fā)工程師崗位職責(zé)(二)

1、負(fù)責(zé)產(chǎn)品硬件、固件和嵌入式軟件的開(kāi)發(fā);

2、負(fù)責(zé)FPGA、ARM平臺(tái)開(kāi)發(fā)和調(diào)試工作

3、配合其他部門(mén)完成產(chǎn)品的調(diào)試和測(cè)試，完成上級(jí)交待的其他任務(wù);

fpga開(kāi)發(fā)工程師崗位職責(zé)(三)

1.協(xié)助雷達(dá)總體方案設(shè)計(jì)，負(fù)責(zé)雷達(dá)信號(hào)處理算法在FPGA的實(shí)現(xiàn)(有專(zhuān)門(mén)算法工程師)

2.參與硬件系統(tǒng)的驗(yàn)收和調(diào)試，參與總體系統(tǒng)的調(diào)試;

fpga開(kāi)發(fā)工程師崗位職責(zé)(四)

1、負(fù)責(zé)無(wú)線(xiàn)通信系統(tǒng)物理層、數(shù)據(jù)鏈路層

FPGA功能模塊的編碼、仿真、調(diào)試工作;

2、與算法工程師一起根據(jù)算法特征規(guī)劃電路架構(gòu)，劃分電路模塊;

3、使用verilog代碼實(shí)現(xiàn)并仿真相關(guān)電路;

4、通過(guò)FPGA驗(yàn)證相關(guān)電路，與軟件，算法工程師一起驗(yàn)證FPGA功能與設(shè)計(jì)預(yù)期的一致性;

5、負(fù)責(zé)系統(tǒng)相關(guān)的FPGA問(wèn)題分析和定位

fpga開(kāi)發(fā)工程師崗位職責(zé)(五)

1.負(fù)責(zé)顯示圖像處理相關(guān)的FPGA

RTL架構(gòu)及子模塊設(shè)計(jì)，工程綜合及時(shí)序分析，解決開(kāi)發(fā)過(guò)程中出現(xiàn)的技術(shù)問(wèn)題;

2.負(fù)責(zé)芯片化IP開(kāi)發(fā)工作，對(duì)應(yīng)芯片化代碼綜合及驗(yàn)證;

職位要求：

熟悉FPGA原理，熟悉HDMI、DP和網(wǎng)口等接口調(diào)試，熟練掌握FPGA開(kāi)發(fā)軟件、硬件描述語(yǔ)言，熟悉DDR控制設(shè)計(jì)

有豐富的圖像處理或圖像識(shí)別相關(guān)FPGA項(xiàng)目開(kāi)發(fā)經(jīng)驗(yàn)、有較多的復(fù)雜工程整合和時(shí)序分析經(jīng)驗(yàn)，有RTL代碼測(cè)試經(jīng)驗(yàn)

第四篇：FPGA工程師基本要求(zz)

FPGA工程師基本要求（zz）2012-08-01 14:39工程師需要掌握哪些知識(shí)？這里根據(jù)自己的一些心得總結(jié)一下，其他朋友可以補(bǔ)充啊。

1.Verilog語(yǔ)言及其于硬件之間的關(guān)系。

2.器件結(jié)構(gòu)（最好熟練掌握Spartan3，Vertix4系列的器件結(jié)構(gòu)，及其資源于Verilog行為描述方法的關(guān)系。）。

3.開(kāi)發(fā)工具（熟練掌握Synplify,Quartus，ISE,Modelsim)。

4.數(shù)字電路（組合電路，觸發(fā)器，特別是D觸發(fā)器構(gòu)成分頻器，奇數(shù)倍分頻占空比為50%，時(shí)序電路，并且能用Verilog語(yǔ)言描敘。）。

5.熟悉FPGA設(shè)計(jì)流程（，綜合，布局布線(xiàn)，時(shí)序分析）。

6.熟練掌握資源估算（特別是slice,lut,ram等資源的估算）。

7.同步設(shè)計(jì)原理。

8.熟練掌握基本概念（如建立時(shí)間，保持時(shí)間，流量（即所做FPGA設(shè)計(jì)的波特率）計(jì)算，延遲時(shí)間計(jì)算（所做FPGA設(shè)計(jì)），競(jìng)爭(zhēng)冒險(xiǎn)，消除毛刺的方法等等）。

9.具備具體設(shè)計(jì)經(jīng)驗(yàn)（對(duì)應(yīng)屆生而言如畢業(yè)設(shè)計(jì)）。

10.良好的設(shè)計(jì)思路（流水線(xiàn)設(shè)計(jì)即熟稱(chēng)打拍子，在速率資源功耗之間的折中考慮）。一個(gè)合格的FPGA工程師至少在以下三個(gè)方面的一個(gè)非常熟悉：

1.應(yīng)用

2.DSP應(yīng)用

3.高速收發(fā)器應(yīng)用

將自己的走過(guò)的彎路和總結(jié)的經(jīng)驗(yàn)與大家分享一下，希望對(duì)您有一點(diǎn)點(diǎn)的參考價(jià)值。

首先從先從如何成為一個(gè)合格的設(shè)計(jì)者說(shuō)起吧！初學(xué)者覺(jué)得一切都是挑戰(zhàn)，一切都新鮮，不知從何處下手。我總結(jié)了學(xué)習(xí)EDA邏輯設(shè)計(jì)的4個(gè)步驟，請(qǐng)拍磚！

1。首先，應(yīng)該好好學(xué)習(xí)一下FPGA/CPLD的設(shè)計(jì)設(shè)計(jì)流程。

不要簡(jiǎn)單的以為就是設(shè)計(jì)輸入－》仿真－》綜合－》實(shí)現(xiàn)那么一回事，要摳細(xì)，要學(xué)精，要多問(wèn)每個(gè)步驟的注意事項(xiàng)，區(qū)分相關(guān)步驟的聯(lián)系和區(qū)別。比如要搞清楚功能仿真、綜合后仿真、Translate后仿真、Map后的仿真、布局布線(xiàn)后仿真的作用都是什么，什么時(shí)候應(yīng)該做，什么時(shí)候可以不做這些仿真！學(xué)習(xí)清楚了設(shè)計(jì)流程最大的好處就是有利于培養(yǎng)良好的EDA設(shè)計(jì)習(xí)慣，日后會(huì)受益非淺！

2。關(guān)于設(shè)計(jì)輸入和Coding Style。

設(shè)計(jì)輸入最好學(xué)習(xí)HDL語(yǔ)言，Verilog、VHDL都可以，可以把狀態(tài)機(jī)輸入和原理圖輸入作為補(bǔ)充內(nèi)容，但不是重點(diǎn)。我在前面的帖子已經(jīng)反復(fù)強(qiáng)調(diào)了 Coding Style的重要性。因?yàn)樗沁壿嬙O(shè)計(jì)人員的一個(gè)基本業(yè)務(wù)素質(zhì)。而且Coding Style不是看幾篇文章，學(xué)幾條原則就能夠成為高手的，他需要您在工作中不斷的體會(huì)和積累，在學(xué)習(xí)的最初，有Coding Style的意識(shí)，設(shè)計(jì)者就會(huì)有意的積累，對(duì)日后發(fā)展很有好處。反之則后患無(wú)窮。

3。培養(yǎng)硬件的意識(shí)，培養(yǎng)系統(tǒng)的觀念。

我也在交流和授課的時(shí)候很強(qiáng)調(diào)硬件意識(shí)，如果從形式上看，邏輯設(shè)計(jì)隨著智能化和優(yōu)化手段的不斷發(fā)展最后會(huì)越來(lái)越靈活，越來(lái)越簡(jiǎn)單。比如我們現(xiàn)在在使用大型 FPGA時(shí)就很少談如何用Floorplanner優(yōu)化，手動(dòng)布線(xiàn)，如果用手動(dòng)方式，其工作量太大了?。∫粋€(gè)設(shè)計(jì)的優(yōu)劣，關(guān)鍵看其設(shè)計(jì)者的硬件意識(shí)，和系統(tǒng)意識(shí)。硬件意識(shí)就是要求先做到對(duì)設(shè)計(jì)的硬件胸有成竹，HDL代碼僅僅是一個(gè)表述心中硬件的工具。系統(tǒng)意識(shí)要求設(shè)計(jì)者有宏觀的觀念，對(duì)設(shè)計(jì)的全局有個(gè)合適的安排，比如時(shí)鐘域，模塊復(fù)用，約束，面積，速度等問(wèn)題。要知道在系統(tǒng)上復(fù)用模塊節(jié)省的面積遠(yuǎn)比在代碼上小打小鬧來(lái)的實(shí)惠得多。

4。最后才是工具軟件的使用。

現(xiàn)在EDA軟件都越來(lái)越友好，越來(lái)越“傻瓜化”，如果您費(fèi)了1年還沒(méi)有基本摸清軟件的使用，我敢說(shuō)，那是一個(gè)比較爛的軟件（起碼在用戶(hù)接口上），因?yàn)檫@是和EDA這種方式的理念背道而馳的。但是作為設(shè)計(jì)者，軟件是工具，應(yīng)該熟練掌握各個(gè)步驟不同方面的軟件，這樣才能最大程度地發(fā)揮您的聰明才智，才能使您如虎添翼！

需要對(duì)相關(guān)器件的要求有一定的了解，對(duì)和這些器件之間的控制、數(shù)據(jù)交換等通信要清晰，對(duì)性能和功能清楚。而且作為基本的素質(zhì)要求要能看懂原理圖，和PCB要不沒(méi)法調(diào)試，呵呵。

另外比較重要的一點(diǎn)是對(duì)FPGA設(shè)計(jì)的一些基本原則要有一個(gè)清晰的認(rèn)識(shí)，比如： “面積和速度的互換”，“流水線(xiàn)設(shè)計(jì)方式”，“乒乓操作”。

對(duì)最基本和最常用的模塊要非常熟悉，比如單口/雙口RAM，同步/異步FIFO等等。

出了問(wèn)題要多想想自己的設(shè)計(jì)。雖然綜合，布線(xiàn)工具的性能有差異，但是一個(gè)設(shè)計(jì)的優(yōu)劣根本還是設(shè)計(jì)者的思路是否巧妙。當(dāng)我們的設(shè)計(jì)達(dá)不到要求或者性能太差的時(shí)候，請(qǐng)不要埋怨綜合工具太濫，布線(xiàn)結(jié)果太差，因?yàn)楣ぞ卟粫?huì)想人那么聰明。這時(shí)候，我們應(yīng)該靜下心，想一下自己的設(shè)計(jì)是不是有什么問(wèn)題，結(jié)構(gòu)是否合理，代碼的風(fēng)格是否符合工具的要求。系統(tǒng)結(jié)構(gòu)的改進(jìn)帶來(lái)的優(yōu)化遠(yuǎn)遠(yuǎn)超過(guò)最好的優(yōu)化工具所能達(dá)到的結(jié)果。

第五篇：設(shè)計(jì)工程師崗位職責(zé)范本

設(shè)計(jì)工程師崗位職責(zé)范本

1.全面負(fù)責(zé)研發(fā)項(xiàng)目產(chǎn)品結(jié)構(gòu)設(shè)計(jì)任務(wù)。

2.負(fù)責(zé)結(jié)構(gòu)件新工藝、新技術(shù)的評(píng)估及引入，滿(mǎn)足產(chǎn)品結(jié)構(gòu)性能要求。

3.負(fù)責(zé)用CAD等繪圖軟件產(chǎn)品結(jié)構(gòu)設(shè)計(jì)、產(chǎn)品外協(xié)加工跟蹤。

設(shè)計(jì)工程師崗位職責(zé)范本21、負(fù)責(zé)注塑模具3d/2d設(shè)計(jì)工作;

2、負(fù)責(zé)模具開(kāi)發(fā)的技術(shù)支持工作;

3、跟進(jìn)處理自己所設(shè)計(jì)的模具;

4、根據(jù)產(chǎn)品配套開(kāi)發(fā)說(shuō)明書(shū)，確定模具總體結(jié)構(gòu)方案并在需要時(shí)組織模具整體結(jié)構(gòu)評(píng)審;

5、根據(jù)模具產(chǎn)品開(kāi)發(fā)計(jì)劃制訂模具設(shè)計(jì)計(jì)劃并組織實(shí)施;

6、模具開(kāi)發(fā)設(shè)計(jì)精益改善項(xiàng)目的推進(jìn)。

設(shè)計(jì)工程師崗位職責(zé)范本31、承擔(dān)動(dòng)力外管設(shè)計(jì)工作。動(dòng)力專(zhuān)業(yè)設(shè)計(jì)主要包括：工業(yè)廠房、民用建筑內(nèi)的熱力、冷凍、空壓、循環(huán)水及廠區(qū)/園區(qū)外管等設(shè)計(jì)。

2、對(duì)本人的設(shè)計(jì)質(zhì)量和設(shè)計(jì)進(jìn)度負(fù)責(zé)。

3、及時(shí)處理施工、試車(chē)中的設(shè)計(jì)問(wèn)題。

4、根據(jù)工作安排，擔(dān)任設(shè)計(jì)現(xiàn)場(chǎng)代表工作。

設(shè)計(jì)工程師崗位職責(zé)范本4

1.完成芯片的數(shù)字電路設(shè)計(jì)，仿真，驗(yàn)證及相關(guān)工作，包括模塊設(shè)計(jì)，電路實(shí)現(xiàn)，功能仿真、硬件驗(yàn)證等。

2.完成芯片的綜合，DFT，時(shí)序分析等前端實(shí)現(xiàn)相關(guān)工作;

3.搭建芯片仿真驗(yàn)證環(huán)境和FPGA驗(yàn)證環(huán)境，參與數(shù)模混合仿真，支持芯片測(cè)試。

設(shè)計(jì)工程師崗位職責(zé)范本5

1.負(fù)責(zé)根據(jù)客戶(hù)需求，承擔(dān)產(chǎn)品零部件或整機(jī)項(xiàng)目結(jié)構(gòu)設(shè)計(jì)工作

2.負(fù)責(zé)解決產(chǎn)品開(kāi)發(fā)試制過(guò)程中產(chǎn)生的結(jié)構(gòu)性問(wèn)題

3.負(fù)責(zé)技術(shù)性資料(圖紙，項(xiàng)目總結(jié)等)整理工作

4.負(fù)責(zé)實(shí)現(xiàn)客戶(hù)要求的創(chuàng)新性方案設(shè)計(jì)工作

設(shè)計(jì)工程師崗位職責(zé)范本6

1.金屬眼鏡3D產(chǎn)品設(shè)計(jì)，繪制部品2D圖

2.跟進(jìn)產(chǎn)品在樣板和量產(chǎn)過(guò)程中出現(xiàn)的產(chǎn)品設(shè)計(jì)問(wèn)題

3.獨(dú)立完成主導(dǎo)產(chǎn)品DFEMA和PFEMA

設(shè)計(jì)工程師崗位職責(zé)范本71、負(fù)責(zé)電氣部門(mén)機(jī)器程序的編寫(xiě)和觸摸屏的編寫(xiě);

2、負(fù)責(zé)電氣部門(mén)電氣控制原理圖繪制;