第一篇：硬件工程師培訓(xùn)教程(二)

中國(guó)電腦救援中心

硬件工程師培訓(xùn)教程

（二）第二節(jié) 計(jì)算機(jī)的體系結(jié)構(gòu)

一臺(tái)計(jì)算機(jī)由硬件和軟件兩大部分組成。硬件是組成計(jì)算機(jī)系統(tǒng)的物理實(shí)體，是看得見摸得著的部分。從大的方面來(lái)分，硬件包括CPU(Central Processing Unit ——中央處理器)、存儲(chǔ)器和輸入/輸出設(shè)備幾個(gè)部分。

CPU 負(fù)責(zé)指令的執(zhí)行，存儲(chǔ)器負(fù)責(zé)存放信息(類似大腦的記憶細(xì)胞)，輸入/輸出設(shè)備則負(fù)責(zé)信息的采集與輸出(類似人的眼睛和手)。具體設(shè)備如我們平常所見到的內(nèi)存條、顯卡、鍵盤、鼠標(biāo)、顯示器和機(jī)箱等。軟件則是依賴于硬件執(zhí)行的程序或程序的集合。這是看不見也摸不著的部分。

一、Von Neumann(馮.諾依曼)體系結(jié)構(gòu)

Von Neumann 體系結(jié)構(gòu)是以數(shù)學(xué)家John Von Neumann 的名字命名的，他在20 世紀(jì)40年代參與設(shè)計(jì)了第一臺(tái)數(shù)字計(jì)算機(jī)ENIAC。Von Neumann 體系結(jié)構(gòu)的特點(diǎn)如下:

·一臺(tái)計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入和輸出設(shè)備5 大部分組成。

·采用存儲(chǔ)程序工作原理，實(shí)現(xiàn)了自動(dòng)連續(xù)運(yùn)算。

存儲(chǔ)程序工作原理即把計(jì)算過(guò)程描述為由許多條命令按一定順序組成的程序，然后把程序和所需的數(shù)據(jù)一起輸入計(jì)算機(jī)存儲(chǔ)器中保存起來(lái)，工作時(shí)控制器執(zhí)行程序，控制計(jì)算機(jī)自動(dòng)連續(xù)進(jìn)行運(yùn)算。Von Neumann 體系結(jié)構(gòu)存在的一個(gè)突出問(wèn)題就是，外部數(shù)據(jù)存取速度和CPU 運(yùn)算速度不平衡，不過(guò)可以通過(guò)在一個(gè)系統(tǒng)中使用多個(gè)CPU 或采用多進(jìn)程技術(shù)等方法來(lái)解決。

二、CPU

CPU 是計(jì)算機(jī)的運(yùn)算和控制中心，其作用類似人的大腦。不同的CPU 其內(nèi)部結(jié)構(gòu)不完全相同，一個(gè)典型的CPU 由運(yùn)算器、寄存器和控制器組成。3 個(gè)部分相互協(xié)調(diào)便可以進(jìn)行分析、判斷和計(jì)算，并控制計(jì)算機(jī)各部分協(xié)調(diào)工作。最新的CPU 除包括這些基本功能外，還集成了高速Cache(緩存)等部件。

三、存儲(chǔ)器

每臺(tái)計(jì)算機(jī)都有3 個(gè)主要的數(shù)據(jù)存儲(chǔ)部件:主存儲(chǔ)器、高速寄存器和外部文件存儲(chǔ)器。主存儲(chǔ)器通常是劃分為字(典型的是32 位或64 位)或字節(jié)(每字含4 或8 字節(jié))的線性序列。高速寄存器通常是一個(gè)字長(zhǎng)的位序列。一個(gè)寄存器的內(nèi)容可能表示數(shù)據(jù)或主存儲(chǔ)器中數(shù)據(jù)或下一條指令的地址。高速緩存通常位于主存儲(chǔ)器和寄存器之間作為從主存儲(chǔ)器存取數(shù)據(jù)的加速器。外部文件存儲(chǔ)器包括磁盤、磁帶或日益普及的CD-ROM 等，通常以記錄劃分，每個(gè)記錄是位或字節(jié)的序列。

四、輸入/輸出(I/O)設(shè)備

輸入設(shè)備類似人的眼睛、耳朵和鼻子，負(fù)責(zé)信息的采集，并提交給CPU 處理。具體產(chǎn)品如鍵盤、鼠標(biāo)和掃描儀等。輸出設(shè)備類似人的手，執(zhí)行大腦(CPU)發(fā)出的指令，可完成一定的功能，輸出計(jì)算機(jī)的運(yùn)算結(jié)果。具體產(chǎn)品如打印機(jī)、顯示器和音箱等。

五、總線

微型計(jì)算機(jī)的體系結(jié)構(gòu)有一個(gè)最顯著的特征是采用總線結(jié)構(gòu)?？偩€就像一條公共通路，將所有的設(shè)備連接起來(lái)，達(dá)到相互通信的目的。與并行計(jì)算機(jī)(各部件間通過(guò)專用線路連接)相比，采用總線結(jié)構(gòu)的微型計(jì)算機(jī)簡(jiǎn)化了設(shè)計(jì)、降低了成本、縮小了體積，但在同等配置條件下，性能有所下降。總線又分用于傳輸數(shù)據(jù)的數(shù)據(jù)總線(Data Bus)、傳輸?shù)刂沸畔⒌牡刂房偩€(Address Bus)和用于傳輸控制信號(hào)、時(shí)序信號(hào)和狀態(tài)信息的控制總線(Control Bus)。

六、操作集

每臺(tái)計(jì)算機(jī)都有一內(nèi)部基本操作集與機(jī)器語(yǔ)言指令相對(duì)應(yīng)。一個(gè)典型的操作集包括與內(nèi)部數(shù)據(jù)類型相關(guān)的基本算術(shù)指令(即實(shí)數(shù)和整數(shù)加法、減法、乘法和除法等)、測(cè)試數(shù)據(jù)項(xiàng)性質(zhì)(如是否為零，是正數(shù)或負(fù)數(shù)等)的指令、對(duì)數(shù)據(jù)項(xiàng)的某一部分進(jìn)行存取和修改(如在一個(gè)字中存取一個(gè)字符，在一條指令中存取操作數(shù)的地址等)的指令、控制輸入/輸出設(shè)備的指令及順序控制指令(如無(wú)條件跳轉(zhuǎn)等)。

七、順序控制

在機(jī)器語(yǔ)言程序中下一條要被執(zhí)行的指令通常是由程序地址寄存器(也稱為指令計(jì)數(shù)器)的內(nèi)容確定

中國(guó)電腦救援中心的。為了將控制權(quán)轉(zhuǎn)到程序某處，程序員可使用一些操作修改該寄存器的內(nèi)容。解釋器作為一部計(jì)算機(jī)操作的核心，每次執(zhí)行的都是簡(jiǎn)單的循環(huán)算法。而對(duì)于每次循環(huán)，解釋器都會(huì)從程序地址寄存器取得下一條指令的地址(并增量寄存器的值為下一條指令的地址)，從存儲(chǔ)器取得指定的指令，對(duì)指令進(jìn)行解碼，分解為操作碼和一組操作數(shù)并取得操作數(shù)(如果必要的話)，使用操作數(shù)作為參數(shù)調(diào)用指定的操作。基本操作可能修改內(nèi)存和寄存器中的數(shù)據(jù)，和輸入輸出設(shè)備進(jìn)行通訊，通過(guò)修改程序地址寄存器的內(nèi)容改變程序的執(zhí)行流程。在執(zhí)行基本操作后，解釋器將重復(fù)上述循環(huán)。

八、數(shù)據(jù)存取

除了操作碼，每條機(jī)器指令還需要指定操作碼所需的操作數(shù)。一般操作數(shù)可以被存放在主存儲(chǔ)器或寄存器中。計(jì)算機(jī)必須包含一個(gè)指定和存取操作數(shù)的機(jī)制。同樣道理，運(yùn)算的結(jié)果必須被存放在某一地址。上述機(jī)制稱為數(shù)據(jù)存取控制。一般的方式是，對(duì)每個(gè)存儲(chǔ)器地址用一個(gè)整數(shù)標(biāo)記，同時(shí)提供一個(gè)機(jī)制對(duì)于給定的地址存取該地址的內(nèi)容(或?qū)⒁粋€(gè)新值存入給定的地址)。同理，寄存器一般也采用一個(gè)簡(jiǎn)單的整數(shù)標(biāo)明。

九、存儲(chǔ)管理

設(shè)計(jì)電腦的一個(gè)原則是保證能方便地操作計(jì)算機(jī)包含的所有設(shè)備(如內(nèi)存、CPU 和外部設(shè)備)。實(shí)現(xiàn)該原則的主要困難是CPU 每次操作的時(shí)間一般是以毫微秒計(jì)，而內(nèi)存存取時(shí)間是微秒級(jí)。為了對(duì)速度進(jìn)行平衡，需要采用不同的存取管理機(jī)制。如果僅在硬件中采用簡(jiǎn)單的存取管理機(jī)制，則在整個(gè)程序的執(zhí)行過(guò)程中數(shù)據(jù)都被存放在內(nèi)存中，每個(gè)時(shí)刻只有一個(gè)程序被運(yùn)行。

盡管CPU 必須等待數(shù)據(jù)，但無(wú)需額外的硬件。為了平衡中央處理器速度和外部數(shù)據(jù)讀取速率之間的矛盾，操作系統(tǒng)通常使用多進(jìn)程技術(shù)，在等待讀取數(shù)據(jù)的毫秒時(shí)間段內(nèi)，計(jì)算機(jī)可運(yùn)行另一個(gè)程序。為了允許多個(gè)程序在同一時(shí)刻能共存于內(nèi)存中，可直接在硬件中使用頁(yè)或動(dòng)態(tài)程序分配機(jī)制。頁(yè)算法對(duì)將來(lái)最有可能被使用的數(shù)據(jù)和程序做出預(yù)測(cè)并存取，只要數(shù)據(jù)和指令所在的頁(yè)在主存中，程序就可以一直執(zhí)行下去。如果出現(xiàn)了頁(yè)錯(cuò)誤(即正確的地址不在內(nèi)存中)，則通知操作系統(tǒng)從外部存儲(chǔ)器讀入相應(yīng)的頁(yè)。

另外，為了平衡主存和中央處理器間的速度差異，可使用緩存。緩存是位于主存和中央處理器間的一個(gè)較小的高速數(shù)據(jù)存儲(chǔ)器，大小一般為1 ～256KB，包含中央處理器最近使用的數(shù)據(jù)和指令，當(dāng)然也包括了將來(lái)最有可能被使用到的程序代碼或數(shù)據(jù)。如果所需的數(shù)據(jù)恰在緩存中，則中央處理器就直接調(diào)用該緩存中的數(shù)據(jù)，被修改的數(shù)據(jù)在相對(duì)較慢的主存速率下被存至主存。如果指定的地址不在主存中，則讀取包含該地址的一段數(shù)據(jù)塊，這些相近地址中的數(shù)據(jù)有可能馬上會(huì)被使用。使用32KB 緩存可達(dá)到95%的命中率(CPU 在緩存中找到所用數(shù)據(jù)的概率)。

十、操作環(huán)境

計(jì)算機(jī)的操作環(huán)境包括外圍存儲(chǔ)器和輸入/輸出設(shè)備。這些設(shè)備代表了計(jì)算機(jī)的外部世界，任何與計(jì)算機(jī)的通訊都必須通過(guò)操作環(huán)境進(jìn)行。操作環(huán)境按照不同的存取速率分為不同類別，如高速存儲(chǔ)器(外存)、中速存儲(chǔ)器(磁盤和CD-ROM)、低速存儲(chǔ)器(磁帶)和輸入輸出設(shè)備(閱讀器、打印機(jī)、數(shù)據(jù)通信線)等。值得指出的是，計(jì)算機(jī)硬件的組織通常都具有不同的形式。本章介紹的只是其中的“Von Neumann 體系結(jié)構(gòu)”，當(dāng)然還有其他的體系結(jié)構(gòu)。

十一、計(jì)算機(jī)狀態(tài)

從靜態(tài)角度觀察一臺(tái)計(jì)算機(jī)，可以把它視為是由數(shù)據(jù)、操作和控制結(jié)構(gòu)等組成的一個(gè)完整的系統(tǒng)。因此對(duì)計(jì)算機(jī)的了解還應(yīng)包括對(duì)它的動(dòng)態(tài)行為，即程序執(zhí)行過(guò)程的了解。這個(gè)了解也就要包括其程序執(zhí)行前不同存儲(chǔ)器的內(nèi)容、所執(zhí)行的指令序列、程序執(zhí)行過(guò)程中數(shù)據(jù)內(nèi)容是如何被修改的及程序執(zhí)行的最后結(jié)果是什么等。

描述計(jì)算機(jī)動(dòng)態(tài)行為的一個(gè)簡(jiǎn)便方法是使用“計(jì)算機(jī)狀態(tài)”。將計(jì)算機(jī)上程序的執(zhí)行看成是計(jì)算機(jī)狀態(tài)的一個(gè)變化序列，每個(gè)狀態(tài)由程序執(zhí)行過(guò)程中某一時(shí)刻的內(nèi)存、寄存器和外部設(shè)備的內(nèi)容確定。這些存儲(chǔ)器的初始內(nèi)容定義了計(jì)算機(jī)的初始狀態(tài)，每一步程序的執(zhí)行都是通過(guò)修改存儲(chǔ)器的內(nèi)容將當(dāng)前的狀態(tài)轉(zhuǎn)換為一個(gè)新的狀態(tài)，該過(guò)程稱為狀態(tài)轉(zhuǎn)換。當(dāng)程序執(zhí)行結(jié)束后，最終狀態(tài)定義就是這些存儲(chǔ)器的內(nèi)容。程序的執(zhí)行可以看成是由計(jì)算機(jī)狀態(tài)序列的轉(zhuǎn)換，如果能預(yù)測(cè)狀態(tài)的轉(zhuǎn)換序列，就可以說(shuō)理解了計(jì)算機(jī)的動(dòng)態(tài)

行為。

第二章 CPU 的發(fā)展及相關(guān)產(chǎn)品技術(shù)

C P U(C e n t r a l P r o c e s s i n g U n i t)，即中央處理單元，也稱微處理器，是整個(gè)系統(tǒng)的核心，也是整個(gè)系統(tǒng)最高的執(zhí)行單位。它負(fù)責(zé)整個(gè)系統(tǒng)指令的執(zhí)行、數(shù)學(xué)與邏輯運(yùn)算、數(shù)據(jù)存儲(chǔ)、傳送以

及輸入輸出的控制。因?yàn)镃 PU 是決定電腦性能的核心部件，人們就以它來(lái)判定電腦的檔次，于是就

有了4 86、5 8 6(P e n t i u m)、P Ⅱ、P Ⅲ、P4 之分。C PU 既然關(guān)系著指令的執(zhí)行和數(shù)據(jù)的處理，當(dāng)然也關(guān)系著指令和數(shù)據(jù)處理速度的快慢，因而C PU 有不同的執(zhí)行功能，不同的處理速度。一般C PU的功能和處理速度，我們可以從它的型號(hào)和編號(hào)來(lái)判斷，如P e n t i um 系列是5 86 機(jī)種的C PU，型號(hào) 后的數(shù)字即為它的工作頻率(時(shí)鐘頻率)，單位是M Hz。

第二篇：硬件工程師培訓(xùn)教程(十一)

http://hao518.cctve.cn/

硬件工程師培訓(xùn)教程

（十一）第三節(jié) 主板芯片組綜述

一、主板與芯片組的關(guān)系

芯片組是主板的靈魂，決定了主板的性能和價(jià)格。主板上的芯片組又稱之為控制芯片組(Chipset)，與主板的關(guān)系就好像CPU 對(duì)于整機(jī)的關(guān)系一樣，提供了主板所需的完整核心邏輯。正如人的大腦分左腦和右腦，主板上的芯片組由北橋芯片和南橋芯片組成。其中北橋芯片負(fù)責(zé)管理L2 Cache、支持存的類型及最大容量、是否支持AGP 加速圖形接口及ECC 數(shù)據(jù)糾錯(cuò)等。對(duì)USB 接口、UDMA/33 EIDE 傳和ACPI(Advanced Configuration and Power Interface，高級(jí)電源管理)的支持以及是否包括KBC(鍵盤控制模塊)和RTC(實(shí)時(shí)時(shí)鐘模塊)則由南橋芯片決定。因此，芯片組的類型將直接影響主板甚至整 機(jī)的性能。

二、主流芯片組一覽

在386 和486 時(shí)代，生產(chǎn)主板芯片組的廠商很多，其中包括VIA、UMC(聯(lián)華)、SiS 和ALi 等。Pentium

處理器上市后，由于各芯片組制造廠商對(duì)其技術(shù)不熟悉，使得早期586 級(jí)主板對(duì)Pentium 處理器的支持 不盡人意。在這種情況下，Intel 公司開始自己研發(fā)主板芯片組，使其能夠更好地支持Pentium 系列處 理器。在Intel 公司正式加入芯片組競(jìng)爭(zhēng)的短短幾年中，很多專業(yè)芯片組廠商的市場(chǎng)份額大幅下降，甚 至轉(zhuǎn)行生產(chǎn)其他產(chǎn)品，Intel 芯片組的市場(chǎng)份額也一度達(dá)到了近90%。

1.Intel 芯片組

(1)Intel 430TX

Intel 430TX 是Intel 于幾年前推出的專門支持Pentium MMX 級(jí) CPU 的芯片組，針對(duì)MMX 技術(shù)進(jìn)行了優(yōu)化。同時(shí)該芯片組還支持AMD K6 和Cyrix M Ⅱ CPU。Intel 430TX 芯片組利用動(dòng)態(tài)電源管理結(jié)構(gòu)，長(zhǎng)了便攜式電腦的電池使用時(shí)間。430TX 芯片組支持APM(高級(jí)電 源管理)，可使電腦在不工作時(shí)自動(dòng)進(jìn)入休眠狀態(tài)，從而達(dá)到節(jié)能的 目的。430TX 芯片組能更好地支持SDRAM，對(duì)內(nèi)存的讀取時(shí)間也比此 前的VX 芯片組有所縮短。此外還支持UDMA/33 和USB 接口。

(2)Intel 440BX

Intel 440BX 芯片組可以算做一個(gè)奇跡，能夠在競(jìng)爭(zhēng)如此激烈、技術(shù)更新一日千里的IT 界特別是 芯片組領(lǐng)域存活這么長(zhǎng)時(shí)間的，目前還只有Intel 440BX 芯片組。440BX 芯片組由北橋82443BX 和南橋 82371EB(或2371AB)組成，支持雙CPU、100MHz 外頻、1024MB 內(nèi)存，并支持ECC 內(nèi)存校驗(yàn)。440ZX 芯片 Intel 440BX 芯片組 的北橋芯片82443BX 組是BX 芯片組的簡(jiǎn)化版，不支持雙CPU，只支持個(gè)DIMM 插槽、3 個(gè)PCI 插槽和1 個(gè)ISA 插槽，最 多支持512MB 內(nèi)存，且不提供ECC 校驗(yàn)功能。同時(shí)，440ZX 芯片組還細(xì)分出了82443ZX 和 82443ZX-66 兩種版本，后者不支持100MHz 前端總 線(FSB ——Front Side Bus)。時(shí)至今日，還有 許多主板廠商在改進(jìn)440BX 主板，比如增加UDMA/ 100 和RAID 功能，以滿足新的需要。不過(guò)隨著新 一代芯片組的推出，440BX 終將成為人們的回憶。

(3)Intel 440GX

Intel 440GX 芯片組是為了滿足服務(wù)器領(lǐng)域的需求而開發(fā)的 高檔芯片組，從這個(gè)意義上講，Intel 440GX 芯片組較之其他芯 片組而言具有更高的穩(wěn)定性。在性能方面，作為440BX 的超集，440GX 除了具有440BX 芯片組的全部特點(diǎn)外，主要增加了在100MHz 總線頻率下對(duì)Slot 2 接口的Xeon(至強(qiáng))處理器的支持，最多允 許4 顆CPU 以SMP(Symmetric Multi－Processing，對(duì)稱多處理)模式工作。440GX 芯片組也為南北橋結(jié)構(gòu)，北橋芯片為82443GX，南橋芯片依然使用82371EB。440GX 支持高達(dá)2GB 的SDRAM(單條 512MB)內(nèi)存，允許使用ECC，有更完善的AGP 2x 接口和USB 接口，并具有Modem 及網(wǎng)絡(luò)遙控喚醒功能，符合PC'97 能源管理規(guī)范。

http://hao518.cctve.cn/

(4)Intel 450NX

Intel 450NX 芯片組是專門為企 業(yè)級(jí)服務(wù)器量身制造的芯片組。由于 大多數(shù)服務(wù)器系統(tǒng)對(duì)圖形顯示沒有太 高要求，所以Intel 450NX 芯片組沒 有提供對(duì)AGP 的支持。Intel 450NX 芯片組使用了地址位序列改變(ABP)和高帶寬的四路交錯(cuò)技術(shù)，支持8GB 內(nèi)存，可提供4 個(gè)32 位PCI 接口和兩 個(gè)64 位PCI 接口(或兩個(gè)32 位PCI、一 個(gè)64 位PCI 接口)。

處理器總線接口的地址寬度為 36 位、數(shù)據(jù)寬度為64 位，工作頻率 為100MHz。用特別的群集控制器能同使用8 個(gè)Xeon 處理器。高性能的內(nèi) 存管理系統(tǒng)包括C2C 和ABP(Address Bit Permutiong)，它能提供充足的 帶寬(1GB/s)。450NX 由4 部分組成:

82451NX 內(nèi)存和I/O 橋控制器、82454NX PCI 增強(qiáng)橋、82452NX RAS/CAS 發(fā)生器和82453NX 多重路徑數(shù)據(jù)訪問(wèn)。450NX 芯片組也具有企 業(yè)級(jí)服務(wù)器必需的可靠性，它可在 3 個(gè)主要的數(shù)據(jù)傳輸接合點(diǎn)進(jìn)行檢查:MIOC 和系統(tǒng)總線有ECC 校驗(yàn)，總線控制器也有奇偶校驗(yàn);MIOC 和內(nèi)存子系統(tǒng)的ECC 校驗(yàn);MIO

C 和PCI 增強(qiáng)橋(即MIOC/PXB 增強(qiáng)總線和 PCI 總線之間)的奇偶校驗(yàn)。

(5)Intel 440EX

Intel 440EX 芯片組是Intel 當(dāng)初為賽揚(yáng)處理器特別開發(fā)的一款 芯片組，支持AGP。Intel 440EX 芯片組采用了傳統(tǒng)的南北橋芯片組 結(jié)構(gòu)，北橋芯片型號(hào)為82443EX，南橋芯片仍使用82371AB，外頻只 支持66MHz。與440BX 芯片組相比，Intel 440EX 芯片組除成本稍低 外，并無(wú)過(guò)人之處，目前已被淘汰。

(6)Intel i810 系列

Intel i810 芯片組是Intel 公司1999 年特別針對(duì)賽揚(yáng)處理器設(shè)計(jì) 的面向低端市場(chǎng)的主流芯片組，包括i810L、i810、i810-DC100 和i810E。Intel i810 芯片組在440EX 和440ZX 的基礎(chǔ)上做了一些改進(jìn)，同時(shí)不再 采用傳統(tǒng)的南、北橋架構(gòu)。

該芯片組由GMCH(Graphics & Memory Controller Hub，圖形與內(nèi)存控制中心)芯片——Intel 82810、ICH(Input/Out-put Controller Hub，輸入/輸出控制 中心)芯片——Intel 82801 和FWH(Firmware Hub，固件中心，與BIOS 類似)芯片 ——Intel 82802 組成。i810 集成了i752 圖形加速芯片，同 時(shí)針對(duì)66MHz 與100MHz 系統(tǒng)總線頻率、PC100 SDRAM 使用的同步或異步 主內(nèi)存接口等作了適當(dāng)優(yōu)化。由于采用了Hub-Link 架構(gòu)，GMCH 芯片和 ICH 芯片間的帶寬達(dá)到了256MB/s，IDE 設(shè)備、USB 設(shè)備和AC'97 聲卡直 接連在ICH 芯片上，大大提高這些設(shè)備 和CPU 交換數(shù)據(jù)的速度。傳統(tǒng)的PCI 總線也接到ICH 芯片上，仍為 133MHz，用來(lái)插一些功能卡，如網(wǎng)卡等。總之，i810 的性價(jià)比不錯(cuò)，比較適合普通的商業(yè)及家庭用戶。但最值得關(guān)注的是它所采用的全新 架構(gòu)。

i810-DC100 支持100MHz 前端總線頻率(CPU 到GMCH)和4MB 外置顯 存，最大內(nèi)存容量由i810 的256MB 增加到512MB。i810E 則是在i810-DC100 的基礎(chǔ)上發(fā)展而來(lái)，支持133MHz 前端總線頻率，可支持的PCI 插槽數(shù)增加到 6 根。而從i810E 的基礎(chǔ)上發(fā)展起來(lái)的i810E2 則支持P Ⅲ和新賽楊處理器，由于采用了ICH2 芯片，可以支持UDMA/100。

i810 系列芯片組性能對(duì)比表

(7)Intel i820

i820 芯片組由82820(MCH)、82801AA(ICH)和82802AB(FWH)組成。由此可見，它和i810E 的最大不 同就在MCH 芯片上。82820 提供了133MHz 內(nèi)存總線頻率，使內(nèi)存和CPU 工作在相同的頻率下。i820 支 持oppermine 處理器、AGP 4x、Ultra DMA/66 傳輸模式、AC'97 規(guī)范、兩個(gè)USB 接口、6 個(gè)PCI 插槽，再配合Rambus DRAM，其帶寬由SDRAM 的528MB/s 提升到1.2GB ～1.6GB/s，系統(tǒng)性能大幅提升。i820 芯片組支持標(biāo)準(zhǔn)的PC133 規(guī)范、AGP 4x、Ultra DMA/66，并采用同i810 相同的加速Hub 架構(gòu)，但未集成圖形顯示芯片，所以GMCH 芯片就成了MCH 芯片，MCH 到ICH 間的帶寬依然為256MB/s。i820 最 大的特點(diǎn)是支持Rambus DRAM(Direct RDRAM)內(nèi)存，其內(nèi)存頻率高達(dá)300 ～400MHz，帶寬可達(dá)1.6GB/s。由于Rambus DRAM 內(nèi)存價(jià)格昂貴，Intel 為了加快i820 進(jìn)入市場(chǎng)的速度，在i820 主板上增加了一個(gè)新 芯片，這就是MTH(內(nèi)存轉(zhuǎn)接橋)芯片，以支持在i820 主板上使用普通SDRAM。但由于SDRAM 的帶寬和Rambus

DRAM 相差甚遠(yuǎn)，i820 的性能不能充分發(fā)揮，后來(lái)又發(fā)現(xiàn)MTH 芯片有Bug，導(dǎo)致Intel 回收所有帶MTH 芯 片的i820 主板。

(8)i820E

作為820 芯片組的增強(qiáng)版本，i820E 重新確定了自己面向商業(yè)和e-Home 市場(chǎng)的定位，主要針對(duì)于高端用戶的需求。與其上一代相比，i820E 芯片組最大的改變就是把ICH 升級(jí)為新的82801BA 控制芯片(ICH2)。i820E 支持100/133MHz 外頻雙處理器，支持最高2GB 的PC600、PC700 和PC800 的Direct RDRAM，內(nèi)存帶寬最高可達(dá)1.6GB/s，比100MHz SDRAM 的峰值速度快兩倍。i820 還支持STR(Suspend To RAM，內(nèi)存喚

醒)、UDMA/100、省電模式、AGP 4x 和CNR 接口。82801BA ICH2 采用324 針BGA(Ball Grid Array，球狀矩陣排列)封裝，包括兩個(gè)USB 控制器、6 聲道、完全環(huán)繞聲AC'97 音頻、全面整 合的LAN(Local Area Network，局域網(wǎng))功能，此外還支持1Mbps Home PNA、10/100Mbps LAN 和管理10/100Mbps LAN。ICH2 的輸入信號(hào)INTRUDER#可在系統(tǒng)文件被打開時(shí)自 動(dòng)執(zhí)行，并激活SMI#或TCO 中斷，在沒有操作或懸掛的情況下，能夠發(fā)現(xiàn)軟件故障或系統(tǒng)入侵，然后 發(fā)出AlertCLK 和AlertData 信號(hào)，通知網(wǎng)絡(luò)管理器進(jìn)入戒備狀態(tài)。

(9)i815/i815E

i815 芯片組(代號(hào)Solano)是Intel 公司第一款全面支 持PC133 SDRAM 的芯片組，其GMCH 芯片為82815，ICH 芯 片為82801AA，F(xiàn)WH 芯片為82802AB。i815 支持133MHz 前 端總線頻率，即整合了i752 顯卡，又支持外接AGP 4x 顯 卡，同時(shí)支持UDMA/66。

盡管許多廠家充分挖掘Intel BX 芯片組的潛力，開 發(fā)支持UDMA/66 和133MHz FSB 的主板，但由于芯片規(guī)格 的問(wèn)題，如芯片只是針對(duì)100MHz FSB 設(shè)計(jì)，導(dǎo)致在133MHz FSB 下，所支持的內(nèi)存從1GB 降到768MB，而且440BX 不支

持AGP 4x 等高級(jí)性能，所以在和VIA 的694X 等新款芯片組競(jìng)爭(zhēng)時(shí)，已沒有多少優(yōu)勢(shì)可言。而i820 又一時(shí)得不到承認(rèn)，所以Intel 推出了i815 芯片組，作為440BX 的替代產(chǎn)品。在i815 之后，Intel 又發(fā)布了i815E 芯片組，采用了與i820E 相同的ICH2 芯片，相對(duì)于i815 所用 的ICH 增加了對(duì)UDMA/100 的支持，USB 接口的數(shù)據(jù)傳輸速度從12Mbit/s 增加到24Mbit/s 并支持CNR 接 口。i815/i815E 芯片組既支持eleron 系列處理器，也支持P Ⅲ Coppermine 處理器。

(10)Intel 815EP

Intel 成功地推出了i815 和i815E 芯片組后，由于其自帶i752 顯卡的3D 效果遠(yuǎn)低于目前的主流顯 卡，Intel 又推出了不帶顯示功能的i815EP 芯片組。由于去掉了整合的顯卡，所以成本得以降低。在 功能方面，除了不帶顯卡外，其他均同i815E。由于MCH 芯片的晶體管數(shù)量減少，有利于提高其成品率，減少芯片內(nèi)部的出錯(cuò)概率。另外，部分廠家還根據(jù)芯片組的特點(diǎn)開發(fā)了附加功能，如技嘉的SCR(智能 卡閱讀器接頭)。

(11)i815G 和i815EG

i815G 芯片組在截稿時(shí)仍然沒有發(fā)布，但預(yù)計(jì)應(yīng)該在2001 年3 季度問(wèn)世。它似乎是為了取代i810系列而設(shè)計(jì)，過(guò)去也被稱為i815 Stepping B。i815G 支持最新的Tualatin 處理器和PC133 SDRAM，這兩個(gè) 特性都是i810E2 所沒有的。同時(shí)它也整合了i752 顯卡，提供AGP 插槽。其ICH 提供了對(duì)UDMA/66、兩個(gè)USB 端

口和整合的AC?7 聲卡的支持。

i815EG 芯片組問(wèn)世的時(shí)間很可能與i815G 接近，同 樣的是i815 Stepping B 版。但它的輸入輸出控制芯 片采用的是ICH2，支持UDMA/100、雙USB 端口等。CNR 插槽替代了過(guò)去ICH 中支持的AMR 插槽。雖然這之前我們已經(jīng)看到了許多標(biāo)記i815 Step-ping B 的測(cè)試主板面世，而且它們都帶有AGP 插槽，但也許未來(lái)還會(huì)有不配備AGP 插槽的版本，它會(huì) 用來(lái)代替i810。由于Intel 在芯片組方面的工作重點(diǎn)已經(jīng)全面轉(zhuǎn)移到支撐P4 的i845 和i850 上，目前 有關(guān)i815G 和i815EG 的消息很少，估計(jì)到發(fā)布時(shí)也不會(huì)看到鋪天蓋地的宣傳攻勢(shì)。它們不是主力產(chǎn)品，只是Intel 低端政策的延續(xù)

第三篇：硬件工程師培訓(xùn)教程（七）

中國(guó)電腦救援中心

硬件工程師培訓(xùn)教程

（七）第六節(jié) 新款CPU 介紹

一、I ntel 公司的新款C P U.P Ⅲ C o p p e r m i n e(銅礦)處理器

2000 年最惹人注目的莫過(guò)于Intel 公司采用0.18 微米工藝生產(chǎn)的P Ⅲ Coppermine 處理器了。盡 管Intel 公司早在1 9 99 年10 月25 日便發(fā)布了這款代號(hào)為Coppermine 的Pentium Ⅲ處理器，但其真 正的普及是在2 0 00 年。

雖然取名為“銅礦”，C o p p e r m i ne 處理器并沒有采用新的銅芯片技術(shù)制造。從外形上分析，采用0.18 μm 工藝制造的Coppermine 芯片的內(nèi)核尺寸進(jìn)一步縮小，雖然內(nèi)部集成了256KB 的全速On-D i e L 2 C a c he，內(nèi)建2 8 10 萬(wàn)個(gè)晶體管，但其尺寸卻只有1 0 6 mm 2。從類型上分析，新一代的 C o p p e r m i ne 處理器可以分為E 和EB 兩個(gè)系列。E 系列的C o p p e r m i ne 處理器采用了0.18 μm 工藝制 造，同時(shí)應(yīng)用了I n t el 公司新一代O n-D ie 全速2 5 6 K B L 2 C a c h e;而EB 系列的C o p p e r m i ne 不僅集合 了0.18 μm 制造工藝、O n-D ie 全速2 5 6 K B L 2 C a c he，同時(shí)還具有1 3 3 M Hz 的外頻速率。

從技術(shù)的角度分析，新一代C o p p e r m i ne 處理器具有兩大特點(diǎn):一是封裝形式的變化。除了部分 產(chǎn)品采用S E C C2 封裝之外，I n t el 也推出了F C-P GA 封裝及筆記本使用的MicroPGA 和B GA 封裝；

二 是制造工藝的變化。C o p p e r m i ne 處理器全部采用了0.18 μm 制造工藝，其核心工作電壓降到了

1.6 5 V(S E C C 2)和1.6 V(F C-P G A)，與傳統(tǒng)的P Ⅲ相比大大降低了電能的消耗和發(fā)熱量。

P Ⅲ C o p p e r m i ne 的整體性能與傳統(tǒng)的P Ⅲ相比有了較大幅度的提高。作為新一代處理器，Coppermine 強(qiáng)勁的高速On-Die L2 Cache 值得稱道，而且P Ⅲ Coppermine 的可超頻性也是非常出色 的。.P Ⅲ C o p p e r m i n e-T 和T u a l a t in

2001 年末，P Ⅲ Coppermine 會(huì)進(jìn)一步改進(jìn)制造工藝采用0.13 微 米制造，新版本T u a l a t in 也即將問(wèn)世。其核心技術(shù)大致如下：最 初時(shí)鐘頻率應(yīng)該是1.1 3 /1.2 6 G Hz；內(nèi)核集成512KB 二級(jí)緩存；采用 新的總線結(jié)構(gòu)；封裝結(jié)構(gòu)上采用F C P G A2 替換F C P GA。

我們注意到Tualatin 在電壓和總線規(guī)格上和過(guò)去的P Ⅲ處理器有 了不同，因此未來(lái)似乎應(yīng)該有全新的平臺(tái)來(lái)支持P Ⅲ處理器。當(dāng)前 只有一款芯片組宣布支持Tualatin，它就是A l m a d or 或者被稱之為 i 8 30。而P Ⅲ Coppermine-T 內(nèi)核則可能是過(guò)渡產(chǎn)品，它既能運(yùn)行于當(dāng)前 的i815、694X 等產(chǎn)品，相信也能在A l m a d or平臺(tái)上使用。從時(shí)間表上看這兩款處理器都在2 0 01 年三季度發(fā)布。但由于Intel Pentium 4 戰(zhàn)略的延展，也許它們會(huì)悄無(wú) 聲息地來(lái)臨，甚至縮減至一款。.C e l e r o n Ⅱ處理器

為了進(jìn)一步擴(kuò)大在低端市場(chǎng)的占領(lǐng)份額，2 0 00 年3 月 Intel 終于發(fā)布了其代號(hào)為“C o p p e r m i n e 1 28 ”的新一代的 Celeron 處理器——Celeron Ⅱ(Intel 仍稱其為Celeron，但 為了和前面的C e l e r on 區(qū)分，我們暫且這樣稱呼)。C e l e r on Ⅱ與老Celeron 最顯著的區(qū)別在于采用了與P Ⅲ Coppermine 相同的核心及同樣的FC-PGA 封裝方式，同時(shí)支持S SE 多媒體 擴(kuò)展指令集。

從技術(shù)角度分析，C e l e r o n Ⅱ與P Ⅲ C o p p e r m i ne 有著 諸多明顯的區(qū)別:一是Celeron Ⅱ的L2 Cache 容量只是P ⅢC o p p e r m i ne 處理器的一半，并且縮減P Ⅲ C o p p e r m i ne 的8 路緩存通道為4 路，延遲時(shí)間也由P Ⅲ Coppermine 的0 變成了2。由此不難看出，相同主頻的Celeron Ⅱ在性能方面比P Ⅲ Coppermine 要 差很多;二是功耗方面。C e l e r o n Ⅱ的核心電壓只有1.5 V(最新款有1.7 V)，而P Ⅲ C o p p e r m i ne 的 核心電壓為1.65V，功耗相對(duì)較低;三是外頻方面。Celeron Ⅱ出人意料地沿用了古老的66MHz 外頻，面對(duì)低端市場(chǎng)早已使用100MHz 外頻的AMD K6-2，Intel 此舉除了商業(yè)行為的理由外恐怕無(wú)法解釋。而66MHz 外 頻的Celeron Ⅱ與100MHz 外頻的P Ⅲ Coppermine 相比，也就注定了其要在性能方面犧牲更多。C e l e r on 系列向 來(lái)有著如奔騰系列一樣優(yōu)秀的浮點(diǎn)運(yùn)算性能，C e l e r on Ⅱ集成的全速緩

中國(guó)電腦救援中心

存使得其整數(shù)性能也得以大幅度提高。但是，糟糕的66MHz 外頻可能會(huì)是Celeron Ⅱ最終不敵 A MD 同型產(chǎn)品的致命之處，不過(guò)如果將其與老C e l e r on 放在一起，其實(shí)還是我們要求太高了。與C o p p e r m i ne 同樣的FC-PGA 封裝方式必定會(huì)使Celeron Ⅱ的兼容性有 所提高。正是由于高性能的二級(jí)緩存和低功耗，C e l e r o n Ⅱ同樣也具有良好的超頻性能。.P e n t i u m 4 處理器

美國(guó)東部時(shí)間2 0 00 年6 月28 日，I n t el 公司正式宣布將該公司開發(fā)的下一代微處理器命名為

Pentium4。新一代的P e n t i u m 4 處理器即原先研發(fā)代號(hào)為W i l l a m e t te 的W i l ly 芯片，是I n t el 公 司繼C o p p e r m i ne 處理器之后推出的面向普通用戶的主流產(chǎn)品。0 00 年11 月20 日，I n t el 公司正式發(fā)布P e n t i u m 4 處理器。該處理器采用了不同于P6 總線的 全新N e t B u r st 架構(gòu)，其管線長(zhǎng)度是P6 架構(gòu)的兩倍，達(dá)到了20 級(jí)。這將使P e n t i u m 4 達(dá)到更高時(shí)鐘 頻率?，F(xiàn)在的P e n t i u m Ⅲ處理器由于管線長(zhǎng)度的限制，最高時(shí)鐘頻率在1.2GHz 左右，P e n t i u m Ⅲ1.1 3 G Hz 處理器出現(xiàn)的問(wèn)題就是最好的證明。不過(guò)，管 線長(zhǎng)度的加長(zhǎng)，也意味著entium 4 每一個(gè)時(shí)鐘周期執(zhí) 行的指令要比P e n t i u m Ⅲ少，這就是為什么在相同的 速度下，P e n t i u m Ⅲ或Athlon 處理器的性能看起來(lái)要 比P e n t i u m 4 處理器更強(qiáng)一些的原因。不過(guò)，隨著 P e n t i u m 4 速度的提升，這一現(xiàn)象會(huì)逐漸消失。

Pentium 4 處理器采用新的系統(tǒng)總線代替了原有的 GTL+總線，總線速度達(dá)到400MHz。最初版本的核心頻 率為1.4 G Hz 和1.5GHz，內(nèi)部集成了8 KB 一級(jí)數(shù)據(jù)緩存 和2 5 6 KB 同速二級(jí)緩存(I n t el 稱之為L(zhǎng)2 超級(jí)傳輸緩 存)，帶寬大于44.8GB/s，大大超過(guò)Pentium Ⅲ 1GHz 處理器的1 6 G B /s。初期的P e n t i u m 4 采用0.18 μm 工藝制造，包含4 2 00 萬(wàn)個(gè)晶體管，芯片面積為2 1 7 mm 2，核心電壓為1.7V，目前采用S o c k e t 4 23 接 口，此外I n t el 還推出了一款S o c k e t 4 78 接口的P e n t i u m 4，這才是最終版本。P e n t i u m 4 的算術(shù) 邏輯單元(A L U)以核心頻率的兩倍運(yùn)行。此外，P e n t i u m 4 還包含1 44 條重新設(shè)計(jì)過(guò)的S S E2 指令。Intel 預(yù)計(jì)P e n t i u m 4 將于2001 年下半年占其C PU總產(chǎn)量的一半，并采用0.13 μm 銅工藝制造。Pentium 4 的架構(gòu)被I n t el 稱之為N e t B u r st。其中最容易被關(guān)注到的變化就是它的新系統(tǒng)總線。

雖然真實(shí)時(shí)鐘頻率只有100MHz，位寬還是64 位，但由于利用了與APG 4x 相同的工作原理，它的速 度實(shí)際相當(dāng)于4 0 0 M Hz 是傳統(tǒng)P6 總線的四倍，可傳輸高達(dá)3.2GB/s。明顯超過(guò)AMD Thunderbird 處理器266MHz(133MHz ×2)2.1GB/s 的數(shù)據(jù)傳輸率。

Pentium 4 的二級(jí)緩存與Pentium Ⅲ的二級(jí)緩存大小相同，都是256KB 并皆為8 路聯(lián)合方式運(yùn)作。但Pentium 4 的二級(jí)緩存每線為128 字節(jié)，并分成2 個(gè)等量的64 字節(jié)。當(dāng)它從系統(tǒng)(無(wú)論是內(nèi)存、AGP 顯卡或是P CI 等)取出數(shù)據(jù)時(shí)，都是以64 字節(jié)為單位，這樣一來(lái)確保批量傳輸?shù)淖畲笮阅堋?/p>

一級(jí)緩存方面，P e n t i u m 4 僅有8 KB 的一級(jí)數(shù)據(jù)緩存，沒有指令緩存，這樣便于降低一級(jí)的延遲，采用4 路聯(lián)合方式，并使用64 字節(jié)的緩存管道。雙端口結(jié)構(gòu)使得能在一個(gè)時(shí)鐘內(nèi)，一個(gè)讀取 而另一個(gè)寫回的方式來(lái)同時(shí)運(yùn)作。過(guò)去在P e n t i u m Ⅲ或A t h l on 處理器中，都有一級(jí)指令緩存。代 碼會(huì)先被放入此塊緩存中，直到要真正被處理單元執(zhí)行時(shí)才會(huì)取出。糟糕的是某些x 86 指令非常復(fù) 雜，因此解碼過(guò)程可能會(huì)阻塞整個(gè)執(zhí)行管道，同時(shí)這些指令中的部分重復(fù)頻率很高，常常剛解碼一 次后又需要再次解碼。基本上講，P e n t i u m 4 的執(zhí)行追蹤緩存就是在解碼器底下的的一級(jí)指令緩存，如果緩存里存放有已經(jīng)解碼過(guò)的復(fù)雜指令，下一次它進(jìn)入流水線時(shí)就不需要再解碼，而只直接提取 微指令即可。

另外Pentium 4 新加有硬件預(yù)取的機(jī)制。這塊新的處理單元可辨認(rèn)Pentium 4 核心執(zhí)行軟件的數(shù) 據(jù)存取樣本，并依此猜測(cè)下次會(huì)被處理的數(shù)據(jù)，然后將這些數(shù)據(jù)預(yù)先載入緩存中。在應(yīng)用大量的有 規(guī)則數(shù)據(jù)情況下比如矩陣，P e n t i u m 4 的硬件預(yù)取功能將大幅加速執(zhí)行效能。

還有Pentium 4 最有名的特性之一就是該處理器具有非常長(zhǎng)的流水線工位。Pentium Ⅲ的流水線 工位有10 個(gè)，A t h l on 為11 個(gè)，而P e n t i u m 4 不少于20 個(gè)。如此多的工位數(shù)量保證了每個(gè)工位執(zhí)行的任務(wù)足夠簡(jiǎn)單，很顯然Pentuim4 已經(jīng)做好了足夠的準(zhǔn)備向更高的GHz 頻率進(jìn)軍，這顯然是Pentium Ⅲ和Athlon 所不具備的，也是他們注定無(wú)法在更高頻率上和P e n t i u m 4 抗衡的致命傷。

Pentium 4 的流水線能保留多達(dá)126 個(gè)將要被執(zhí)行指令，其中最多可包含48 個(gè)載入及24 個(gè)存儲(chǔ)運(yùn) 算。而追蹤緩存分支預(yù)測(cè)單元，就是用來(lái)確保清空整個(gè)管道內(nèi)容的情況不會(huì)經(jīng)常發(fā)生的。I n t el 聲稱 用了這個(gè)單元后，可減少P e n t i u m Ⅲ 3 3%的預(yù)測(cè)失敗。但一旦發(fā)生預(yù)測(cè)失敗，所帶來(lái)的損失也相 當(dāng)驚人。

其余的新特性包括兩組雙速ALU 及AGU。因?yàn)樗?們可以每半時(shí)鐘內(nèi)處理一個(gè)微指令，因此四個(gè)中的 每一個(gè)時(shí)鐘皆為處理器時(shí)鐘的兩倍?？焖賵?zhí)行引擎 無(wú)法處理的指令，將被送到唯一的S l o w A LU 處處 理。不過(guò)好在程序指令絕大部分都是一些簡(jiǎn)單的指 令。加入流式單指令多數(shù)據(jù)擴(kuò)展技術(shù)的第二版棗 SSE2。這一次新開發(fā)的SIMD 指令了包括浮點(diǎn)S I MD 指令、整形S I MD 指令、S I MD 浮點(diǎn)和整形數(shù)據(jù)之間 轉(zhuǎn)換以及數(shù)據(jù)在XMM 寄存器和MMX 寄存器中轉(zhuǎn)換等幾 大部分。其中重要的改進(jìn)包括引入新的數(shù)據(jù)格式，比如128 位SIMD 整數(shù)運(yùn)算和64 位雙精度浮點(diǎn)運(yùn)算等 等。為了更好的利用C a c he，P4 還另外增加了幾條 操作緩存的指令，允許程序員控制已經(jīng)緩存過(guò)的數(shù) 據(jù)。由于SSE2 更多是在架構(gòu)內(nèi)部的加強(qiáng)和優(yōu)化，其 最大好處是并不需要因此而開發(fā)全新的操作系統(tǒng)，只要稍微打個(gè)補(bǔ)丁之類，就能享受到SSE2 帶來(lái)的好 處。

Intel 公司于2001 年8 月底發(fā)布的1.9 和2.0GHz 的Pentium 4 仍然采用0.18 微米的Willamette 內(nèi) 核。我們?cè)?jīng)很希望看到此次發(fā)表的S o c k e t 4 78 接口P e n t i u m 4 采用代號(hào)為N o r t h w o od 的新核心。不過(guò)，I n t el 可能在0.13 微米制程上碰到了一些麻煩。.I t a n i um 處理器

大多數(shù)熟悉計(jì)算機(jī)的愛好者一定都聽過(guò)M e r c ed 這個(gè)名字，現(xiàn)在I n t el 已經(jīng)正式把它命名為 Itanium。這將是Intel 第一款執(zhí)行IA-64 指令的微處理器。它采用了EPIC(Explicitly Parallel In-

s t r u c t i o n C o de，顯性并行指令計(jì)算)技術(shù)，可實(shí)現(xiàn)每時(shí)鐘周期高達(dá)20 次運(yùn)算。I t a n i um 有128 個(gè) 整數(shù)和多媒體寄存器，1 28 個(gè)82 位浮點(diǎn)寄存器，64 個(gè)論斷寄存器，8 個(gè)分支寄存器。這么多的寄 存器允許Intel 整合動(dòng)態(tài)寄存器堆棧引擎，這將大大提高處理能力。第一代IA-64 的處理器通過(guò)它們 的浮點(diǎn)單元可每秒執(zhí)行60 億次浮點(diǎn)操作。

(1)Itanium 的主要物理參數(shù)

· 該處理器具有3 級(jí)高速緩存，包括2 MB 或4 MB 三級(jí)高速緩存、9 6 KB 二級(jí)高速緩存和3 2 KB 一級(jí)

高速緩存，縮短了內(nèi)存等待時(shí)間。

· 首批產(chǎn)品采用733MHz 和800MHz 主頻。

· 2 2 6 6 M Hz 數(shù)據(jù)總線，以2.1 G B /s 帶寬支持快速系統(tǒng)總線處理。

· “機(jī)器檢查體系結(jié)構(gòu)”(M C A)、完善的錯(cuò)誤記錄、高速緩存和系統(tǒng)總線糾錯(cuò)碼(E C C)設(shè)計(jì)提供 了先進(jìn)的錯(cuò)誤檢測(cè)、糾正和處理能力。

· 64 位數(shù)據(jù)總線(以及8 位E C C)。

· 3 英寸×5 英寸插盒，包括安騰處理器和高達(dá)4 MB 的盒上3 級(jí)高速緩存。

· 專用的邊緣電源接頭為處理器和高速緩存設(shè)備提供單獨(dú)電壓，從而提高信號(hào)的完整性。

· 硬件內(nèi)建I A-32 指令二進(jìn)制兼容性。

· C C PU 中晶體管數(shù)量為2 5 00 萬(wàn)個(gè)，高速緩存中有3 億個(gè)。

(2)Itanium 的主要性能指標(biāo)

· 一體化的2 MB 或4 MB 盒上三級(jí)高速緩存。以處理器主頻全速運(yùn)行，采用4 路成組相聯(lián)設(shè)計(jì)和 64 字節(jié)高速緩存線。采用全面的流水線和優(yōu)化設(shè)計(jì)，使用1 28 位寬高速緩存總線以12.8GB/s 帶寬實(shí) 現(xiàn)快速數(shù)據(jù)訪問(wèn)。

· 一體化的9 6 KB 二級(jí)高速緩存，6 路成組相聯(lián)結(jié)構(gòu)，采用全面的流水線設(shè)計(jì)和64 位高速緩存 線?！?一級(jí)高速緩存為3 2 KB，數(shù)據(jù)高速緩存與指令高速緩存分開(1 6 KB 數(shù)據(jù)/1 6 KB 指令)。4 路成組

相聯(lián)結(jié)構(gòu)，采用全面的流水線設(shè)計(jì)和32 字節(jié)高速緩存線。

· 高度并行的流水線硬件，10 級(jí)流水線。

· 兩個(gè)整數(shù)單元和兩個(gè)內(nèi)存單元，每時(shí)鐘周期能夠執(zhí)行4 條A LU 指令。

· 浮點(diǎn)(FP)計(jì)算單元包含兩個(gè)以82 位運(yùn)算數(shù)運(yùn)行的FMAC(浮點(diǎn)相乘累積)單元。每個(gè)FMAC 單元每 時(shí)鐘周期能夠執(zhí)行兩次浮點(diǎn)運(yùn)算，支持單精度、雙精度和擴(kuò)展雙精度。

· 兩個(gè)額外的FP 多媒體單元，每個(gè)單元能夠執(zhí)行兩條單精度FP 運(yùn)算。與常規(guī)的F M AC 相結(jié)合，每時(shí)鐘周期能夠執(zhí)行8 次單精度FP 運(yùn)算，最高結(jié)果可達(dá)6.4 G F L O PS。

· 44 位物理內(nèi)存尋址能力。

· 集成的系統(tǒng)管理特性，提供溫度監(jiān)測(cè)和插盒識(shí)別信息。

· 先進(jìn)的載入地址表(A L A T)，包括32 個(gè)條目，采用2 路成組相聯(lián)高速緩存設(shè)計(jì)，支持推測(cè)執(zhí) 行，最小的內(nèi)存等待時(shí)間和更高性能。

· 兩層數(shù)據(jù)轉(zhuǎn)換后備緩沖器(D T L B)——在D T L B 1(全部相關(guān)聯(lián))中有32 個(gè)條目；在DTLB2 中有96 個(gè)條目。另外，系統(tǒng)軟件(O S)可以單獨(dú)使用48 個(gè)轉(zhuǎn)換寄存器(T R)，存儲(chǔ)關(guān)鍵的虛擬到物理地址轉(zhuǎn) 換。

· 指令轉(zhuǎn)換后備緩沖器(I T L B)包含64 個(gè)條目，并且相互之間完全相關(guān)。

· “顯性并行指令集計(jì)算”(E P I C)技術(shù)，通過(guò)最大限度地發(fā)揮硬件和軟件的協(xié)同作用，提高了 指令級(jí)并行運(yùn)算能力。Itanium 體系結(jié)構(gòu)為編譯器提供了多種機(jī)制，用于與處理器交流編譯器時(shí)間信 息，如分支和高速緩存提示。此外，這種體系結(jié)構(gòu)使編譯代碼能夠通過(guò)創(chuàng)新的指令格式來(lái)更有效地 管理處理器硬件。這些交流機(jī)制能夠最大限度地減少分支損耗，減少高速緩存未命中的次數(shù)，同時(shí) 實(shí)現(xiàn)更強(qiáng)的并行運(yùn)算能力，而這一點(diǎn)要比代碼中固有的并行運(yùn)算能力顯著得多。

· 推測(cè):使編譯器在進(jìn)行分支和存儲(chǔ)之前提前安排載入指令，以縮短內(nèi)存等待時(shí)間，進(jìn)而實(shí)現(xiàn) 更高性能。

· 預(yù)測(cè):通過(guò)消除分支和分支預(yù)測(cè)錯(cuò)誤造成的相關(guān)損耗來(lái)提高性能。

· 并行運(yùn)算:使編譯器能夠?yàn)樘幚砥魈峁└嘈畔ⅲ_保處理器能夠持續(xù)并行執(zhí)行多項(xiàng)運(yùn)算，進(jìn) 而提供更高的性能和可擴(kuò)展性。

· 寄存器堆棧:利用由寄存器堆棧引擎(RSE)管理的靈活的整數(shù) 寄存器模型來(lái)減少呼叫/返回程序開銷?！?寄存器循環(huán):在硬件中自動(dòng)為寄存器重命名，以提高軟件循環(huán)性能，不需要滿足傳統(tǒng)方式中的額外要求。

· 分支/存儲(chǔ)提示:提高分支預(yù)測(cè)率并縮短內(nèi)存等待時(shí)間。

· SIMD 指令集:通過(guò)使每條指令在多個(gè)整數(shù)運(yùn)算數(shù)或浮點(diǎn)運(yùn)算 數(shù)上執(zhí)行而顯著地提高了多媒體應(yīng)用的性能。

· 海量寄存器資源:1 28 個(gè)整數(shù)寄存器，1 28 個(gè)浮點(diǎn)寄存器，8個(gè)分支寄存器和64 個(gè)分支預(yù)測(cè)寄存器?！?增強(qiáng)的延遲事務(wù)處理能力，提高總線效率。

· 增強(qiáng)版低電壓AGTL+(AdvancedGunningTransceiverLogic)信 號(hào)技術(shù)。

當(dāng)然，這款全新的CPU 也有缺點(diǎn)，由于它對(duì)I A-64 的關(guān)注，使得它在當(dāng)前的I A-32 架構(gòu)上表現(xiàn) 欠佳。我們不知道市場(chǎng)對(duì)這種拋棄過(guò)去來(lái)?yè)Q取性能的做法到底能承受到什么程度？但一開始，支持 它的軟件一定很少，而且售價(jià)昂貴，主流市場(chǎng)不可能有它的容身之處，只有高端工作站和服務(wù)器市 場(chǎng)才是它適合待的地方。

第四篇：硬件工程師培訓(xùn)教程（八）

中國(guó)電腦救援中心

硬件工程師培訓(xùn)教程

（八）二、AM D 公司的新款C P U.D u r on 處理器

D u r on 的研發(fā)代號(hào)為S p i t f i r e(烈火)，其中文名字叫鉆龍。D u r on 一詞源于拉丁語(yǔ)“durare ”，意思是“長(zhǎng)久”，再加上后綴“-on ”，顯然A MD 選擇 Duron 作為處理器的名字是因?yàn)橄Ｍ転橛脩舻耐顿Y價(jià)值 延長(zhǎng)壽命。當(dāng)Athlon 終于在高端C PU 領(lǐng)域把I n t el 重重打 了一拳后，2000 年4 月27 日，AMD 宣布正式推出D u r on 作 為其新款廉價(jià)處理器的商標(biāo)，并以此準(zhǔn)備在低端市場(chǎng)向 I n t el 發(fā)起更大的沖擊。

Duron 處理器采用了ThunderBird(雷鳥)處理器的核心，0.18 μm 鋁工藝制造，集成有全速的1 2 8 KB 一級(jí)緩存，采 用Socket A 架構(gòu)并支持200MHz 的前端總線頻率，具有增強(qiáng) 了的3DNow!多媒體技術(shù)。Duron 處理器的晶體管數(shù)目為2500萬(wàn)個(gè)，工作電壓和電流分別為1.6 5V 和2 5A。總功耗為 4 1W，是

C e l e r o n Ⅱ 600MHz 處理器的兩倍多，因此發(fā) 熱量較大。正式上市的D u r on 起始主頻為600MHz。目前 已經(jīng)發(fā)布了6 0 0 M Hz、6 5 0 M Hz、7 0 0 M Hz 和8 0 0 M Hz 等幾種 型號(hào)，稍后還會(huì)有更高主頻的型號(hào)上市。由于D u r on 全 部采用A M D T h u n d e r B i r d(雷鳥)處理器的核心，因此具 有全面優(yōu)于K6 系列的卓越性能，能耗較之原來(lái)的K6 系列 大幅降低，三通道的浮點(diǎn)運(yùn)算處理能力使一直讓A MD 倍 感頭痛的浮點(diǎn)運(yùn)算問(wèn)題得以解決。

從技術(shù)角度分析，A M D D u r on 處理器與I n t elC e l e r o n Ⅱ處理器有許多類似之處，但也有著極大的不同。相同的是，這兩款低價(jià)位的處理器都針 對(duì)于需要廉價(jià)電腦的商業(yè)和家庭用戶，而且技術(shù)應(yīng)用也十分相似，都是采用0.18 μm 的制造工藝，將全速L2 Cache 集成在Die(CPU 內(nèi)核)中。不同的是，Duron 處理器的L2 Cache 為64KB，而Celeron Ⅱ則為128KB。Duron 處理器采用的是ThunderBird(雷鳥)處理器的核心，其L1 Cache 為1 2 8 KB，外 頻為100MHz，而Celeron Ⅱ采用的是Coppermine 核心，而且其L1 Cache 為3 2 KB，外頻僅為66MHz。

眾所周知，CPU 的二級(jí)緩存和內(nèi)存之間的數(shù)據(jù)傳輸率始終是系統(tǒng)運(yùn)行的瓶頸所在。Duron 內(nèi)置的128KB 一級(jí)緩存從數(shù)量上已經(jīng)是Celeron Ⅱ的4 倍，這樣在平時(shí)工作中就允許有足夠多的數(shù)據(jù)存放在一級(jí)緩 存中，一級(jí)緩存的命中率提高了，二級(jí)緩存的瓶頸就可以得到有效遏制。從這一點(diǎn)上分析，盡管 Duron 只有64KB 的全速二級(jí)緩存，但其性能表現(xiàn)已超過(guò)具備1 2 8 KB 全速二級(jí)緩存的C e l e r o n Ⅱ。

由于D u r on 與C e l e r o n Ⅱ一樣也引入了0.18 μm 的鋁工藝技術(shù)制造，能耗降低的好處自然就是 超頻性能的提升。.T h u n d e r b i rd 處理器

新款的Thunderbird(雷鳥)處理器和P Ⅲ Coppermine 處理器相比有以下幾點(diǎn)區(qū)別:首先，在緩存 系統(tǒng)構(gòu)架方面，Thunderbird 處理器采用的是外置緩存構(gòu)架，而I n t el 公司一貫采用的是內(nèi)置緩存構(gòu) 架?；趦?nèi)置緩存系統(tǒng)的P Ⅲ Coppermine 處理器在正常工作時(shí)，其存儲(chǔ)在L1 Cache 中所有的數(shù)據(jù)都 被復(fù)制到L2 Cache 中。

基于外置緩存的Thunderbird 處理器則恰好與內(nèi)置緩存運(yùn)作相反，其在工作時(shí)不是將L1 Cache 中 的數(shù)據(jù)復(fù)制到L2 Cache 中，L2 Cache 中只是包含了將要寫回內(nèi)存子系統(tǒng)的備份緩存模塊。因此，A MD 一直強(qiáng)調(diào)其Thunderbird 處理器核心采用了384KB 片內(nèi)緩存，因?yàn)槿绻鸗hunderbird 處理器內(nèi)建了128KB 的L1 Cache 后再加上容量為L(zhǎng)1 Cache 一倍的高達(dá)256KB 的L2 Cache，累計(jì)起來(lái)正好384KB。

其次，雖然Thunderbird 處理器仍采用64 位數(shù)據(jù)通道，但這種64 位的數(shù)據(jù)通道比P Ⅲ Coppermine 處理器所采用的256 位數(shù)據(jù)通道窄得多，而這相差3 /4 的二級(jí)緩存數(shù)據(jù)帶寬勢(shì)必會(huì)妨礙Thunderbird 處 理器較之P Ⅲ Coppermine 有更佳的性能表現(xiàn)。第三，Thunderbird 處理器和P Ⅲ Coppermine 處理器 的二級(jí)緩存還有一個(gè)不同之處在于，T h u n d e r b i rd 處理器內(nèi)置了16 通道的二級(jí)緩存訪問(wèn)，而P Ⅲ Coppermine 處理器僅設(shè)置有8 通道二級(jí)緩存訪問(wèn)。顯而易見，擁有16 通道相對(duì)L2 Cache 的Thunderbird

處理器比只帶有8 通道相對(duì)L2 Cache 的P Ⅲ Coppermine 處理器有著更高的數(shù)據(jù)命中率。

中國(guó)電腦救援中心.P a l o m i no 和M o r g a n(摩根馬)

Palomino 處理器是AMD 對(duì)Intel Pentium 4 處理器的回應(yīng)，而且很有意思的是發(fā)布的時(shí)候它居然 被叫做了Athlon 4，此前并無(wú)Athlon 2 或Athlon 3 的說(shuō)法。從設(shè)計(jì)規(guī)劃上看它有能力威脅到Intel Pentium Ⅲ處理器的市場(chǎng)份額。這款芯片擁有512KB 全速二級(jí)緩存；起始工作頻率大約在1.5 G Hz 上 下;芯片組采用

A M D 7 60、A M D 7 6 0 MP、V I A K X 2 66 和V I A K T 1 33。

Morgan 是用來(lái)替換AMD Duron 處理器的。這樣的升級(jí)可以保證A MD 在一個(gè)時(shí)候只制造一種處理器核心，而不是高端已經(jīng)升級(jí)，低端卻仍然保留在過(guò)去的水平上，從而降低成本。M o r g an 的關(guān)鍵技 術(shù)特征有:64KB 或128KB 全速二級(jí)緩存;起始時(shí)鐘頻率900MHz;芯片組:VIA KM133、KL-133、SiS 730S。這款處理器被期望在2001 年3 季度轉(zhuǎn)而采用0.13 微米的技術(shù)加以制造。(AMD 可能會(huì)和IBM 有某種 方式的合作，來(lái)提升生產(chǎn)力)。這種轉(zhuǎn)換將有助于降低電力消耗和增加核心的時(shí)鐘速度。.T h o r o u g h b r ed、A p p a l o o sa 和B a r t on0 01 年年底之前，AMD 將把其第七代處理器過(guò)渡到更小、更先進(jìn)的0.13 微米制作工藝。第一塊 0.13 微米芯片將是P a l o m i no 繼承者，代號(hào)“T h o r o u g h b r ed ”。目前，A MD 還沒有透露有關(guān)T h o r-o u g h b r ed 的更多信息。據(jù)我們所知，A MD 預(yù)計(jì)在年底開始限量供貨，到2 0 02 年上半年全線生產(chǎn) Thoroughbred。既然AMD 以前把2002 年初的奮斗目標(biāo)定在2GHz，我們就有理由相信Thoroughbred 將 是2GHz 的產(chǎn)品。而M o r g an 的繼承者是“A p p a l o o sa ”，AMD 計(jì)劃以這種0.13 微米的處理器進(jìn)軍經(jīng)濟(jì) 型市場(chǎng)。AMD 的規(guī)劃顯示，A p p a l o o sa 將比T h o r o u g h b r ed 稍微晚一點(diǎn)點(diǎn)發(fā)布。

A MD 處理器未來(lái)的規(guī)劃中還包括了一個(gè)新的面向高性能市場(chǎng)的速龍核心，代號(hào)“B a r t on ”。和 Thoroughbred 一樣，有關(guān)B a r t on 的信息AMD 說(shuō)得含糊不清，惟一知道的一點(diǎn)是它將運(yùn)用從IBM 獲得

許可的SOI(Silicon-On-Insulator)技術(shù)。Barton 將在2 0 02 年下半年某個(gè)時(shí)候推出，屆時(shí)，AMD 還 計(jì)劃推出它的第一個(gè)64 位處理器“H a m m er ”。.K8

代碼為“SledgeHammer ”(大錘)的K8 處理器是AMD 與Intel Pentium 4 競(jìng)爭(zhēng)的下一代技術(shù)產(chǎn)品。從 AMD 已經(jīng)公布的資料分析，K8 處理器將不再采用全新的64 位設(shè)計(jì)，而是重新回到x86-64 的軌道上來(lái)(即 增強(qiáng)型的x 8 6-3 2)，以便與現(xiàn)有的32 位和16 位程序兼容。K8 就是這種設(shè)計(jì)下的第一款成品。

新一代的K8 芯片尺寸將會(huì)進(jìn)一步縮小，達(dá)到1 1 0 mm 2，同時(shí)可以在一個(gè)內(nèi)核中集成兩個(gè)處理器并 使之并行工作。K8 處理器將不再采用E V6 總線結(jié)構(gòu)，而是全新的LDT(Lightning Data Transport，閃電數(shù)據(jù)傳輸總線)。它能提供高達(dá)6.4 G B /s 的數(shù)據(jù)傳輸率，并且兼容當(dāng)今的外圍設(shè)備和輸入/輸出 裝置。A MD 也在開發(fā)適用于此總線的API(Application Programming Interfaces，應(yīng)用程序接口)和插拔接口。第一顆K8 將使用與摩托羅拉共同開發(fā)的0.18 微米銅線互連技術(shù)制造，初始速度為1 G Hz，2 0 01 年正式上市。A MD 如果能成功開發(fā)出K8，勢(shì)必會(huì)如愿以償?shù)?成為x 86 體系的領(lǐng)導(dǎo)者。

三、其他廠商的新款C P U.V IA 的C y r i x Ⅲ處理器 C y r ix 曾經(jīng)是一家相當(dāng)有實(shí)力的處理 器設(shè)計(jì)公司。早在486 時(shí)代，C y r ix 便紅 極一時(shí)，甚至儼然已經(jīng)可以和當(dāng)時(shí)的 I n t el 分庭抗禮。C y r ix 所設(shè)計(jì)的5 x 6120MHz 處理器是一款比奔騰75 還要快的4 86 級(jí)處理器，推翻了下一代處理器總比上一代處理器要快 的結(jié)論，不僅創(chuàng)造了一個(gè)奇跡，也延長(zhǎng)了4 86 處理器的生命。不過(guò)進(jìn)入5 86 時(shí)代后C y r ix 公司便 開始下滑，連年虧損最終被V I A(威盛)收購(gòu)。而586 時(shí)代的另一個(gè)C PU 廠商I DT 也因?yàn)榻?jīng)營(yíng)困難而 被V IA 收購(gòu)。C y r i x Ⅲ便是威盛收購(gòu)C y r ix 和I DT 之后開發(fā)的。

Cyrix Ⅲ原名Joshua(約書亞)，定位于低端 市場(chǎng)，鋒芒直指I n t el 的C e l e r on 處理器。但 Joshua 沒有上市，后來(lái)VIA 將IDT 的WinChip4 重 新命名為C y r i x Ⅲ，這就是S a m u el。與前一款 產(chǎn)品不同的是，新款Cyrix Ⅲ的芯片面積大幅度 縮小，內(nèi)核電壓也降為1.8V，一級(jí)緩存為 128KB，但沒有二級(jí)緩存。由于Cyrix Ⅲ內(nèi)置了 MMX 和3DNow！指令，因此在多媒體領(lǐng)域應(yīng)該還是 具有一定實(shí)力的。早在處理器面市之

前，VIA 便聲稱Cyrix Ⅲ將是搶奪Celeron Ⅱ處理器市場(chǎng)份額的利器。首先，Cyrix Ⅲ的外頻可以支持66MHz、1 0 0 M Hz 甚至133MHz，而且為了改變C y r i x Ⅲ處理器天生浮點(diǎn)運(yùn)算能力較差的弱點(diǎn)，新款

C y r i x Ⅲ提供了兩個(gè)80 位的浮點(diǎn)處理單元。其次，C y r i x Ⅲ與 Celeron Ⅱ處理器一樣采用了Socket 370 接口，可以兼 容C e l e r o n Ⅱ處理器所使用的芯片組。第三，C y r i x Ⅲ 處理器較之C e l e r o n Ⅱ還有一點(diǎn)優(yōu)勢(shì)，那就是C y r i x Ⅲ 可以同時(shí)支持Intel 的MMX 和AMD 的3DNow！多媒體指令集。但一些權(quán)威媒體的測(cè)試表明，由于沒有了二級(jí)緩存，新 款C y r i x Ⅲ的性能大打折扣，綜合性能趕不上同頻的 C e l e r o n Ⅱ。.V I A C3 2 0 01 年5 月25 日，V IA 在CeBIT 2001 上發(fā)布新的C3

36處理器，采用標(biāo)準(zhǔn)的Socket 370 接口，起始頻率為7 3 3 M Hz。該處理器采用0.15 微米工藝制造，核 心面積只有5 2 mm 2，內(nèi)部集成了1 2 8 KB 全速一級(jí)緩存，6 4 KB 二級(jí)緩存。支持1 3 3 M Hz 前端總線頻率、3 D N ow！和MMX 多媒體指令集。

另外VIA 的整合型處理器M a t t h ew 的計(jì)劃依舊，并沒有受到Intel Timna 夭折的影響。這顆內(nèi)建 S a m u e l 2 核心、A p o l l o P r o 1 3 3A、S3 Savage4、音效、網(wǎng)卡、M o d em，采用0.18 微米制程的處 理器，是V IA 進(jìn)軍低價(jià)筆記本電腦的有力武器。.C r u s oe0 00 年1 月16 日，一家在業(yè)界很不出名的公司T r a n s m e ta 突然宣布了他們自行研發(fā)的處理器 Crusoe。一石激起千層浪，惹得I n t el、AMD 兩家自以為世上無(wú)人再有能力生產(chǎn)便攜機(jī)CPU 的廠商大 跌眼鏡。Crusoe 是一款應(yīng)用于筆記本電腦和Internet 網(wǎng)絡(luò)設(shè)備的新型處理器。Crusoe 芯片的開發(fā)者Transmeta 公司在芯片研發(fā)過(guò)程中采用了一種革命性的微處理器設(shè)計(jì)方案。與主流的x86 處理器完全使 用硬件設(shè)計(jì)不同，Crusoe 處理器的解決方案采用軟硬兼施辦法，即硬件引擎核心和軟件核心的合成結(jié) 構(gòu)。Crusoe 處理器的硬件核心組成部分采用了高性能低功耗的VLIW(Very Long Instruction Word，超長(zhǎng)指令)引擎，其核心指令與普通的x86 處理器指令沒有相同之處。這種VLIW 結(jié)構(gòu)的處理器邏輯控 制芯片，采用非常簡(jiǎn)單的設(shè)計(jì)和軟件的指令時(shí)序安排。它允許一個(gè)簡(jiǎn)單和非常直接的硬件執(zhí)行流程，包括7 條整數(shù)管道流水線和10 條浮點(diǎn)管道流水線，使得參與處理器邏輯控制的晶體管數(shù)量大為減少。

而Crusoe 處理器的軟件核心則是包圍的軟件層構(gòu)造，以此使得Crusoe 能與x 86 硬件結(jié)構(gòu)的處理 器運(yùn)行指令相同。這個(gè)具有全新定義的軟件層又稱之為“C o d e M o r p h i ng ”(代碼融合)軟件，它可 以動(dòng)態(tài)“M o r p h i n g(融合)”x86 指令進(jìn)入本地硬件引擎。在指令執(zhí)行時(shí)，Cruose 編譯x86 指令塊一 次，就將編譯的結(jié)果保存到編譯緩沖區(qū)中，下一次(已經(jīng)編譯)的代碼執(zhí)行時(shí)，系統(tǒng)跳過(guò)編譯這一 步，以全速直接運(yùn)行已編譯過(guò)的指令。

第五篇：硬件工程師培訓(xùn)教程(五)

中國(guó)電腦救援中心提供一流的IT資訊服務(wù)

硬件工程師培訓(xùn)教程

（五）第二節(jié) CPU 的制造工藝

CPU 從誕生至今已經(jīng)走過(guò)了20 余年的發(fā)展歷程，C PU 的制造工藝和制造技術(shù)也有了長(zhǎng)足的進(jìn)步和發(fā)展。在介紹C PU 的制造過(guò)程之前，有必要先單獨(dú)地介紹一下C PU 處理器的構(gòu)造。

從外表觀察，C PU 其實(shí)就是一塊矩形固狀物體，通過(guò)密密麻麻的眾多管腳與主板相連。不過(guò)，此時(shí)用戶看到的不過(guò)是C PU 的外殼，用專業(yè)術(shù)語(yǔ)講也就是C PU 的封裝。

而在CPU 的內(nèi)部，其核心則是一片大小通常不到1/4 英寸的薄薄的硅晶片(英文名稱為D ie，也就是核心的意思，P Ⅲ C o p p e r m i ne 和Duron 等C PU 中部的突起部分就是Die)?？蓜e小瞧了這塊面積不大的硅片，在它上面密不透風(fēng)地布滿了數(shù)以百萬(wàn)計(jì)的晶體管。這些晶體管的作用就好像是我們大腦上的神經(jīng)元，相互配合協(xié)調(diào)，以此來(lái)完成各種復(fù)雜的運(yùn)算和操作。

硅之所以能夠成為生產(chǎn)CPU核心的重要半導(dǎo)體素材，最主要的原因就是其分布的廣泛性且價(jià)格便宜。此外，硅還可以形成品質(zhì)極佳的大塊晶體，通過(guò)切割得到直徑8 英寸甚至更大而厚度不足1 毫 米的圓形薄片，也就是我們平常講的晶片(也叫晶圓)。一塊這樣的晶片可以切割成許多小片，其中 的每一個(gè)小片也就是一塊單獨(dú)C PU 的核心。當(dāng)然，在執(zhí)行這樣的切割之前，我們也還有許多處理工 作要做。

Intel 公司當(dāng)年發(fā)布的4004 微處理器不過(guò)2300 個(gè)晶體管，而目前P Ⅲ銅礦處理器所包含的晶體管 已超過(guò)了2000 萬(wàn)個(gè)，集成度提高了上萬(wàn)倍，而用戶卻不難發(fā)現(xiàn)單個(gè)CPU 的核心硅片面積絲毫沒有增 大，甚至越變?cè)叫?，這是設(shè)計(jì)者不斷改進(jìn)制造工藝的結(jié)果。

除了制造材料外，線寬也是CPU 結(jié)構(gòu)中的重要一環(huán)。線寬即是指芯片上的最基本功能單元門電路 的寬度，因?yàn)閷?shí)際上門電路之間連線的寬度同門電路的寬度相同，所以線寬可以描述制造工藝?？s 小線寬意味著晶體管可以做得更小、更密集，可以降低芯片功耗，系統(tǒng)更穩(wěn)定，C PU 得以運(yùn)行在更 高的頻率下，而且可使用更小的晶圓，于是成本也就隨之降低。

隨著線寬的不斷降低，以往芯片內(nèi)部使用的鋁連線的導(dǎo)電性能已逐漸滿足不了要求，未來(lái)的處理器將采用導(dǎo)電特性更好的銅連線。AMD 公司在其面向高端的Athlon 系列Thunderbird(雷鳥)處理器 的高頻率版本中已經(jīng)開始采用銅連線技術(shù)。這樣復(fù)雜的構(gòu)造，大家自然也就會(huì)更關(guān)心“CPU 究竟是 怎么做出來(lái)的呢”。客觀地講，最初的C PU 制造工藝比較粗糙，直到晶體管的產(chǎn)生與應(yīng)用。眾所 周知，C PU 中最重要的元件就屬晶體管了。晶體管就像一個(gè)開關(guān)，而這兩種最簡(jiǎn)單的“開和關(guān)” 的選擇對(duì)應(yīng)于電腦而言，也就是我們常常掛在嘴邊的“0 和1 ”。明白了這個(gè)道理，就讓我們來(lái)看 看C PU 是如何制造的。

一、C P U 的制造

1.切割晶圓

所謂的“切割晶圓”也就是用機(jī)器從單晶硅棒上切割下一片事先確定規(guī)格的硅晶片，并將其劃 分成多個(gè)細(xì)小的區(qū)域，每個(gè)區(qū)域都將成為一個(gè)C PU 的內(nèi)核(D i e)。

2.影?。≒ h o t o l i t h o g r a p hy）

在經(jīng)過(guò)熱處理得到的硅氧化物層上面涂敷一種光阻(Photoresist)物質(zhì)，紫外線通過(guò)印制著CPU 復(fù) 雜電路結(jié)構(gòu)圖樣的模板照射硅基片，被紫外線照射的地方光阻物質(zhì)溶解。

3.蝕刻(E t c h i n g)

用溶劑將被紫外線照射過(guò)的光阻物清除，然后再采用化學(xué)處理方式，把沒有覆蓋光阻物質(zhì)部分 的硅氧化物層蝕刻掉。然后把所有光阻物質(zhì)清除，就得到了有溝槽的硅基片。

4.分層

為加工新的一層電路，再次生長(zhǎng)硅氧化物，然后沉積一層多晶硅，涂敷光阻物質(zhì)，重復(fù)影印、蝕刻過(guò)程，得到含多晶硅和硅氧化物的溝槽結(jié)構(gòu)。

5.離子注入(I o n I m p l a n t a t i o n)

通過(guò)離子轟擊，使得暴露的硅基片局部摻雜，從而改變這些區(qū)域的導(dǎo)電狀態(tài)，形成門電路。接下來(lái)的步驟就是不斷重復(fù)以上的過(guò)程。一個(gè)完整的C PU 內(nèi)核包含大約20 層，層間留出窗口，填充金屬以保持各層間電路的連接。完成最后的測(cè)試工作后，切割硅片成單個(gè)CPU 核心并進(jìn)行封裝，一個(gè)C PU 便制造出來(lái)

中國(guó)電腦救援中心網(wǎng)址：http://

了。

另外，除了上述制造步驟外，生產(chǎn)C PU 的環(huán)境也十分重要，超潔凈空間是C PU 制造的先決條 件。如果拿微處理器制造工廠中生產(chǎn)芯片的超凈化室與醫(yī)院內(nèi)的手術(shù)室比較的話，相信后者也是 望塵莫及。作為一級(jí)的生產(chǎn)芯片超凈化室，其每平方英尺只允許有一?；覊m，而且每間超凈化室 里的空氣平均每分鐘就要徹底更換一次。空氣從天花板壓入，從地板吸出。凈化室內(nèi)部的氣壓稍 高于外部氣壓。這樣，如果凈化室中出現(xiàn)裂縫，那么內(nèi)部的潔凈空氣也會(huì)通過(guò)裂縫溜走，以此 來(lái)防止受污染的空氣流入。同時(shí)，在處理器芯片制造工廠里，I n t el 公司的上千名員工都身穿一 種特殊材料制造的“兔裝”工作服。這種“兔裝”工作服其實(shí)也是防塵的手段之一，它是由一 種極其特殊的非棉絨、抗靜電纖維制成，可以避免灰塵、臟物或其他污染源損壞生產(chǎn)過(guò)程中的計(jì) 算機(jī)芯片。兔裝可以穿著在普通衣服的外面，但必須經(jīng)過(guò)含有54 個(gè)單獨(dú)步驟的嚴(yán)格著裝檢驗(yàn)程

序，而且當(dāng)著裝者每次進(jìn)入和離開超凈化室時(shí)都必須重復(fù)這個(gè)程序。

二、C P U 的封裝

自從I n t el 公司1971 年設(shè)計(jì)制造出4 位微處理器芯片以來(lái)，在20 多年里，CPU 從Intel 4004、0 2 86、8 0 3 86、8 0 4 86 發(fā)展到P e n t i um、P Ⅱ、P Ⅲ、P4，從4 位、8 位、16 位、32 位發(fā)展到 64 位;主頻從MHz 發(fā)展到今天的GHz;CPU 芯片里集成的晶體管數(shù)由2000 多個(gè)躍升到千萬(wàn)以上;半導(dǎo)體制 造技術(shù)的規(guī)模由S SI、MSI、LSI、V L S I(超大規(guī)模集成電路)達(dá)到U L SI。封裝的輸入/輸出(I /O)引 腳從幾十根，逐漸增加到幾百根，甚至可能達(dá)到2 0 00 根。這一切真是一個(gè)翻天覆地的變化。對(duì)于

CPU，讀者已經(jīng)很熟悉了，2 86、3 86、486、P e n t i um、P Ⅱ、C e l e r on、K6、K 6-2、A t h l on …… 相信您可以如數(shù)家珍似地列出一長(zhǎng)串。但談到C PU 和其他大規(guī)模集成電路的封裝，知道的人未必很 多。所謂封裝是指安裝半導(dǎo)體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護(hù)芯片 和增強(qiáng)導(dǎo)熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁——芯片上的接點(diǎn)用導(dǎo)線連接 到封裝外殼的引腳上，這些引腳又通過(guò)印刷電路板上的導(dǎo)線與其他器件建立連接。因此，封裝對(duì)CPU 和其他LSI(Large Scale Integration)集成電路都起著重要的作用，新一代C PU 的出現(xiàn)常常伴隨著 新的封裝形式的使用。

芯片的封裝技術(shù)已經(jīng)歷了好幾代的變遷，從D IP、Q FP、P GA、B GA 到C SP 再到M CM，技術(shù)指標(biāo)

一代比一代先進(jìn)，包括芯片面積與封裝面積之比越來(lái)越接近于1，適用頻率越來(lái)越高，耐溫性能越 來(lái)越好，引腳數(shù)增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。下面將對(duì)具體的封裝形式作詳細(xì)說(shuō)明。.D IP 封裝世紀(jì)70 年代流行的是雙列直插封裝，簡(jiǎn)稱DIP(Dual In-line Package)。D IP 封裝結(jié)構(gòu)具有 以下特點(diǎn):

(1)適合PCB(印刷電路板)的穿孔安裝;

(2)比TO 型封裝易于對(duì)PCB 布線;

(3)操作方便。

D IP 封裝結(jié)構(gòu)形式有:多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP(含 玻璃陶瓷封接式，塑料包封結(jié)構(gòu)式，陶瓷低熔玻璃封裝式)等。

衡量一個(gè)芯片封裝技術(shù)先進(jìn)與否的重要指標(biāo)是芯片面積與封裝面積之比，這個(gè)比值越接近1 越 好。以采用40 根I/O 引腳塑料雙列直插式封裝(P D I P)的CPU 為例，其芯片面積/封裝面積=(3 × 3)/(1 5.24 ×5 0)=1 :86，離1 相差很遠(yuǎn)。不難看出，這種封裝尺寸遠(yuǎn)比芯片大，說(shuō)明封裝效率 很低，占去了很多有效安裝面積。I n t el 公司早期的C PU，如8 0 86、8 0 2 86，都采用P D IP 封裝(塑料雙列直插)。

2.載體封裝世紀(jì)80 年代出現(xiàn)了芯片載體封裝，其中有陶瓷無(wú)引線芯片載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線芯片載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝

SOP(Small Outline

Package)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)。

以0.5 mm 焊區(qū)中心距、208 根I/O 引腳QFP 封裝的CPU 為例，如果外形尺寸為2 8 mm ×2 8 mm，芯 片尺寸為1 0 mm ×1 0 mm，則芯片面積/封裝面積=(10 ×1 0)/(28 ×28)=1:7.8，由此可見Q FP 封裝比 DIP 封裝的尺寸大大減小。Q FP 的特點(diǎn)是:

(1)用SMT 表面安裝技術(shù)在PCB 上安裝布線;

(2)封裝外形尺寸小，寄生參數(shù)減小，適合高頻應(yīng)用;

(3)操作方便;

(4)可靠性高。

Intel 公司的8 0 3 86 處理器就采用塑料四邊引出扁平封裝(P Q F P)。.B GA 封裝世紀(jì)90 年代隨著集成技術(shù)的進(jìn)步、設(shè)備的改進(jìn)和深亞微米技術(shù)的使用，LSI、V L SI、U L SI 相繼出現(xiàn)，芯片集成度不斷提高，I /O 引腳數(shù)急劇增加，功耗也隨之增大，對(duì)集成電路封裝的 要求也更加嚴(yán)格。為滿足發(fā)展的需要，在原有封裝方式的基礎(chǔ)上，又增添了新的方式——球柵 陣列封裝，簡(jiǎn)稱

B G A(B a l l G r i d A r r a y P a c k a g e)。BGA 一出現(xiàn)便成為C PU、南北橋等V L SI 芯 片的最佳選擇。其特點(diǎn)有:

(1)I /O 引腳數(shù)雖然增多，但引腳間距遠(yuǎn)大于QFP，從而提高了組裝成品率;

(2)雖然它的功耗增加，但BGA 能用可控塌陷芯片法焊接，簡(jiǎn)稱C4 焊接，從而可以改善它的電熱 性能;

(3)厚度比QFP 減少1/2 以上，重量減輕3 /4 以上;

(4)寄生參數(shù)減小，信號(hào)傳輸延遲小，使用頻率大大提高;

(5)組裝可用共面焊接，可靠性高;

(6)B GA 封裝仍與Q FP、P GA 一樣，占用基板面積過(guò)大。

Intel 公司對(duì)集成度很高(單芯片里達(dá)3 00 萬(wàn)只以上晶體管)、功耗很大的CPU 芯片，如P e n t i um、P e n t i u m P ro、P e n t i u m Ⅱ采用陶瓷針柵陣列封裝(C P G A)和陶瓷球柵陣列封裝(CBGA)，并在外殼上 安裝微型排風(fēng)扇散熱，從而使C PU 能穩(wěn)定可靠地工作。

4.面向未來(lái)的封裝技術(shù)

B GA 封裝比Q FP 先進(jìn)，更比P GA 好，但它的芯片面積/封裝面積的比值仍很低。

T e s s e ra 公司在BGA 基礎(chǔ)上做了改進(jìn)，研制出另一種稱為μBGA 的封裝技術(shù)，按0.5 mm 焊區(qū)中心 距，芯片面積/封裝面積的比為1 :4，比B GA 前進(jìn)了一大步。

1994 年9 月，日本三菱電氣研究出一種芯片面積/封裝面積=1:1.1 的封裝結(jié)構(gòu)，其封裝外形尺寸只 比裸芯片大一點(diǎn)點(diǎn)。也就是說(shuō)，單個(gè)IC 芯片有多大，封裝尺寸就有多大，從而誕生了一種新的封裝 形式，命名為芯片尺寸封裝，簡(jiǎn)稱CSP(Chip Size Package 或Chip Scale Package)。CSP 封裝具有以 下特點(diǎn):

(1)滿足了LSI 芯片引出腳不斷增加的需要;

(2)解決了IC 裸芯片不能進(jìn)行交流參數(shù)測(cè)試和老化篩選的問(wèn)題;

(3)封裝面積縮小到BGA 的1 /4 甚至1 /10，延遲時(shí)間大大縮小。

曾有人想，當(dāng)單芯片一時(shí)還達(dá)不到多種芯片的集成度時(shí)，能否將高集成度、高性能、高可靠 的CSP 芯片(用LSI 或IC)和專用集成電路芯片(ASIC)在高密度多層互聯(lián)基板上用表面安裝技術(shù)(SMT)組 裝成為多種多樣電子組件、子系統(tǒng)或系統(tǒng)。由這種想法產(chǎn)生出多芯片組件MCM(Multi Chip Model)。

它將對(duì)現(xiàn)代化的計(jì)算機(jī)、自動(dòng)化、通訊業(yè)等領(lǐng)域產(chǎn)生重大影響。M CM 的特點(diǎn)有:

(1)封裝延遲時(shí)間縮小，易于實(shí)現(xiàn)組件高速化;

(2)縮小整機(jī)/組件封裝尺寸和重量，一般體積減小1 /4，重量減輕1 /3;

(3)可靠性大大提高。

隨著LSI 設(shè)計(jì)技術(shù)和工藝的進(jìn)步及深亞微米技術(shù)和微細(xì)化縮小芯片尺寸等技術(shù)的使用，人們產(chǎn)生 了將

多個(gè)LSI 芯片組裝在一個(gè)精密多層布線的外殼內(nèi)形成MCM 產(chǎn)品的想法。進(jìn)一步又產(chǎn)生另一種想法: 把多種芯片的電路集成在一個(gè)大圓片上，從而又導(dǎo)致了封裝由單個(gè)小芯片級(jí)轉(zhuǎn)向硅圓片級(jí)(w a f erlevel)封裝的變革，由此引出系統(tǒng)級(jí)芯片S O C(S y s t e m O n C h i p)和電腦級(jí)芯片P C O C(P C O n C h i p)。

相信隨著CPU 和其他ULSI 電路的不斷進(jìn)步，集成電路的封裝形式也將有相應(yīng)的發(fā)展，而封裝形式的 進(jìn)步又將反過(guò)來(lái)促成芯片技術(shù)向前發(fā)展。