第一篇：硬件工程師之單片機(jī)篇

1、簡(jiǎn)單描述一個(gè)系統(tǒng)的主要組成模塊，并說(shuō)明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目）

2、畫出8031與2716（2K*8ROM）的連線圖，要求采用三-八譯碼器，8031的P2.5,P2.4和

P2.3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒(méi)有重疊地址？根據(jù)是什么？若有，則寫出每片2716的重疊地址范圍。（仕蘭微面試題目）

3、用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽(yáng)）的原理圖。（仕蘭微面試題目）

4、PCI總線的含義是什么？PCI總線的主要特點(diǎn)是什么？（仕蘭微面試題目）

5、中斷的概念？簡(jiǎn)述中斷的過(guò)程。（仕蘭微面試題目）

6、如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問(wèn)題；（未知）

7、要用一個(gè)開環(huán)脈沖調(diào)速系統(tǒng)來(lái)控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由8051完成。簡(jiǎn)單原理如下：由P3.4輸出脈沖的占空比來(lái)控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開關(guān)來(lái)設(shè)置，直接與P1口相連（開關(guān)撥到下方時(shí)為“0”，撥到上方時(shí)為“1”，組成一個(gè)八位二進(jìn)制數(shù)N），要求占空比為N/256。（仕蘭微面試題目）

下面程序用計(jì)數(shù)法來(lái)實(shí)現(xiàn)這一功能，請(qǐng)將空余部分添完整。

MOV P1，#0FFH

LOOP1 ：MOV R4，#0FFH

--------

MOV R3，#00H

LOOP2 ：MOV A，P1

--------

SUBB A，R3

JNZ SKP1

--------

SKP1：MOV C，70H

MOV P3.4，C

ACALL DELAY ：此延時(shí)子程序略

--------

--------

AJMP LOOP18、單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題）

9、What is PC Chipset?（揚(yáng)智電子筆試）

芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對(duì)CPU的類型和主頻、內(nèi)存的類型和最大容量、ISA/PCI/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對(duì)KBC（鍵盤控制器）、RTC（實(shí)時(shí)時(shí)

鐘控制器）、USB（通用串行總線）、Ultra DMA/33(66)EIDE數(shù)據(jù)傳輸方式和ACPI（高級(jí)能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（Host Bridge）。除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級(jí)的加速集線架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直

接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了266MB/s。

10、如果簡(jiǎn)歷上還說(shuō)做過(guò)cpu之類，就會(huì)問(wèn)到諸如cpu如何工作，流水線之類的問(wèn)題。（未知）

11、計(jì)算機(jī)的基本組成部分及其各自的作用。（東信筆試題）

12、請(qǐng)畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。（漢王筆試）

13、cache的主要部分什么的。（威盛VIA 2003.11.06 上海筆試試題）

14、同步異步傳輸?shù)牟町悾ㄎ粗?/p>

15、串行與同步通信異同,特點(diǎn),比較。（華為面試題）

16、RS232c高電平脈沖對(duì)應(yīng)的TTL邏輯是?(負(fù)邏輯?)（華為面試題）

第二篇：硬件工程師之信號(hào)系統(tǒng)篇

1、的話音頻率一般為300~3400HZ，若對(duì)其采樣且使信號(hào)不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲(chǔ)一秒鐘的信號(hào)數(shù)據(jù)量有多

大？（仕蘭微面試題目）

2、什么耐奎斯特定律,怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)。（華為面試題）

3、如果模擬信號(hào)的帶寬為 5khz,要用8K的采樣率，怎么辦？(lucent)兩路？

4、信號(hào)與系統(tǒng):在時(shí)域與頻域關(guān)系。（華為面試題）

5、給出時(shí)域信號(hào)，求其直流分量。（未知）

6、給出一時(shí)域信號(hào)，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級(jí)數(shù)；（3）當(dāng)波形經(jīng)過(guò)低通濾波器濾掉高次諧波而只保留一次諧波時(shí)，畫出濾波后的輸出波形。（未知）

7、sketch 連續(xù)正弦信號(hào)和連續(xù)矩形波(都有圖)的傅立葉變換。（Infineon筆試試題）

8、拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題）

第三篇：硬件工程師面試之嵌入式篇

硬件工程師面試之嵌入式篇

1、請(qǐng)用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號(hào)處理系統(tǒng)，并做簡(jiǎn)要的分析；如果沒(méi)有，也可以自己設(shè)計(jì)一個(gè)簡(jiǎn)單的數(shù)字信號(hào)處理系統(tǒng)，并描述其功能及用途。（仕蘭微面試題目）

2、數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。（仕蘭微面試題目）

3、IIR，F(xiàn)IR濾波器的異同。（新太硬件面題）

4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*δ(n)a.求h(n)的z變換；b.問(wèn)該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程；（未知）

5、DSP和通用處理器在結(jié)構(gòu)上有什么不同，請(qǐng)簡(jiǎn)要畫出你熟悉的一種DSP結(jié)構(gòu)圖。（信威dsp軟件面試題）

6、說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說(shuō)出他們的區(qū)別）（信威dsp軟件面試題）

7、說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）

8、請(qǐng)寫出【－8，7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0.5和－0.5.（信威dsp軟件面試題）

9、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知）

10、嵌入式處理器類型(如)，操作系統(tǒng)種類（Vxworks,ucos,winCE,linux），操作系統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知）

11、有一個(gè)LDO將用于對(duì)供電，需要你對(duì)他進(jìn)行評(píng)估，你將如何設(shè)計(jì)你的測(cè)試項(xiàng)目？

12、某程序在一個(gè)嵌入式系統(tǒng)（200M CPU，50M SDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系

統(tǒng)（300M CPU，50M SDRAM）中是否還需要優(yōu)化？（Intel）

13、請(qǐng)簡(jiǎn)要描述HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)方法。（仕蘭微面試題目）

14、說(shuō)出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。（仕蘭微面試題目）

15、A）（仕蘭微面試題目）

＃i nclude

void testf(int*p)

{

*p+=1;

}

main()

{

int *n,m[2];

n=m;

m[0]=1;

m[1]=8;

testf(n);

printf(“Data value is %d ”,*n);

}

------------------------------

B)

＃i nclude

void testf(int**p)

{

*p+=1;}

main(){int *n,m[2];

n=m;m[0]=1;m[1]=8;

testf(&n);printf(Data value is %d",*n);

}

下面的結(jié)果是程序A還是程序B的？

Data value is 8

那么另一段程序的結(jié)果是什么？

16、那種排序方法最快?（華為面試題）

17、寫出兩個(gè)排序算法,問(wèn)哪個(gè)好？（威盛）

18、編一個(gè)簡(jiǎn)單的求n!的程序。（Infineon筆試試題）

19、用一種編程語(yǔ)言寫n!的算法。（威盛VIA 2003.11.06 上海筆試試題）

20、用C語(yǔ)言寫一個(gè)遞歸算法求N?。唬ㄈA為面試題）

21、給一個(gè)C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯(cuò)誤；（華為面試題）

22、防火墻是怎么實(shí)現(xiàn)的？（華為面試題）

23、你對(duì)哪方面編程熟悉？（華為面試題）

24、冒泡排序的原理。（新太硬件面題）

25、操作系統(tǒng)的功能。（新太硬件面題）

26、學(xué)過(guò)的計(jì)算機(jī)語(yǔ)言及開發(fā)的系統(tǒng)。（新太硬件面題）

27、一個(gè)農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長(zhǎng)方形的節(jié)省4個(gè)木樁但是面積一樣.羊的數(shù)目和正 方形圍欄的樁子的個(gè)數(shù)一樣但是小于36，問(wèn)有多少羊？（威盛）

28、C語(yǔ)言實(shí)現(xiàn)統(tǒng)計(jì)某個(gè)cell在某.v文件調(diào)用的次數(shù)(這個(gè)題目真bt)（威盛VIA2003.11.06 上海筆試試題）

29、用C語(yǔ)言寫一段控制中馬達(dá)振子的驅(qū)動(dòng)程序。(威勝)

30、用perl或TCL/Tk實(shí)現(xiàn)一段字符串識(shí)別和比較的程序。（未知）

31、給出一個(gè)堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地 址還是高端。（未知）

32、一些DOS命令，如顯示文件，拷貝，刪除。（未知）

33、設(shè)計(jì)一個(gè)類，使得該類任何形式的派生類無(wú)論怎么定義和實(shí)現(xiàn)，都無(wú)法產(chǎn)生任何對(duì)象 實(shí)例。（IBM）

34、What is pre-emption?(Intel)

35、What is the state of a process if a resource is notavailable?(Intel)

36、三個(gè) float a,b,c;問(wèn)值（a+b）+c==(b+a)+c，(a+b)+c==(a+c)+b。(Intel)

37、把一個(gè)鏈表反向填空。(lucent)

38、x^4+a*x^3+x^2+c*x+d 最少需要做幾次乘法？(Dephi)

第四篇：硬件工程師

硬件工程師必看---必殺技學(xué)習(xí)(轉(zhuǎn))充分了解各方的設(shè)計(jì)需求,確定合適的解決方案

啟動(dòng)一個(gè)硬件開發(fā)項(xiàng)目,原始的推動(dòng)力會(huì)來(lái)自于很多方面,比如市場(chǎng)的需要,基于整個(gè)系統(tǒng)架構(gòu)的需要,應(yīng)用軟件部門的功能實(shí)現(xiàn)需要,提高系統(tǒng)某方面能力的需要等等,所以作為一個(gè)硬件系統(tǒng)的設(shè)計(jì)者,要主動(dòng)的去了解各個(gè)方面的需求,并且綜合起來(lái),提出最合適的硬件解決方案。比如A項(xiàng)目的原始推動(dòng)力來(lái)自于公司內(nèi)部的一個(gè)高層軟件小組,他們?cè)趯?shí)際當(dāng)中發(fā)現(xiàn)原有的處理器板IP轉(zhuǎn)發(fā)能力不能滿足要求,從而對(duì)于系統(tǒng)的配置和使用都會(huì)造成很大的不便,所以他們提出了對(duì)新硬件的需求。根據(jù)這個(gè)目標(biāo),硬件方案中就針對(duì)性的選用了兩個(gè)高性能網(wǎng)絡(luò)處理器,然后還需要深入的和軟件設(shè)計(jì)者交流,以確定內(nèi)存大小,內(nèi)部結(jié)構(gòu),對(duì)外接口和調(diào)試接口的數(shù)量及類型等等細(xì)節(jié),比如軟件人員喜歡將控制信令通路和數(shù)據(jù)通路完全分開來(lái),這樣在確定內(nèi)部數(shù)據(jù)走向的時(shí)候要慎重考慮。項(xiàng)目開始之初是需要召開很多的討論會(huì)議的,應(yīng)該盡量邀請(qǐng)所有相關(guān)部門來(lái)參與,好處有三個(gè),第一可以充分了解大家的需要,以免在系統(tǒng)設(shè)計(jì)上遺漏重要的功能,第二是可以讓各個(gè)部門了解這個(gè)項(xiàng)目的情況,提早做好時(shí)間和人員上協(xié)作的準(zhǔn)備,第三是從感情方面講,在設(shè)計(jì)之初各個(gè)部門就參與了進(jìn)來(lái),這個(gè)項(xiàng)目就變成了大家共同的一個(gè)心血結(jié)晶,會(huì)得到大家的呵護(hù)和良好合作,對(duì)完成工作是很有幫助的。原理圖設(shè)計(jì)中要注意的問(wèn)題

原理圖設(shè)計(jì)中要有“拿來(lái)主義”,現(xiàn)在的芯片廠家一般都可以提供參考設(shè)計(jì)的原理圖,所以要盡量的借助這些資源,在充分理解參考設(shè)計(jì)的基礎(chǔ)上,做一些自己的發(fā)揮。當(dāng)主要的芯片選定以后,最關(guān)鍵的外圍設(shè)計(jì)包括了電源,時(shí)鐘和芯片間的互連。

電源是保證硬件系統(tǒng)正常工作的基礎(chǔ),設(shè)計(jì)中要詳細(xì)的分析：系統(tǒng)能夠提供的電源輸入;單板需要產(chǎn)生的電源輸出;各個(gè)電源需要提供的電流大小;電源電路效率;各個(gè)電源能夠允許的波動(dòng)范圍;整個(gè)電源系統(tǒng)需要的上電順序等等。比如A項(xiàng)目中的網(wǎng)絡(luò)處理器需要1.25V作為核心電壓,要求精度在＋5%-－3%之間,電流需要12A左右,根據(jù)這些要求,設(shè)計(jì)中采用5V的電源輸入,利用Linear的開關(guān)電源控制器和IR的MOSFET搭建了合適的電源供應(yīng)電路,精度要求決定了輸出電容的ESR選擇,并且為防止電流過(guò)大造成的電壓跌落,加入了遠(yuǎn)端反饋的功能。

時(shí)鐘電路的實(shí)現(xiàn)要考慮到目標(biāo)電路的抖動(dòng)等要求,A項(xiàng)目中用到了GE的PHY器件,剛開始的時(shí)候使用一個(gè)內(nèi)部帶鎖相環(huán)的零延時(shí)時(shí)鐘分配芯片提供100MHz時(shí)鐘,結(jié)果GE鏈路上出現(xiàn)了丟包,后來(lái)?yè)Q成簡(jiǎn)單的時(shí)鐘Buffer器件就解決了丟包問(wèn)題,分析起來(lái)就是內(nèi)部的鎖相環(huán)引入了抖動(dòng)。

芯片之間的互連要保證數(shù)據(jù)的無(wú)誤傳輸,在這方面,高速的差分信號(hào)線具有速率高,好布線,信號(hào)完整性好等特點(diǎn),A項(xiàng)目中的多芯片間互連均采用了高速差分信號(hào)線,在調(diào)試和測(cè)試中沒(méi)有出現(xiàn)問(wèn)題。PCB設(shè)計(jì)中要注意的問(wèn)題

PCB設(shè)計(jì)中要做到目的明確,對(duì)于重要的信號(hào)線要非常嚴(yán)格的要求布線的長(zhǎng)度和處理地環(huán)路,而對(duì)于低速和不重要的信號(hào)線就可以放在稍低的布線優(yōu)先級(jí)上。重要的部分包括：電源的分割;內(nèi)存的時(shí)鐘線,控制線和數(shù)據(jù)線的長(zhǎng)度要求;高速差分線的布線等等。

A項(xiàng)目中使用內(nèi)存芯片實(shí)現(xiàn)了1G大小的DDR memory,針對(duì)這個(gè)部分的布線是非常關(guān)鍵的,要考慮到控制線和地址線的拓?fù)浞植?數(shù)據(jù)線和時(shí)鐘線的長(zhǎng)度差別控制等方面,在實(shí)現(xiàn)的過(guò)程中,根據(jù)芯片的數(shù)據(jù)手冊(cè)和實(shí)際的工作頻率可以得出具體的布線規(guī)則要求,比如同一組內(nèi)的數(shù)據(jù)線長(zhǎng)度相差不能超過(guò)多少個(gè)mil,每個(gè)通路之間的長(zhǎng)度相差不能超過(guò)多少個(gè)mil等等。當(dāng)這些要求確定后就可以明確要求PCB設(shè)計(jì)人員來(lái)實(shí)現(xiàn)了,如果設(shè)計(jì)中所有的重要布線要求都明確了,可以轉(zhuǎn)換成整體的布線約束,利用CAD中的自動(dòng)布線工具軟件來(lái)實(shí)現(xiàn)PCB設(shè)計(jì),這也是在高速PCB設(shè)計(jì)中的一個(gè)發(fā)展趨勢(shì)。檢查和調(diào)試

當(dāng)準(zhǔn)備調(diào)試一塊板的時(shí)候,一定要先認(rèn)真的做好目視檢查,檢查在焊接的過(guò)程中是否有可見的短路和管腳搭錫等故障,檢查是否有元器件型號(hào)放置錯(cuò)誤,第一腳放置錯(cuò)誤,漏裝配等問(wèn)題,然后用萬(wàn)用表測(cè)量各個(gè)電源到地的電阻,以檢查是否有短路,這個(gè)好習(xí)慣可以避免貿(mào)然上電后損壞單板。調(diào)試的過(guò)程中要有平和的心態(tài),遇見問(wèn)題是非常正常的,要做的就是多做比較和分析,逐步的排除可能的原因,要堅(jiān)信“凡事都是有辦法解決的”和“問(wèn)題出現(xiàn)一定有它的原因”,這樣最后一定能調(diào)試成功。一些總結(jié)的話

現(xiàn)在從技術(shù)的角度來(lái)說(shuō),每個(gè)設(shè)計(jì)最終都可以做出來(lái),但是一個(gè)項(xiàng)目的成功與否,不僅僅取決于技術(shù)上的實(shí)現(xiàn),還與完成的時(shí)間,產(chǎn)品的質(zhì)量,團(tuán)隊(duì)的配合密切相關(guān),所以良好的團(tuán)隊(duì)協(xié)作,透明坦誠(chéng)的項(xiàng)目溝通,精細(xì)周密的研發(fā)安排,充裕的物料和人員安排,這樣才能保證一個(gè)項(xiàng)目的成功。

一個(gè)好的硬件工程師實(shí)際上就是一個(gè)項(xiàng)目經(jīng)理,他/她需要從外界交流獲取對(duì)自己設(shè)計(jì)的需求,然后匯總,分析成具體的硬件實(shí)現(xiàn)。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系,從中挑選出合適的方案,當(dāng)原理圖完成后,他/她要組織同事來(lái)進(jìn)行配合評(píng)審和檢查,還要和CAD工程師一起工作來(lái)完成PCB的設(shè)計(jì)。與此同時(shí),還要準(zhǔn)備好BOM清單,開始采購(gòu)和準(zhǔn)備物料,聯(lián)系加工廠家完成板的貼裝。在調(diào)試的過(guò)程中他/她要組織好軟件工程師來(lái)一起攻關(guān)調(diào)試,配合測(cè)試工程師一起解決測(cè)試中發(fā)現(xiàn)的問(wèn)題,等到產(chǎn)品推出到現(xiàn)場(chǎng),如果出現(xiàn)問(wèn)題,還需要做到及時(shí)的支持。所以做一個(gè)硬件設(shè)計(jì)人員要鍛煉出良好的溝通能力,面對(duì)壓力的調(diào)節(jié)能力,同一時(shí)間處理多個(gè)事務(wù)的協(xié)調(diào)和決斷能力和良好平和的心態(tài)等等。

還有細(xì)心和認(rèn)真,因?yàn)橛布O(shè)計(jì)上的一個(gè)小疏忽往往就會(huì)造成非常大的經(jīng)濟(jì)損失,比如以前碰到一塊板在PCB設(shè)計(jì)完備出制造文件的時(shí)候誤操作造成了電源層和地層連在了一起,PCB板制造完畢后又沒(méi)有檢查直接上生產(chǎn)線貼裝,到測(cè)試的時(shí)候才發(fā)現(xiàn)短路問(wèn)題,但是元器件已經(jīng)都焊接到板上了,結(jié)果造成了幾十萬(wàn)的損失。所以細(xì)心和認(rèn)真的檢查,負(fù)責(zé)任的測(cè)試,不懈的學(xué)習(xí)和積累,才能使得一個(gè)硬件設(shè)計(jì)人員持續(xù)不斷的進(jìn)步,而后術(shù)業(yè)有所小成。

相關(guān)文章：

如何設(shè)計(jì)一個(gè)合適的電源

對(duì)于現(xiàn)在一個(gè)電子系統(tǒng)來(lái)說(shuō),電源部分的設(shè)計(jì)也越來(lái)越重要,我想通過(guò)和大家探討一些自己關(guān)于電源設(shè)計(jì)的心得,來(lái)個(gè)拋磚引玉,讓我們?cè)陔娫丛O(shè)計(jì)方面能夠都有所深入和長(zhǎng)進(jìn)。

Q1：如何來(lái)評(píng)估一個(gè)系統(tǒng)的電源需求

Answer：對(duì)于一個(gè)實(shí)際的電子系統(tǒng),要認(rèn)真的分析它的電源需求。不僅僅是關(guān)心輸入電壓,輸出電壓和電流,還要仔細(xì)考慮總的功耗,電源實(shí)現(xiàn)的效率,電源部分對(duì)負(fù)載變化的瞬態(tài)響應(yīng)能力,關(guān)鍵器件對(duì)電源波動(dòng)的容忍范圍以及相應(yīng)的允許的電源紋波,還有散熱問(wèn)題等等。功耗和效率是密切相關(guān)的,效率高了,在負(fù)載功耗相同的情況下總功耗就少,對(duì)于整個(gè)系統(tǒng)的功率預(yù)算就非常有利了,對(duì)比LDO和開關(guān)電源,開關(guān)電源的效率要高一些。同時(shí),評(píng)估效率不僅僅是看在滿負(fù)載的時(shí)候電源電路的效率,還要關(guān)注輕負(fù)載的時(shí)候效率水平。

至于負(fù)載瞬態(tài)響應(yīng)能力,對(duì)于一些高性能的CPU應(yīng)用就會(huì)有嚴(yán)格的要求,因?yàn)楫?dāng)CPU突然開始運(yùn)行繁重的任務(wù)時(shí),需要的啟動(dòng)電流是很大的,如果電源電路響應(yīng)速度不夠,造成瞬間電壓下降過(guò)多過(guò)低,造成CPU運(yùn)行出錯(cuò)。

一般來(lái)說(shuō),要求的電源實(shí)際值多為標(biāo)稱值的＋－5%,所以可以據(jù)此計(jì)算出允許的電源紋波,當(dāng)然要預(yù)留余量的。

散熱問(wèn)題對(duì)于那些大電流電源和LDO來(lái)說(shuō)比較重要,通過(guò)計(jì)算也是可以評(píng)估是否合適的。

Q2：如何選擇合適的電源實(shí)現(xiàn)電路

Answer：根據(jù)分析系統(tǒng)需求得出的具體技術(shù)指標(biāo),可以來(lái)選擇合適的電源實(shí)現(xiàn)電路了。一般對(duì)于弱電部分,包括了LDO（線性電源轉(zhuǎn)換器）,開關(guān)電源電容降壓轉(zhuǎn)換器和開關(guān)電源電感電容轉(zhuǎn)換器。相比之下,LDO設(shè)計(jì)最易實(shí)現(xiàn),輸出紋波小,但缺點(diǎn)是效率有可能不高,發(fā)熱量大,可提供的電流相較開關(guān)電源不大等等。而開關(guān)電源電路設(shè)計(jì)靈活,效率高,但紋波大,實(shí)現(xiàn)比較復(fù)雜,調(diào)試比較煩瑣等等。

Q3：如何為開關(guān)電源電路選擇合適的元器件和參數(shù)

Answer：很多的未使用過(guò)開關(guān)電源設(shè)計(jì)的工程師會(huì)對(duì)它產(chǎn)生一定的畏懼心理,比如擔(dān)心開關(guān)電源的干擾問(wèn)題,PCB layout問(wèn)題,元器件的參數(shù)和類型選擇問(wèn)題等。其實(shí)只要了解了,使用一個(gè)開關(guān)電源設(shè)計(jì)還是非常方便的。

一個(gè)開關(guān)電源一般包含有開關(guān)電源控制器和輸出兩部分,有些控制器會(huì)將MOSFET集成到芯片中去,這樣使用就更簡(jiǎn)單了,也簡(jiǎn)化了PCB設(shè)計(jì),但是設(shè)計(jì)的靈活性就減少了一些。

開關(guān)控制器基本上就是一個(gè)閉環(huán)的反饋控制系統(tǒng),所以一般都會(huì)有一個(gè)反饋輸出電壓的采樣電路以及反饋環(huán)的控制電路。因此這部分的設(shè)計(jì)在于保證精確的采樣電路,還有來(lái)控制反饋深度,因?yàn)槿绻答伃h(huán)響應(yīng)過(guò)慢的話,對(duì)瞬態(tài)響應(yīng)能力是會(huì)有很多影響的。

而輸出部分設(shè)計(jì)包含了輸出電容,輸出電感以及MOSFET等等,這些的選擇基本上就是要滿足一個(gè)性能和成本的平衡,比如高的開關(guān)頻率就可以使用小的電感值（意味著小的封裝和便宜的成本）,但是高的開關(guān)頻率會(huì)增加干擾和對(duì)MOSFET的開關(guān)損耗,從而效率降低。使用低的開關(guān)頻率帶來(lái)的結(jié)果則是相反的。

對(duì)于輸出電容的ESR和MOSFET的Rds_on參數(shù)選擇也是非常關(guān)鍵的,小的ESR可以減小輸出紋波,但是電容成本會(huì)增加,好的電容會(huì)貴嘛。開關(guān)電源控制器驅(qū)動(dòng)能力也要注意,過(guò)多的MOSFET是不能被良好驅(qū)動(dòng)的。

一般來(lái)說(shuō),開關(guān)電源控制器的供應(yīng)商會(huì)提供具體的計(jì)算公式和使用方案供工程師借鑒的。窗體底端

第五篇：硬件工程師面試之IC設(shè)計(jì)篇

1、我們公司的產(chǎn)品是集成，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA

等的概念）。（仕蘭微面試題目）

2、FPGA和ASIC的概念，他們的區(qū)別。（未知）

答案：FPGA是可編程ASIC。

ASIC:專用集成電路，它是面向?qū)ｉT用途的電路，專門為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門陣列等其它ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)

3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）

4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目）

5、描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。（仕蘭微面試題目）

6、簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目）

7、IC設(shè)計(jì)前端到后端的流程和eda工具。（未知）

8、從RTL synthesis到tape out之間的設(shè)計(jì)flow,并列出其中各步使用的tool.（未知）

9、Asic的design flow。（威盛VIA 2003.11.06 上海筆試試題）

10、寫出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛）

11、集成電路前段設(shè)計(jì)流程，寫出相關(guān)的工具。（揚(yáng)智筆試）

先介紹下IC開發(fā)流程：

1.）代碼輸入（design input)

用vhdl或者是verilog語(yǔ)言來(lái)完成器件的功能描述，生成hdl代碼

語(yǔ)言輸入工具：SUMMITVISUALHDL

MENTORRENIOR

圖形輸入:composer(cadence);

viewlogic(viewdraw)

2.）電路（circuit simulation)

將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確

數(shù)字電路仿真工具：

Verolog：CADENCEVerolig-XL

SYNOPSYSVCS

MENTORModle-sim

VHDL :CADENCENC-vhdl

SYNOPSYSVSS

MENTORModle-sim

模擬電路仿真工具：

***ANTI HSpice pspice，spectre micro microwave:eesoft : hp

3.）邏輯綜合（synthesis tools)

邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝手段的門級(jí)電路；將初級(jí)仿真 中所沒(méi)有考慮的門沿（gates delay）反標(biāo)到生成的門級(jí)網(wǎng)表中,返回電路仿真階段進(jìn)行再 仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。

12、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目）

13、是否接觸過(guò)自動(dòng)布局布線？請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元 素？（仕蘭微面試題目）

14、描述你對(duì)集成電路工藝的認(rèn)識(shí)。（仕蘭微面試題目）

15、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題 目）

16、請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）

17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）

18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果？（仕蘭微面試題目）

19、解釋latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.（未知）

20、什么叫Latchup?（科廣試題）

21、什么叫窄溝效應(yīng)?（科廣試題）

22、什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差

別？（仕蘭微面試題目）

23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微

面試題目）

24、畫出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)

移特性。（Infineon筆試試題）

25、以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題）

26、Please explain how we describe the resistance in semiconductor.Comparethe resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛筆試題circuit design-beijing-03.11.09）

27、說(shuō)明mos一半工作在什么區(qū)。（凹凸的題目和面試）

28、畫p-bulk 的nmos截面圖。（凹凸的題目和面試）

29、寫schematic note（？），越多越好。（凹凸的題目和面試）

30、寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知）

31、太底層的MOS管物理特***覺(jué)一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，公式推?dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件: Cadence,Synopsys, Avant，UNIX當(dāng)然也要大概會(huì)操作。

32、unix 命令cp-r, rm,uname。（揚(yáng)智電子筆試）