第一篇：數(shù)電知識點總結(整理版)

數(shù)電復習知識點

第一章

1、了解任意進制數(shù)的一般表達式、2-8-10-16進制數(shù)之間的相互轉換；

2、了解碼制相關的基本概念和常用二進制編碼（8421BCD、格雷碼等）；

第三章

1、掌握與、或、非邏輯運算和常用組合邏輯運算（與非、或非、與或非、異或、同或）及其邏輯符號；

2、掌握邏輯問題的描述、邏輯函數(shù)及其表達方式、真值表的建立；

3、掌握邏輯代數(shù)的基本定律、基本公式、基本規(guī)則（對偶、反演等）；

4、掌握邏輯函數(shù)的常用化簡法（代數(shù)法和卡諾圖法）；

5、掌握最小項的定義以及邏輯函數(shù)的最小項表達式；掌握無關項的表示方法和化簡原則；

6、掌握邏輯表達式的轉換方法（與或式、與非－與非式、與或非式的轉換）；

第四章

1、了解包括MOS在內的半導體元件的開關特性；

2、掌握TTL門電路和MOS門電路的邏輯關系的簡單分析；

3、了解拉電流負載、灌電流負載的概念、噪聲容限的概念；

4、掌握OD門、OC門及其邏輯符號、使用方法；

5、掌握三態(tài)門及其邏輯符號、使用方法；

6、掌握CMOS傳輸門及其邏輯符號、使用方法；

7、了解正邏輯與負邏輯的定義及其對應關系；

8、掌握TTL與CMOS門電路的輸入特性（輸入端接高阻、接低阻、懸空等）；

第五章

1、掌握組合邏輯電路的分析與設計方法；

2、掌握產生競爭與冒險的原因、檢查方法及常用消除方法；

3、掌握常用的組合邏輯集成器件（編碼器、譯碼器、數(shù)據選擇器）；

4、掌握用集成譯碼器實現(xiàn)邏輯函數(shù)的方法；

5、掌握用2n選一數(shù)據選擇器實現(xiàn)n或者n＋1個變量的邏輯函數(shù)的方法；

第六章

1、掌握各種觸發(fā)器（RS、D、JK、T、T’）的功能、特性方程及其常用表達方式（狀態(tài)轉換表、狀態(tài)轉換圖、波形圖等）；

2、了解各種RS觸發(fā)器的約束條件；

3、掌握異步清零端Rd和異步置位端Sd的用法；

2、了解不同功能觸發(fā)器之間的相互轉換；

第七章

1、了解時序邏輯電路的特點和分類；

2、掌握時序邏輯電路的描述方法（狀態(tài)轉移表、狀態(tài)轉移圖、波形圖、驅動方程、狀態(tài)方程、輸出方程）；

3、掌握同步時序邏輯電路的分析與設計方法，掌握原始狀態(tài)轉移圖的化簡；

4、了解異步時序邏輯電路的簡單分析；

5、掌握移位寄存器、計數(shù)器的功能、工作原理和實際應用等；

6、掌握集成計數(shù)器實現(xiàn)任意進制計數(shù)器的方法；

7、掌握用移位寄存器、計數(shù)器以及其他組合邏輯器件構成循環(huán)序列發(fā)生器的原理；

第八章

1、掌握門電路和分立元件構成的施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器的電路組成及工作原理，掌握相關參數(shù)的計算方法；

2、掌握用555電路構成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器的方法以及工作參數(shù)的計算或者改變方法；

第九章

1、了解ROM和RAM的基本概念；

2、了解存儲器容量的表示方法和擴展方法，了解存儲容量與地址線、數(shù)據線的關系。

第一章數(shù)制和碼制

1、什么是數(shù)制、碼制

2、二進制、十進制、八進制、十六進制相互轉換，不同數(shù)制數(shù)的的大小排列

3、求二進制數(shù)的反碼、補碼（包括無符號數(shù)、有符號數(shù)）

4、十進制數(shù)對應的8421BCD碼、余三碼、格雷碼

第二章、邏輯代數(shù)

0、什么是邏輯代數(shù)，邏輯變量的取值特點

1、與、或、非、與非、或非、與或非、異或、同或運算，運算符號、邏輯符號、邏輯功能、運算關系

2、邏輯代數(shù)基本公式：運算規(guī)則、運算法則、交換律、結合律、分配率、摩根定律公式

3、邏輯代數(shù)常用公式：吸收率I、II；冗余律；

4、邏輯代數(shù)基本定理：代入定理、反演定理、對偶定理，求反演式、對偶式

5、什么是邏輯函數(shù)

卡諾圖化簡?邏輯函數(shù)式（最小項表達式）?真值表?

6、邏輯函數(shù)的表示方法：真值表、邏輯函數(shù)式、邏輯圖、波形圖以及相互之間的轉換 邏輯問題抽象

7、邏輯函數(shù)化簡（公式、卡諾圖）

第三章

1、什么是門電路

2、正負邏輯的概念

3、二極管、三極管、MOS管開關特性：靜態(tài)開關特性、動態(tài)開關特性（主要是結論）

4、二極管與門、或門原理，寫表達式

5、CMOS反相器、CMOS與非門、CMOS或非門，認識電路寫表達式

6、CMOS反相器閾值電壓值、輸入噪聲容限值及其意義

7、CMOS門電路無輸入特性，輸出特性：輸出低電平電流、輸出高電平電流

8、CMOS門電路傳輸延遲時間意義

9、OD門、TS門給出邏輯符號電路會寫表達式、分析功能；OD門輸出并聯(lián)使用功能。

10、CMOS傳輸門功能（根據邏輯符號分析）、雙向模擬開關功能分析

11、CMOS門電路多于不用輸入端的處理（不影響邏輯功能、不能懸空）

12、三極管反相器分析

13、TTL反相器：輸入高、低電平各三極管的工作狀態(tài)（導通、截止、飽和、倒置工作情況）

14、TTL反相器閾值電壓值、輸入噪聲容限電壓值及其意義

15、TTL反相器輸入特性曲線讀出輸入短路電流值（輸入低電平電流值）、輸入高電平電流值、理解輸出高電平電流、輸出低電平電流（極限值）；TTL反相器扇出系數(shù)的計算及其意義。

16、TTL反相器輸入負載特性：開門電阻（值）、關門電阻（值）

17、TTL反相器傳輸延遲時間的意義

18、TTL與非門（多發(fā)射極三極管實現(xiàn)的邏輯功能）、或非門，認識電路并寫邏輯表達式

19、普通TTL門、CMOS輸出端能否并聯(lián)使用

20、OC門、TS門邏輯符號給定電路分析邏輯功能并畫波形圖。

第四章 組合邏輯電路

1、組合邏輯電路、時序邏輯電路的概念區(qū)別，電路區(qū)別

2、組合邏輯電路分析（真值表分析邏輯功能）

3、組合邏輯電路設計（分立門電路器件設計、中規(guī)模集成電路設計譯碼器、數(shù)據選擇器等）組合邏輯電路設計的步驟（最簡與或表達式、與非-與非表達式、最簡與或非表達式）

4、編碼器：輸入信號端與輸出編碼端的關系；互斥編碼器、優(yōu)先編碼器區(qū)別 010?0，其余全為1，則輸出編碼為Y2'Y1'Y0'?' 74HC148功能，若輸入I5 74HC147功能。

5、譯碼器：輸入編碼端與輸出信號端的關系；

74HC138功能分析：基本功能、擴展功能；兩片74HC138級聯(lián)構成4線-16線譯碼器；74HC138設計組合邏輯函數(shù)；

6、數(shù)據選擇器：概念（含義）；輸入信號、輸出端的關系；74HC153、74HC151基本功能、擴展功能、級聯(lián)；數(shù)據選擇器設計組合邏輯函數(shù)。

7、加法器：全加器、半加器的概念，會設計；74HC283構成8421BCD碼轉余三BCD碼。

8、數(shù)值比較器，輸入、輸出信號關系；數(shù)值比較器級聯(lián)。

9、判斷一個電路是否存在競爭冒險；消除競爭冒險的方法

第五章 觸發(fā)器

1、觸發(fā)器從邏輯功能上分為幾種、從CLK信號控制方面（電路結構）分幾種

2、SR鎖存器、電平觸發(fā)的SR觸發(fā)器（D觸發(fā)器），認識電路會分析功能。

3、各種觸發(fā)器要認識邏輯符號，會畫波形圖。

4、主從SR觸發(fā)器、主從JK觸發(fā)器，CLK有效期間接收信號的特點（主從JK觸發(fā)器的一次變化現(xiàn)象）。

5、邊沿觸發(fā)器認識邏輯符號，注意異步清零端、異步置1端的邏輯控制（優(yōu)先權最高）。

6、觸發(fā)器邏輯功能表示形式（方法）有幾種，給定觸發(fā)器會給出其不同的表示形式。

第二篇：數(shù)電知識點匯總

數(shù)電知識點匯總

第一章：

1，二進制數(shù)、十六進制與十進制數(shù)的互化，十進制化為8421BCD代碼 2，原碼，補碼，反碼及化為十進制數(shù) 3，原碼=補碼反碼+1 重點課后作業(yè)題：題1.7,1.10 第二章：

1，與，或，非，與非，或非，異或，同或，與或非的符號（2種不同符號，課本P22，P23上側）及其表達式。

A☉A☉A??A=？(當A的個數(shù)為奇數(shù)時，結果為A，當A的個數(shù)為偶數(shù)時，結果為1)A⊕A⊕A??A=？（當A的個數(shù)為奇數(shù)時，結果為A，當A的個數(shù)為偶數(shù)時，結果為0)2，課本P25，P26幾個常用公式（化簡用）3，定理（代入定理，反演定理，對偶定理），學會求一表達式的對偶式及其反函數(shù)。

4，※※卡諾圖化簡：最小項寫1，最大項寫0，無關項寫×。畫圈注意事項： 圈內的“1”必須是2n個；“1”可以重復圈,但每圈一次必須包含沒圈過的“1”； 每個圈包含“1”的個數(shù)盡可能多，但必須相鄰，必須為2n個；圈數(shù)盡可能的少；要圈完卡諾圖上所有的“1”。

5，一個邏輯函數(shù)全部最小項之和恒等于1 6，已知某最小項，求與其相鄰的最小項的個數(shù)。

7，使用與非門時多余的輸入端應該接高電平，或非門多余的輸入端應接低電平。8，三變量邏輯函數(shù)的最小項共有8個，任意兩個最小項之積為0.9，易混淆知識辨析：

1）如果對72個符號進行二進制編碼，則至少需要7位二進制代碼。

2）要構成13進制計數(shù)器，至少需要4個觸發(fā)器。3）存儲8位二進制信息需要8個觸發(fā)器。4）N進制計數(shù)器有N個有效狀態(tài)。

5）一個具有6位地址端的數(shù)據選擇器的功能是2^6選1.重點課后作業(yè)題：P61 題2.10~2.13題中的（1）小題，P62-P63題2.15（7），題2.16（b）,題2.18（3）、（5）、（7），P64題2.22（3）、2.23（3）、2.25（3）。

第三章：

1，二極管與門，或門的符號（課本P71，P72）

2，認識N溝道增強型MOS管，P溝道增強型MOS管，N溝道耗盡型，P溝道耗盡型的符號，學會由符號判斷其類型和由類型推其符號。（課本P79）3，CMOS反相器的符號（課本P80）4，噪聲容限（課本P82）

5，CMOS與非門和或非門的符號（課本P92）

6，CMOS類型的OD與非門符號，功能。CMOS類型的OD線與符號及功能（課本P94，95）

7，CMOS類型的傳輸門，三態(tài)門功能及符號。（課本P97，P99）

8，TTL門電路中的三極管反相器符號(課本P114)。關于三極管，當Vbc<0,三極管處于放大狀態(tài)，當vbc>0,三極管處于飽和狀態(tài)。

9，TTL門電路中的OC門和三態(tài)門（課本P132，P134）

10，會分析TTL門電路中RP的作用，當RP≤0.7KΩ，相當于輸入低電平；當RP≥1.5KΩ相當于輸入高電平。而CMOS的無論通過接地的電阻為多大，只要接地，都視為輸入低電平。11，CMOS電路不允許懸空，必須接高電平。TTL或非門多余的輸入端接低電平，CMOS或非門多余的輸入端接低電平。

12，N型半導體是在本征半導體中摻入五價元素形成，其多子是電子。13，若要三極管工作在放大狀態(tài)，發(fā)射結應該正向偏置。14，了解扇出系數(shù)的概念。

扇出系數(shù)就是一個門電路驅動同類型門電路的個數(shù)。也就是表示門電路的帶負載能力。（詳情請查看數(shù)電課件“第三章 門電路（5）（2）”的28~32頁，有詳細介紹）

第四章：

1，組合邏輯電路：任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關。組合邏輯電路通常由門電路組合而成。

組合邏輯電路常見類型：編碼器，譯碼器，數(shù)據選擇器，數(shù)值比較器，加法器，函數(shù)發(fā)生器，奇偶校驗器、發(fā)生器。2，學會由邏輯函數(shù)得其真值表。3，普通編碼器（任何時刻只允許輸入一個編碼信號）；優(yōu)先編碼器，例如74HC148，輸入輸出均以低電平為有效信號。I7’的優(yōu)先權最高，I0’的優(yōu)先權最低。具體原理見課本P171。

4，用3線-8線譯碼器（74HC138）實現(xiàn)要求的邏輯功能。5，用4選1選擇器，8選1選擇器實現(xiàn)要求的邏輯功能。6，了解半加器，全加器的真值表，邏輯圖及符號。

7，典例：當編碼器74LS148的輸入端I1’,I5’,I6’為低電平，選通輸入端S’為低電平，其余輸入端為高電平時，輸出信號Y2’Y1’Y0’為001。

第五章：

1，SR或非，與非鎖存器符號及其功能

2，電平觸發(fā)觸發(fā)器：帶置位，復位端的SR觸發(fā)器；D觸發(fā)器。3，脈沖觸發(fā)觸發(fā)器：主從SR，JK觸發(fā)器。4，邊沿觸發(fā)觸發(fā)器 5，課本P237-P239各觸發(fā)器的符號及其表達式。6，RS觸發(fā)器有約束條件。

重點課后作業(yè)題：5.9 5.10 5.12 5.15 5.16（畫波形）

第六章：

1，時序邏輯電路：任意時刻的輸出信號不僅取決于當時的輸入信號，而且還取決于電路原來的狀態(tài)。時序邏輯電路的電路結構是組合電路和存儲電路組成。2，時序邏輯電路的類型：寄存器，移位寄存器，計數(shù)器，順序脈沖發(fā)生器。3，時序電路可以分為米利型和穆爾型。（課本P261）

4，時序邏輯電路解題注意驅動方程，特性方程，狀態(tài)方程，輸出方程。狀態(tài)轉化圖和狀態(tài)轉化表的書寫。5，學會設計同步時序邏輯電路。（課本P317-P319）（例題：課本課后作業(yè)題P353，題6.31）

6，次態(tài)卡諾圖的書寫及其應用。

7，掌握160，161芯片的異步清零和同步置數(shù)法。例如題目要求顯示“1—7”，則必須使用同步置數(shù)法，因為起始值為“1”。

當題目要求顯示“0-7”時，用置數(shù)法時，D0-D3引腳必須接在一起之后接地，而用清零法時則不必。

8, 8位序列信號發(fā)生器的題，當輸出Y那里沒有圈時，輸出照D0~D7的順序原樣輸出；當輸出Y那里有圈時，輸出照D0~D7的順序反相輸出。

第十章：

1，脈沖整形電路：施密特觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器。

2，脈沖振蕩電路：對稱式和非對稱式多諧振蕩器、環(huán)形振蕩器以及用施密特觸發(fā)器構成的多諧振蕩器。

3，了解用門電路組成的施密特觸發(fā)器同向輸出和反向輸出的電壓傳輸特性圖。4，回差電壓的概念：用555定時器構成的施密特觸發(fā)器，當Vco懸空時，△VT=vcc/3

5，掌握用555定時器接成的施密特觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器的周期。單穩(wěn)態(tài)觸發(fā)器：tW（輸出脈寬）=RCln3=1.1RC 多諧振蕩器：充電時間T1=（R1+R2）*Cln2，放電時間T2=R2 *Cln2，電路的振蕩周期T=T1+T2=（R1+2R2）*Cln2，輸出脈沖的占空比q=T1/T=（R1+R2）/(R1+2R2)施密特觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器，多諧振蕩器的一些區(qū)別： 施密特觸發(fā)器：

2、6引腳接在一起，引入輸入VI。（圖上沒有R1，R2）單穩(wěn)態(tài)觸發(fā)器：

2、6引腳不接在一起。

多諧振蕩器：2,6引腳接在一起，多引入了R1和R2兩個電阻。6，為了將三角波變化成同頻率的矩形波，應選用施密特觸發(fā)器。7，單穩(wěn)態(tài)觸發(fā)器中，兩個狀態(tài)一個是穩(wěn)態(tài)，另一個是暫穩(wěn)態(tài)。

第三篇：數(shù)電總結

時間過的真快，轉眼十三周的數(shù)電課已經結束，但是對于我們每個人來說各自的收獲是不同的。對于我來說數(shù)電依然是那樣的熟悉又陌生，也許是平時學習不夠認真基本知識學的不夠扎實，再也許是平時對數(shù)電看的較少、花費的精力不夠，所以才會有這種云里霧里的感覺吧！考試很快就要到啦，所以我們要抓起書本好好地復習，不僅僅是為了考試更是為了鞏固所學習的知識，為以后的專業(yè)課學習打下堅實的基??同時通過本學期的學習我對數(shù)電也有了一定的了解。

首先，《數(shù)字電路》課程是電子信息與電氣工程系的專業(yè)基礎課程及相關專業(yè)必修的一門專業(yè)技術基礎課，是電學類學生知識結構的重要組成部分，它主要研究各種半導體的性能、電路及其應用的科學。在人才培養(yǎng)中起著十分重要的作用。《數(shù)字電路》課程又是一門實踐性極強的課程，其先修課程《電路分析基礎》和《模擬電路》，為數(shù)字電路的學習提供了引導性的背景知識；同時數(shù)字電路的學習也為后續(xù)課程后續(xù)課程：《微機原理》、《EDA技術》、《單片機》等的學習打下基礎，并以此為平臺展開學習。

該課程不但要求我們熟練地掌握理論知識，同時對動手能力、實踐能力和系統(tǒng)設計能力有較高的要求，為后續(xù)的課程的學習打下基礎，同時為以后走上工作崗位打下基礎。我們想要學好本門課程，僅僅做到：“課堂緊跟教師、積極思考、學會邏輯思維、學會歸納和總結的方法，能夠做到舉一反三，并且課后多做練習，鞏固做學的知識，達到熟練掌握一般數(shù)字電路的分析方法和設計方法；熟悉各類常用的數(shù)字集成電路的特性和原理，掌握其典型應用?！笔遣粔虻模覀冞€要在課外時間花費大量時間去圖書館、互聯(lián)網、閱覽室等查詢我們用到的資料，同時也要多多和老師溝通互動以便更好的掌握、利用數(shù)字電子器件實現(xiàn)要求的電路功能，并熟悉新型數(shù)字電子器件、產品的工程應用。并且為以后的專業(yè)課程的學習打下良好的基礎。驗證性的實驗課程同時與數(shù)電的學習相輔相成，所以我有必要上好每次實驗課，認真記錄數(shù)據，分析試驗過程中遇到的現(xiàn)象，學會分析問題、解決問題的方法。這樣對于我們數(shù)電的課學習將大有裨益。

在學習的過程中遇到問題是在所難免的，最初的時候聽到數(shù)電是從高年級的學長那里聽來的，他們口中的數(shù)電是簡單的，到我們真正自己接觸到的時候發(fā)現(xiàn)：“開始的時候數(shù)電的確不難因為我們學過C語言，開始的數(shù)制是我們學習過的課程，可是到了后來的說觸發(fā)器、編碼器、譯碼器、計數(shù)器等知識。特別是關于邏輯電路的分析與設計的學習，才發(fā)現(xiàn)數(shù)電原來并不容易，學習開始有點吃力，與自己設想的、聽到的不一樣?！备械匠粤Φ臅r候是我認識到僅僅書本課堂是解決不了問題的，課后下功夫才是王道，所以去圖書館、瀏覽網頁成了必修課，從那以后我就更加深刻的認識到自己學習的重要性，大學里并不是所有的知識都是

老師教授的，大部分的知識是靠自己努力學來的！

在為期十三周的數(shù)電學習過程中，胡老師的認真的教學態(tài)度、嚴謹?shù)闹螌W風格無時無刻不在影響著我們，在我們遇到問題時胡老師的悉心指導的聲音縈繞耳旁，在我們不懂的時候胡老師更是不厭其煩的一遍遍講解，點點滴滴都在感動著我們！

最后祝愿胡老師：工作順利、萬事如意、身體健康！

學生：

08電子（3）班

第四篇：大學數(shù)電課程重點知識點歸納

大學數(shù)電課程重點知識點歸納

第一章

邏輯代數(shù)基礎知識要點一、二進制、十進制、十六進制數(shù)之間的轉換；二進制數(shù)的原碼、反碼和補碼

二、邏輯代數(shù)的三種基本運算以及5種復合運算的圖形符號、表達式和真值表：與、或、非

三、邏輯代數(shù)的基本公式和常用公式、基本規(guī)則

邏輯代數(shù)的基本公式

邏輯代數(shù)常用公式：

吸收律：

消去律：

多余項定律：

反演定律：

基本規(guī)則：反演規(guī)則和對偶規(guī)則，例1-5

四、邏輯函數(shù)的三種表示方法及其互相轉換

邏輯函數(shù)的三種表示方法為：真值表、函數(shù)式、邏輯圖

會從這三種中任一種推出其它二種，詳見例1-7

五、邏輯函數(shù)的最小項表示法：最小項的性質；例1-8

六、邏輯函數(shù)的化簡：要求按步驟解答

1、利用公式法對邏輯函數(shù)進行化簡

2、利用卡諾圖對邏輯函數(shù)化簡

3、具有約束條件的邏輯函數(shù)化簡

例1.1

利用公式法化簡

解：

例1.2

利用卡諾圖化簡邏輯函數(shù)

約束條件為

解：函數(shù)Y的卡諾圖如下：

第二章

門電路知識要點一、三極管開、關狀態(tài)

1、飽和、截止條件：截止：，飽和：

2、反相器飽和、截止判斷

二、基本門電路及其邏輯符號

與門、或非門、非門、與非門、OC門、三態(tài)門、異或；

傳輸門、OC/OD門及三態(tài)門的應用

三、門電路的外特性

1、輸入端電阻特性：對TTL門電路而言，輸入端通過電阻接地或低電平時，由于輸入電流流過該電阻，會在電阻上產生壓降，當電阻大于開門電阻時，相當于邏輯高電平。習題2-7

以下內容了解

2、輸入短路電流IIS

輸入端接地時的輸入電流叫做輸入短路電流IIS。

3、輸入高電平漏電流IIH

輸入端接高電平時輸入電流

4、輸出高電平負載電流IOH5、輸出低電平負載電流IOL6、扇出系數(shù)NO

一個門電路驅動同類門的最大數(shù)目

第三章

組合邏輯電路知識要點

一、組合邏輯電路：任意時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關

二、組合邏輯電路的分析方法（按步驟解題）

三、若干常用組合邏輯電路

譯碼器（74LS138）

全加器（真值表分析）

數(shù)選器（74151和74153）

四、組合邏輯電路設計方法（按步驟解題）

1、用門電路設計

2、用譯碼器、數(shù)據選擇器實現(xiàn)

例3.1

試設計一個三位多數(shù)表決電路

1、用與非門實現(xiàn)

2、用譯碼器74LS138實現(xiàn)

3、用雙4選1數(shù)據選擇器74LS153

解：1.邏輯定義

設A、B、C為三個輸入變量，Y為輸出變量。邏輯1表示同意，邏輯0表示不同意，輸出變量Y=1表示事件成立，邏輯0表示事件不成立。

2.根據題意列出真值表如表3.1所示

表3.1

3.經化簡函數(shù)Y的最簡與或式為：

4.用門電路與非門實現(xiàn)

函數(shù)Y的與非—與非表達式為：

邏輯圖如下：

5.用3—8譯碼器74LS138實現(xiàn)

由于74LS138為低電平譯碼，故有

由真值表得出Y的最小項表示法為：

用74LS138實現(xiàn)的邏輯圖如下：

6.用雙4選1的數(shù)據選擇器74LS153實現(xiàn)

74LS153內含二片雙4選1數(shù)據選擇器，由于該函數(shù)Y是三變量函數(shù)，故只需用一個4選1即可，如果是4變量函數(shù)，則需將二個4選1級連后才能實現(xiàn)

74LS153輸出Y1的邏輯函數(shù)表達式為：

三變量多數(shù)表決電路Y輸出函數(shù)為：

令

A=A1，B=A0，C用D10~D13表示，則

∴D10=0，D11=C，D12=C，D13=1

邏輯圖如下：

注：實驗中1位二進制全加器設計：用138或153如何實現(xiàn)？1位二進制全減器呢？

第四章

觸發(fā)器知識要點

一、觸發(fā)器：能儲存一位二進制信號的單元

二、各類觸發(fā)器框圖、功能表和特性方程

RS：

SR=0

JK：

D：

T：

T＇：

三、各類觸發(fā)器動作特點及波形圖畫法

基本RS觸發(fā)器：SD、RD每一變化對輸出均產生影響

時鐘控制RS觸發(fā)器：在CP高電平期間R、S變化對輸出有影響

主從JK觸發(fā)器：在CP=1期間，主觸發(fā)器狀態(tài)隨R、S變化。CP下降沿，從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉。在CP=1期間，JK狀態(tài)應保持不變，否則會產生一次狀態(tài)變化。

T＇觸發(fā)器：Q是CP的二分頻

邊沿觸發(fā)器：觸發(fā)器的次態(tài)僅取決于CP（上升沿/下降沿）到達時輸入信號狀態(tài)。

四、觸發(fā)器轉換

D觸發(fā)器和JK觸發(fā)器轉換成T和T’觸發(fā)器

第五章

時序邏輯電路知識要點

一、時序邏輯電路的組成特點：任一時刻的輸出信號不僅取決于該時刻的輸入信號，還和電路原狀態(tài)有關。

時序邏輯電路由組合邏輯電路和存儲電路組成。

二、同步時序邏輯電路的分析方法（按步驟解題）

邏輯圖→寫出驅動方程→寫出狀態(tài)方程→寫出輸出方程→畫出狀態(tài)轉換圖

（詳見例5-1）

三、典型時序邏輯電路

1.移位寄存器及移位寄存器型計數(shù)器。

2.用T觸發(fā)器構成二進制加法計數(shù)器構成方法。

T0=1

T1=Q0

···

Ti=Qi-1

Qi-2

···Q1

Q0

3.集成計數(shù)器框圖及功能表的理解

4位同步二進制計數(shù)器74LS161：異步清0（低電平），同步置數(shù)，CP上升沿計數(shù)，功能表

4位同步十進制計數(shù)器74LS160：同74LS161

同步十六進制加/減計數(shù)器74LS191：無清0端，只有異步預置端，功能表

雙時鐘同步十六進制加減計數(shù)器74LS193：有二個時鐘CPU，CPD，異步置0（H），異步預置（L）

四、時序邏輯電路的設計

（按步驟解題）

1．用觸發(fā)器組成同步計數(shù)器的設計方法及設計步驟（例5-3）

邏輯抽象→狀態(tài)轉換圖→畫出次態(tài)

以及各輸出的卡諾圖→利用卡諾圖求狀態(tài)方程和驅動方程、輸出方程→檢查自啟動（如不能自啟動則應修改邏輯）→畫邏輯圖

2．用集成計數(shù)器組成任意進制計數(shù)器的方法

置0法：如果集成計數(shù)器有清零端，則可控制清零端來改變計數(shù)長度。如果是異步清零端，則N進制計數(shù)器可用第N個狀態(tài)譯碼產生控制信號控制清零端，如果是同步清零，則用第N-1個狀態(tài)譯碼產生控制信號，產生控制信號時應注意清零端時高電平還是低電平。

置數(shù)法：控制預置端來改變計數(shù)長度。

如果異步預置，則用第N個狀態(tài)譯碼產生控制信號

如果同步預置，則用第N-1個狀態(tài)譯碼產生控制信號，也應注意預置端是高電平還是低電平。

兩片間進位信號產生：有串行進位和并行進位二種方法

詳見例5-5至5-8

第六章

可編程邏輯器件知識要點

一、半導體存儲器的分類及功能（了解）

從功能上分

二、半導體存儲器結構

（了解）

ROM、RAM結構框圖以及兩者差異

三、RAM存儲器容量擴展

位擴展：增加數(shù)據位數(shù)

字擴展：增加存儲單元

第八章

脈沖波形產生和整形知識要點

重點：555電路及其應用

一、用555組成多諧振蕩器

1.電路組成如圖6.5所示

圖6.5

2.電路參數(shù)：

充電：(R1+R2)C

放電：

R2C

周期：T=(R1+2R2)C

ln2

占空比：

二、用555電路組成施密特觸發(fā)器

1.電路如圖6.1所示

2.回差計算，回差

3.對應Vi輸入波形、輸出波形如圖6.2所示

三、用555電路組成單穩(wěn)電路

1.電路如圖6.3所示

穩(wěn)態(tài)時

VO=0。

Vi2有負脈沖觸發(fā)時VO=1。

2.脈寬參數(shù)計算

3.波形如圖6.4所示

第九章

數(shù)模和模數(shù)轉換知識要點

一、D/A

轉換器

D/A

轉換器的一般形式為：VO=KDi，K為比例系數(shù)，Di為輸入的二進制數(shù)，D/A

轉換器的電路結構主要看有權電阻、權電流、權電容以及開關樹型D/A

轉換器。

權電阻及倒T型電阻網絡D/A轉換器輸出電壓和輸入二進制數(shù)之間關系的推導過程。

二、A/D

轉換器

1.A/D

轉換器基本原理

取樣定理：為保證取樣后的信號不失真恢復變量信號，設采樣頻率為，原信號最高頻率為，則。

A/D

轉換器過程：采樣、保持、量化、編碼

2.典型A/D

轉換器的工作原理

逐次逼近型A/D

轉換器原理

計數(shù)型A/D

轉換器原理

第五篇：數(shù)電實驗總結

浙江大學2010-2011學年下學期《數(shù)字電子技術基礎實驗》總結報告

數(shù)電實驗總結

在本學期的數(shù)電實驗中我發(fā)現(xiàn)了實驗的樂趣，并且十分享受做實驗的過程。用各種不同功能的芯片來實現(xiàn)各種各樣的電路，在短短的一個夏學期，從簡單的與非門做起，到與或非、觸發(fā)器、計數(shù)器等集成電路芯片，組合連接，自己設計電路構成，來實現(xiàn)最終的電路要達到的目的。

實驗中，我們不僅學習了Quartus與Multisim軟件的仿真應用，也學習了怎樣用手里的芯片從頭開始設計電路。首先分析電路要實現(xiàn)的功能，利用真值表與卡諾圖寫出輸入輸出的邏輯函數(shù)，再配合芯片改寫成合適的邏輯函數(shù)，最后連接成一個完整的電路。除了掌握了實驗箱與示波器的使用之外，對電路錯誤的調試也有了一定的了解。與其他實驗相比，數(shù)電實驗的輸入輸出只采用高低電平，結果一目了然，同時信號的輸出更容易受導線與空載的影響，這是實驗中要尤其注意的事情。

與其他班級不同的是，x老師的數(shù)電實驗班采用開放式自主性實驗設計，除了需要掌握的推薦電路以外，每次實驗還有很多額外的電路供同學們設計與參考，給了我們很大的選題自由，也讓我們見識到了更多的數(shù)電電路。為了在實驗課上能快速地成功連接電路，需要非常充分的課前預習，如果課前對要做的實驗沒有一定的研究的話，實驗的效率就會較低。這也是我第一次意識到課前預習的重要性。

這種自主性設計實驗，其實也是一種競爭機制。因為沒有規(guī)定只做哪幾個電路，所以為了最后的分數(shù)，普遍認為做的越多越好，這也使得要寫出一份實驗報告需要花一定的時間和精力。這樣也使得我更加認真地去對待每一份實驗報告，把設計過程與仿真都詳細寫出，每次動手實驗后也會總結出一些經驗。相比其他班級的每次兩三頁了事的實驗報告，我認為我們的實驗報告更像一份自己的實驗報告，而不是千篇一律的作業(yè)。對于FPGA的創(chuàng)新實驗，我認為這種方式非常的難得，身為普通的學生，我們難以接觸到真正可以用于實際的電路板，并把自己設計的程序下載到板子上去。結合在這方面遇到的困難，我有以下兩點建議：

1、在介紹Quartus的使用時，老師從各模塊的編程到模塊間的連接到最后的引腳分配，詳細講解了一個計時器的實現(xiàn)。由于第一次接觸這個軟件，老師講解時把參考書翻過來翻過去，不是按一定的順序，而我聽課時做筆記也沒有做的很系統(tǒng)，因此后來有些遺忘，編程遇到了一定的困難，參考書里內容頗多，查閱時有點無從下手。所以希望老師可以把用Quartus做程序的要點寫在課件上，可以方便我們課后復習與查閱；或者當堂課布置作業(yè)練手；或者對同學們強調筆記一定要做全，否則以后就想不起來了。

2、希望老師對應試方面的編程有所強調。

最后，感謝x老師一學期以來認真負責的教導，并且感謝老師親切的答疑解惑，與提供實驗室的開放。

2011年6月21日