第一篇：modelsim仿真小結(jié)（最終版）

Modelsim仿真小結(jié)

Modelsim的基本仿真流程大致分以下幾個(gè)步驟：建庫(kù)、編譯工程、前后仿真、調(diào)試等。Modelsim仿真既可以在modelsim界面操作，也可以用do文件實(shí)現(xiàn)，這里結(jié)合學(xué)習(xí)的教程、網(wǎng)上看到的資料，和實(shí)際遇到的一些問題，分別做一整理小結(jié)。

1.建庫(kù)

建庫(kù)包括Altera庫(kù)和Xilinx庫(kù)，同時(shí)都包括Verilog和VHDL。這里只建了Verilog庫(kù)，VHDL和Verilog步驟相同。

對(duì)于Altera庫(kù)主要包括lpm元件庫(kù)、Mega_Function庫(kù)atera_mf、altera原語(yǔ)庫(kù)altera_primitive和各器件系列模型庫(kù)。前三種是調(diào)用altera模塊的必備庫(kù)，第四種是進(jìn)行綜合后功能仿真和布線后時(shí)序仿真需要的庫(kù)，和器件系列有關(guān)，只選對(duì)應(yīng)系列即可。

Altera庫(kù)創(chuàng)建和編譯步驟如下：

a)在Modelsim安裝目錄下新建文件夾，命名altera_lib，以存放編譯后的庫(kù)文件，可以在altera_lib下新建Verilog和VHDL兩個(gè)子文件夾，分別存放Verilog和VHDL庫(kù)。b)打開Modelsim，新建Library，file->new->library..c)如下圖，創(chuàng)建lpm庫(kù)，路徑E:modeltech_10.1aaltera_libVeriloglpm

d)添加庫(kù)文件，并編譯，compile-> compile …，出現(xiàn)compile source files窗口，library 指定到lpm下，查找范圍，選quartus安裝目錄下… edasim_lib目錄里的仿真原型文件：220model.v，點(diǎn)compile，點(diǎn)done。

到此，lpm庫(kù)建立完畢。

e)同理，建立altera_mf庫(kù)添加 altera_mf.v，建立primitive庫(kù)添加altera_primitive.v 建立各系列的模型庫(kù)，命名可用系列名加_ver“xxx_ver”，也可隨意吧，添加各系列的xxx_atoms.v。

這里，也可以把以上庫(kù)放在一個(gè)文件夾，這樣做簡(jiǎn)單，一次就搞定，分開也就是條理清楚，沒人去看，所以沒必要。

f)修改modelsim.ini文件，為的是讓modelsim能自動(dòng)map到已經(jīng)編譯的這些庫(kù)上。先去掉只讀屬性，在[Library]和[vcom]之間加上：庫(kù)名=庫(kù)路徑[絕對(duì)路徑或者相對(duì)路徑]，相對(duì)路徑是相對(duì)于modelsim安裝路徑，modelsim安裝路徑用$MODEL_TECH表示。

這里所有庫(kù)都放在E:modeltech_10.1aaltera_lib下，庫(kù)名是altera_lib，這里只添加一句： altera_lib = E:modeltech_10.1aaltera_lib

g)保存退出，改回modelsim.ini只讀屬性，防止亂改。至此altera庫(kù)建立完畢。

Xlinx庫(kù)創(chuàng)建和編譯步驟如下：

相比altera，xilinx建庫(kù)很方便。xilinx有批處理命令，直接在console命令窗口，輸入compxlib命令，調(diào)出編譯庫(kù)的窗口，先改掉modelsim安裝目錄下modelsim.ini只讀屬性。設(shè)置如下圖：

Next，選擇語(yǔ)言：

Next，選擇需要編譯的器件：

Netx-> next,選擇輸出路徑，launch compile process，等待編譯完成。完成后改回modelsim.ini只讀屬性。至此xilinx庫(kù)建立完畢。

2.編譯工程

編譯工程主要包括：code、testbench、建立工程、建立工程庫(kù)、映射、編譯等。Code主要有code思想和風(fēng)格，在Verilog部分涉及。Testbench，下邊給出一個(gè)公用模板，基于這個(gè)方便修改，可以根據(jù)自己的習(xí)慣建一個(gè)temp_tb.v。

Modelsim界面編譯工程：

a)新建工程：打開modelsim，file-> new-> project..，指定工程名、路徑、工程庫(kù)。

b)Add existing file

c)Add testbench file ….d)編譯，compile –> complie all

e)編譯語(yǔ)法查錯(cuò)，直到編譯通過。至此編譯完畢。

3.功能和時(shí)序仿真

仿真是在編譯的基礎(chǔ)上，進(jìn)行的功能調(diào)試，包括綜合前功能仿真、綜合后功能仿真和布局布線后時(shí)序仿真。

Modelsim界面綜合前仿真：

a)指定頂層，開始仿真;simulation-> start simulation …，在work 庫(kù)中，指定testbench，ok，開始仿真。

b)查看仿真結(jié)果，打開wave，信號(hào)，加入wave

c)運(yùn)行，查看波形。Run-> run all ….至此，簡(jiǎn)單的modelsim界面綜合前仿真介紹完畢。

Modelsim界面綜合后仿真：

綜合后仿真需要quartus綜合后的網(wǎng)表文件(以altera為例)，a)綜合后的網(wǎng)表的生成: quartus工程名右鍵-> setting –> EDA Tool Setting, 雙擊Simulation，選擇EDA軟件modelsim，選擇輸出網(wǎng)表路徑，如圖

b)More settings ….將 Generate netlist for functional simulation only 設(shè)置為ON

c)保存，全編譯。

d)

檢查一下?/modelsim/Psyth/source 里面，可以發(fā)現(xiàn)，已經(jīng)生成了一個(gè)*.vo 文件。這個(gè)就是需要的網(wǎng)表文件。（VHDL 的輸出網(wǎng)表是*.vho 后綴名的）

e)將vo文件添加到工程，指定TestBench 文件top_tb.v，同前邊一樣進(jìn)行仿真。

e)得到的仿真結(jié)果

Modelsim界面布局布線后仿真：

布局布線后仿真需要綜合網(wǎng)表文件和添延時(shí)文件*.sdo(Verilog)或*_vhd.sdo(VHDL);

a)QuartusII 里面設(shè)置重新把Generate netlist for functional simulation only 設(shè)置成OFF。

b)指定延時(shí)文件

這里，region要為頂層文件在tb里的例化名。c)運(yùn)行，查看波形，波形帶有延時(shí)

4.用tcl文件.do 進(jìn)行modelsim仿真

在modelsim中使用do文件是非常方便的進(jìn)行仿真的一種方法，的項(xiàng)目比較大，特別是幾個(gè)人分開做的時(shí)候，前后模塊的聯(lián)合仿真比較重要，查看的信號(hào)比較多，使用了do文件可以自動(dòng)仿真，省去很多體力活。

下面是編寫do文件的一般步驟：

a).quit-sim : 首先退出原來仿真的工程。

b).cd : 設(shè)置工作目錄的路徑，就是你所要建立的工作目錄work要放在哪里。

c).vlib work

: 在工作目錄下建立一個(gè)work目錄，請(qǐng)注意不要用操作系統(tǒng)直接新建一 個(gè)work的文件夾，因?yàn)橛貌僮飨到y(tǒng)建立的work文件夾并沒有modelsim SE自動(dòng)生成的_info文件。還有個(gè)問題是，當(dāng)你的軟件工程里需要用到軟核時(shí)，可能會(huì)需要一些庫(kù)，但這些庫(kù)ISE軟件中是沒有的，此時(shí)就需要我們自己新建庫(kù)了，并映射到當(dāng)前目錄下。我們只自己新建的庫(kù)一般放在work庫(kù)前面建立。

d).vmap work : 將新建的work庫(kù)映射到當(dāng)前工作目錄下（當(dāng)前目錄就是第一步中的目錄了）。其他新建的庫(kù)也要這樣的方法映射。

e).vlog +acc –work work “file_path/*.v” : 編譯“file_path”目錄下所有.v文件，并將 其添加進(jìn)工作庫(kù)（work）中，包括IP生成的V文件也要編譯的?；蛘撸簐log-f top_tb.f，top_tb.f是.v的列表文件。編譯時(shí)可以分開單獨(dú)編譯，但是一定要注意順序，先編譯被調(diào)用的文件。在綜合后仿真和布局布線后仿真的時(shí)候，這里添加綜合后網(wǎng)表和tb即可。VHDL 用vcom編譯。

對(duì)于xilinx工程在仿真的時(shí)候還需要用到一個(gè)文件，那就是glbl.v這個(gè)庫(kù)文件。它是存放在xilinx安裝目錄下，我們直接編譯它并添加時(shí)工作庫(kù)（work）就可以了。特別需要說明的是，在仿真軟核的時(shí)候，在XPS軟件里點(diǎn)擊simulation-> generate simulation hdl files會(huì)在工程目錄中生成一個(gè)simulaton文件夾，這個(gè)文件夾里的東西就是軟核仿真時(shí)所需要的仿真文件了。所以我們需把simulaton里所以的v文件都編譯一次，這樣才能仿真軟核。

f).vsim-L altera_lib-novopt work.top_tb ： 這是沒有調(diào)用IP Core時(shí)的仿真命令，注意后面的參數(shù)top_tb必須為Testbench中的模塊名。布局布線后仿真是這里要指定延時(shí)文件，vsim-L altera_lib-novopt-sdfmax /top_tb/top=top_v.sdo work.top_tb g).do vawe.do 運(yùn)行添加wave tcl，這里可以給信號(hào)分組，添加顏色，設(shè)置波形屬性等。h).run –all 設(shè)定運(yùn)行時(shí)間，run 1000ms等。

i).在do里可以用file copy/file delete 來對(duì)臨時(shí)文件進(jìn)行操作。

至此，modelsim仿真總結(jié)完畢。這里僅為了簡(jiǎn)單記錄仿真方法和流程，旨在簡(jiǎn)單明了，對(duì)更深入的和更詳細(xì)的有待進(jìn)一步補(bǔ)充。

附件 一、testbench 模板

//////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: // Design Name: // Module Name: // Target Device: // Tool versions: // Description: //

// Dependencies: //

_{// Revision: //}

// Additional Comments: //

////////////////////////////////////////////////////////////////////////////////

`timescale 1ns / 1ps module top_tb;

//*************************Parameter Declarations****************************** parameter

CLK_PERIOD = 20;//clk = 50Mhz

//************************Internal Declarations*********************** //************************** Register Declarations ****************************

reg

clk;reg

reset;

//********************************Wire Declarations************************** //******************************Main Body of Code*************************** //--initial reg data--initial begin

end //----------Generate Reference Clock input to tb----------------

initial

begin

clk = 1'b1;end

always

#(CLK_PERIOD/2)clk =!clk;

//--Resets--

initial

begin

rst_n = 1'b1;

#(10*CLK_PERIOD)rst_n = 1'b0;

#(100*CLK_PERIOD)rst_n = 1'b1;

end

//-----------------------------Data Transfer--

initial begin

#(10*CLK_PERIOD);@(negedge data)

begin

end end

//-----------------------------simulation end--

initial begin #(10*CLK_PERIOD);if()

//end sign

begin

$display(“-------TEST PASSED-------”);

end else begin

$display(“

ERROR: TEST FAILED!

”);end $stop;end

//------------------------Instantiate TOP module------------------------

top #(.parameter1

(1)，//.parameter2

(0)

//)top_inst(.a(a)，);

Endmodule ////////////////////////////////////////////////////////////////////////////////

附件二、do 模板

//////////////////////////////////////////////////////////////////////////////// #!/bin/bash #this bash shell document is used to verilog project simulation #author:iyoyoo

echo “***************** end pre-project ********************************” quit-sim

echo “***************** go to work dir ********************************” #cd / #cd D:/quartus/EP4CE15F/lcd/simulation

echo “***************** start to setup work lib************************” vlib work echo “***************** start to compile ******************************” vlog-f top_tb.f

echo “***************** set up reference library ***********************” vmap altera_lib E:/modeltech_10.1a/altera_lib

echo “***************** delet pre-temp files *************************” #file delete../simulation/pika_ani.mif #file delete../simulation/modelsim/top_v.sdo

echo “***************** copy temp file *********************************” #file copy../source/pika_ani.mif../simulation/ #file copy../simulation/modelsim/top_v.sdo../simulation/

echo “***************** start to simulation **************************” #-pli novas.dll

---for debussy #-sdfmax /top_tb/top=top_v.sdo

-----for post synthesis sim

vsim-L altera_lib-novopt work.top_tb

echo “***************** add signal to vawe **************************” do vawe.do

echo “***************** start to run

******************************” run-all

echo “***************** delete temp files ***************************” #file delete../simulation/pika_ani.mif #file delete../simulation/modelsim/top_v.sdo ////////////////////////////////////////////////////////////////////////////////

附件三、file.f模板

//////////////////////////////////////////////////////////////////////////////// +licq_all+ +access+r

//../simulation/modelsim/top.vo

-for post synthesis simulation

../source/top.v

../simulation/top_tb.v

+libext+vmd+.v-y $QUARTUS_ROOTDIR/eda/sim_lib ////////////////////////////////////////////////////////////////////////////////

附件三、file.f模板

////////////////////////////////////////////////////////////////////////////////

view signals stucture wave onerror {resume} quietly WaveActivateNextPane {} 0

#-color Green for all signal is green #-color Green Blue Yellow Pink Orchid Red Salmon Orange

# top_tb group add wave-itemcolor Blue-noupdate-expand-group top_tb-format Logic-radix hexadecimal /top_tb/*

# sub group add wave-itemcolor Green-noupdate-expand-group sub-format Logic-radix hexadecimal /top_tb/sub/*

TreeUpdate [SetDefaultTree] WaveRestoreCursors {{Cursor 1} {10000 ns} 0} configure wave-namecolwidth 364 configure wave-valuecolwidth 100 configure wave-justifyvalue left configure wave-signalnamewidth 0 configure wave-snapdistance 10 configure wave-datasetprefix 0 configure wave-rowmargin 4 configure wave-childrowmargin 2 configure wave-gridoffset 0 configure wave-gridperiod 1 configure wave-griddelta 40 configure wave-timeline 0 configure wave-timelineunits ps update WaveRestoreZoom {10000 ns} {10000 ns}

////////////////////////////////////////////////////////////////////////////////

第二篇：Modelsim 仿真方法總結(jié)

Modelsim 仿真方法總結(jié)

Modeling 仿真工具是Model公司開發(fā)的。它支持Verilog、VHDL以及他們的混合仿真。Modelsim各版本的使用方法大體一致，Modelsim仿真主要分為前仿真和后仿真。下面來具體介紹modelsim的仿真方法，涉及quartus-modelsim聯(lián)合（使用）仿真的差異會(huì)特別提示。

前仿真與后仿真說明 1.1 前仿真

前仿真也稱為功能仿真、行為仿真。旨在驗(yàn)證電路的功能是否符合設(shè)計(jì)要求，其特點(diǎn)是不考慮延遲（包括門延遲與線延遲），主要驗(yàn)證電路與理想情況是否一致。前仿真需要用到RTL級(jí)代碼(由源代碼經(jīng)過綜合后產(chǎn)生）與Testbench。

1.2）后仿真

后仿真也稱為時(shí)序仿真或者布局布線仿真。是指在電路已經(jīng)映射到特定的工藝環(huán)境以后，綜合考慮門延遲與線延遲的影響，驗(yàn)證電路在一定的時(shí)序條件下是否存在時(shí)序違規(guī)以及能否滿足設(shè)計(jì)構(gòu)想的過程。需要用到的文件是——從布局布線結(jié)果中抽象出來的門級(jí)網(wǎng)表、testbench和后綴名為sdo或者sdf的標(biāo)準(zhǔn)時(shí)延文件。

注：擴(kuò)展名為sdo和sdf的標(biāo)準(zhǔn)時(shí)延文件包含門延遲與實(shí)際布線延遲，能較好的反應(yīng)芯片的實(shí)際工作情況。

二）modelsim仿真主要有以下幾個(gè)步驟：

（1）建立庫(kù)并映射庫(kù)到物理目錄；（2）編譯源代碼（包括Testbench)；（3）執(zhí)行仿真； 解釋： ①庫(kù)：modelsim中有兩類仿真庫(kù)。一種是工作庫(kù)，默認(rèn)名為work;另一種是資源庫(kù)。Work庫(kù)中存放當(dāng)前工程下所有已經(jīng)編譯過的文件，所以編譯前一定要建立一個(gè)work庫(kù)。資源庫(kù)存放work庫(kù)中已經(jīng)編譯文件所要調(diào)用的資源，這樣的資源可能有很多，它們被存放在不同的資源庫(kù)內(nèi)。（例如要想對(duì)綜合在cyclone芯片中的設(shè)計(jì)做后仿真，就需要有一個(gè)名為cyclone_ver的資源庫(kù)。）

映射庫(kù)用于將已經(jīng)預(yù)編譯好的文件所在目錄映射為一個(gè)modelsim可識(shí)別的庫(kù)。（此即是為仿真庫(kù)建立一個(gè)邏輯映像的行為過程，后面會(huì)提到，在modelsim中新建庫(kù)時(shí)，create a new library and a logical mapping to it或a map to an existing libraryd的提示)

上述三個(gè)步驟是大的框架，前仿真和后仿真均是按照這個(gè)框架進(jìn)行的，建立modelsim工程對(duì)前后仿真來說都不是必須的。下面分別介紹每一步的操作。

2.1）建立庫(kù)

在執(zhí)行一個(gè)仿真前先建立一個(gè)單獨(dú)的文件夾，將操作對(duì)象文件放在該文件夾下面。然后啟動(dòng)modelsim軟件將modelsim當(dāng)前路徑改動(dòng)到此文件下。修改方法是File＞Change Directory。

注意：上面說的是獨(dú)立運(yùn)行modelsim仿真的情況。當(dāng)采用quartus聯(lián)合modelsim仿真時(shí)，在quartus里面設(shè)置第三方EDA仿真工具后，編譯成功會(huì)自動(dòng)在quartus工程目錄下面創(chuàng)建一個(gè)simulationmodelsim的文件夾，此文件夾等同于獨(dú)立運(yùn)行moddelsim仿真時(shí)最先建立的文件夾。另quartus聯(lián)合modelsim仿真，modelsim默認(rèn)路徑即為其自動(dòng)創(chuàng)建文件夾simulationmodelsim下，不必人為更改。

啟動(dòng)modelsim后，建立仿真庫(kù)。點(diǎn)擊file>new>library,出現(xiàn)對(duì)話框，選擇a new library and a logical mapping to it(已默認(rèn)），在library name 中輸入要?jiǎng)?chuàng)建庫(kù)的名稱。

總結(jié)步驟為：?jiǎn)?dòng)modelsim-->點(diǎn)擊file-->chang directory(如需更改路徑的話）；再file-->new-->（project）-->library，進(jìn)行相關(guān)設(shè)置。即可。

2.2）編寫源代碼及testbench;在編寫目標(biāo)測(cè)試文件(testbench)之前，我們先寫完目標(biāo)文件（既可在quartus中編寫，也可以在modelsim中編寫），把它編譯進(jìn)工作庫(kù)。（當(dāng)然此步也可以等到和測(cè)試文件寫完以后一起編譯）。源代碼的編寫就不用介紹了，下面介紹編寫testbench的兩種方法。

A)可以在modelsim內(nèi)直接編寫測(cè)試文件，而且modelsim提供各種testbench模板，我們只需更改其中小部分即可。在modelsim中執(zhí)行File＞New＞Source＞Library或者直接點(diǎn)新建文件，會(huì)出現(xiàn)一個(gè)verilog（或VHDL)文本編輯頁(yè)面，編輯測(cè)試文件即可。另modelsim中提供各種測(cè)試文件模板，直接拿過來用會(huì)減少工作量。在verilog文本編輯頁(yè)面空白處右鍵點(diǎn)擊Show Language Templates,然后會(huì)出現(xiàn)一個(gè)加載工程，接著在剛才文本編輯窗口左邊出現(xiàn)一個(gè)Language Templates窗口，雙擊Creat Testbench會(huì)出現(xiàn)一個(gè)創(chuàng)建向?qū)?，選擇Specify Design Unit工作庫(kù)下，work工作庫(kù)中的目標(biāo)文件（即為目標(biāo)文件配套testbench）,點(diǎn)Next?？梢灾付═estbench的名稱以及要編譯到的庫(kù)等，此處我們使用默認(rèn)設(shè)置直接點(diǎn)Finish。這時(shí)在Testbench內(nèi)會(huì)出現(xiàn)對(duì)目標(biāo)文件的各個(gè)端口的定義還有調(diào)用函數(shù)接下來，設(shè)計(jì)者可以自己往Testbench內(nèi)添加內(nèi)容了，我們只需更改其中的少量部分，即可完成testbench,然后保存為.v格式即可。按照前面的方法（點(diǎn)中文件后右鍵，選中compile即進(jìn)行該文件的編譯，或者點(diǎn)擊菜單欄中的compile菜單，然后選中要編譯的文件）把Testbench文件也編譯到工作庫(kù)中。

B)在 Quartus內(nèi)編寫并編譯 Testbench，之后將Testbench 和目標(biāo)文件放在同一個(gè)文件夾下，按照前面的方法把 Testbench 文件和目標(biāo)文件都編譯到工作庫(kù)中之后。

另如果在工作庫(kù)中沒有該文件(在Testbench文件沒有端口的情況下)，則在Simulate——>Start Simulate卡片中去掉優(yōu)化選項(xiàng)Enable optimization之后再重新編譯，即可在工作庫(kù)中找到該文件。

三）執(zhí)行仿真（分別說明前仿真和后仿真）3.1）前仿真

前仿真相對(duì)來說簡(jiǎn)單些，在執(zhí)行到上面一步，把需要的文件編譯到作庫(kù)后，我們只需點(diǎn)simulation＞start simulation或快捷按鈕。會(huì)出現(xiàn)startsimulation對(duì)話框，點(diǎn)擊Design標(biāo)簽選擇work庫(kù)（工作庫(kù)）中的測(cè)試文件然后點(diǎn)ok既可以。在主界面中會(huì)多出來一個(gè)Objects窗口，里面顯示 Testbench 里定義的所信號(hào)引腳,在Workspace里也會(huì)多出來一個(gè)Sim標(biāo)簽。右鍵點(diǎn)測(cè)試文件，選擇Add->Add to Wave，然后將出現(xiàn)Wave窗口，現(xiàn)在就可以仿真了。3.2）后仿真

后仿真與前仿真步驟大體相同，只不過中間需要添加仿真庫(kù)（和所選器件資源庫(kù)，例如在原理圖文件中用到IP core,我們這里就要把相關(guān)的_mf.v庫(kù)加進(jìn)來。）網(wǎng)表和延時(shí)文件的步驟。

后仿真的前提是quartus已經(jīng)對(duì)要仿真的目標(biāo)文件進(jìn)行編譯，注意引腳的分派。并生成modelsim仿真所需要的.vo文件(網(wǎng)表文件)和.sdo文件（時(shí)延文件）。具體操作過程又有兩種方法，一種是通過Quartus調(diào)用Modelsim，Quartus在編譯之后自動(dòng)把仿真需要的.vo文件以及需要的仿真庫(kù)加到modelsim中，操作簡(jiǎn)單；一種是手動(dòng)將需要的文件和庫(kù)加入modelsim進(jìn)行仿真，這種方法可以增加主觀能動(dòng)性，充分發(fā)揮modelsim的強(qiáng)大仿真功能。

A)通過quartus調(diào)用modelsim;使用這種方法時(shí)首先要對(duì)Quartus進(jìn)行設(shè)置。先運(yùn)行Quartus，打開要仿真的工程，點(diǎn)菜單欄的Assignments，點(diǎn)EDA Tool settings，選中左邊Category中的Simulation.，在右邊的Tool name中選ModelSim(Verilog),選中下面的Run Gate Level Simulation automatically after complication。

Quartus中的工程準(zhǔn)備好之后點(diǎn)擊start complication按鈕，此時(shí)modelsim會(huì)自動(dòng)啟動(dòng)，而quartus處于等待狀態(tài)（前提是系統(tǒng)環(huán)境變量中用戶變量中PATH要設(shè)置好modelsim安裝路徑）。而且work庫(kù)中出現(xiàn)了需要仿真的文件。Modelsim自動(dòng)將quartus生成的.vo文件編譯到work庫(kù)，并建立相應(yīng)的資源庫(kù)。

編寫測(cè)試臺(tái)程序，最好放在生成的.vo文件所在的目錄，以方便在需要手動(dòng)仿真時(shí)使用。點(diǎn)Compile在出現(xiàn)的對(duì)話框中選中剛寫好的測(cè)試文件，然后點(diǎn)Compile按鈕,編譯結(jié)束后點(diǎn)Done，這時(shí)在Work庫(kù)中會(huì)出現(xiàn)測(cè)試臺(tái)文件。

點(diǎn)擊simulate->Start Simulation或快捷按鈕 會(huì)出現(xiàn)start simulate對(duì)話框。點(diǎn)擊Design標(biāo)簽選擇Work庫(kù)下的測(cè)試文件，然后點(diǎn)擊Libraries標(biāo)簽在Search Library中點(diǎn)擊Add按鈕，選擇仿真所需要的資源庫(kù)（如果不知道需要選擇哪個(gè)庫(kù)，可以先直接點(diǎn)Compile看出現(xiàn)的錯(cuò)誤提示中說需要的庫(kù)名，然后再重復(fù)上述步驟）。

再點(diǎn)start simulate對(duì)話框的SDF標(biāo)簽。在出現(xiàn)的對(duì)話框的SDF File框內(nèi)加入.sdo時(shí)延文件路徑。在Apply To Region框內(nèi)有一個(gè)“/”，在“/”的前面輸入測(cè)試臺(tái)文件名，在它的后面輸入測(cè)試臺(tái)程序中調(diào)用被測(cè)試程序時(shí)給被測(cè)試程序起的名稱。(一般為DUT）

B)手動(dòng)仿真；

手動(dòng)仿真需要自己添加文件和編譯庫(kù)，但可以充分發(fā)揮modelsim強(qiáng)大的仿真功能。操作時(shí)也要先對(duì)quartus進(jìn)行設(shè)置，設(shè)置與前面相同只是不要選中Run Gate Level Simulation automatically after complication。然后啟動(dòng)modelsim，將當(dāng)前路徑改到“工程文件夾simulationmodelsim”下。向該文件夾中手動(dòng)添加所需要的仿真文件，包括.vo文件、相關(guān)芯片資源庫(kù)（后綴_atoms.v）以及原理圖情況下的IP core相關(guān)資源（后綴-mf.v）。然后在modelsim中點(diǎn)編譯，將這些文件編譯到工作庫(kù)下，點(diǎn)擊simulate->Start Simulation或快捷按鈕 會(huì)出現(xiàn)start simulate對(duì)話框。這里和A情況相比只有Libraries標(biāo)簽在Search Library時(shí)不一樣，其余2項(xiàng)都一樣。Libraries標(biāo)簽在Search Library下選中simulationmodelsim下work庫(kù)。后面觀察波形與前面方法一致。

兩種方法的區(qū)別在于，modelsim仿真所需要的.vo文件以及.sdo文件，和資源庫(kù)的建立方法不同，手動(dòng)仿真需要自己添加這些文件到工作庫(kù)下。建議使用手動(dòng)添加的方式，有利于我們對(duì)軟件使用的更好理解。

以上方法可供參考，modelsim軟件自帶的教程也是一個(gè)不錯(cuò)的學(xué)習(xí)路徑，在help>SE PDF Documentation>Tutorial里面有詳細(xì)的功能講解，使用時(shí)可以看看。

第三篇：verilog圖像翻轉(zhuǎn)報(bào)告_modelsim仿真

Verilog大作業(yè)

系名信息工程系 專業(yè)電子科學(xué)與技術(shù) 6010202036-李貝 6010202043-王玉斌 6010202034-解海洋 6010202035-冷健 指導(dǎo)教師史再峰

2012年 10 月 27 日

BMP（全稱Bitmap）是Window操作系統(tǒng)中的標(biāo)準(zhǔn)圖像文件格式，可以分成兩類：設(shè)備相關(guān)位圖（DDB）和設(shè)備無關(guān)位圖（DIB），使用非常廣。它采用位映射存儲(chǔ)格式，除了圖像深度可選以外，不采用其他任何壓縮，因此，BMP文件所占用的空間很大。BMP文件的圖 像深度可選lbit、4bit、8bit及24bit。BMP文件存儲(chǔ)數(shù)據(jù)時(shí)，圖像的掃描方式是按從左到右、從下到上的順序。由于BMP文件格式是Windows環(huán)境中交換與圖有關(guān)的數(shù)據(jù)的一種標(biāo)準(zhǔn)，因此在Windows環(huán)境中運(yùn)行的圖形圖像軟件都支持BMP圖像格式。組成

典型的BMP圖像文件由四部分組成：

1：位圖頭文件數(shù)據(jù)結(jié)構(gòu)，它包含BMP圖像文件的類型、顯示內(nèi)容等信息；

2：位圖信息數(shù)據(jù)結(jié)構(gòu)，它包含有BMP圖像的寬、高、壓縮方法，以及定義顏色等信息；

3：調(diào)色板，這個(gè)部分是可選的，有些位圖需要調(diào)色板，有些位圖，比如真彩色圖（24位的BMP）就不需要調(diào)色板；

4：位圖數(shù)據(jù)，這部分的內(nèi)容根據(jù)BMP位圖使用的位數(shù)不同而不同，在24位圖中直接使用RGB，而其他的小于24位的使用調(diào)色板中顏色索引值。對(duì)應(yīng)的數(shù)據(jù)結(jié)構(gòu)

1：BMP文件組成

BMP文件由文件頭、位圖信息頭、顏色信息和圖形數(shù)據(jù)四部分組成。

圖像文件頭

1）1-2：(這里的數(shù)字代表的是“字”,即兩個(gè)字節(jié)，下同）圖像文件頭。

0x4d42=’BM’，表示是Windows支持的BMP格式。(注意：查ascii表B 0x42,M0x4d,bfType 為兩個(gè)字節(jié)，B為low字節(jié)，M為high字節(jié)所以bfType=0x4D42，而不

是0x424D，但注意)2）3-6：整個(gè)文件大小。4690 0000，為00009046h=36934。

3）7-8：保留，必須設(shè)置為0。4）9-10：保留，必須設(shè)置為0。

5）11-14：從文件開始到位圖數(shù)據(jù)之間的偏移量(14+40+4*（2^biBitCount）)。4600 0000，為00000046h=70，上面的文件頭就是35字=70字節(jié)。

位圖信息頭

6）15-18：位圖圖信息頭長(zhǎng)度。

7)19-22：位圖寬度，以像素為單位。8000 0000，為00000080h=128。

8）23-26：位圖高度，以像素為單位。9000 0000，為00000090h=144。

9）27-28：位圖的位面數(shù)，該值

總是1。0100，為0001h=1。

10）29-30：每個(gè)像素的位數(shù)。有1（單色），4（16色），8（256色），16（64K色，高彩色），24（16M色，真彩色），32（4096M色，增強(qiáng)型真彩色）。1000為0010h=16。

11）31-34：壓縮說明：有0（不壓縮），1（RLE 8，8位RLE壓縮），2（RLE 4，4位RLE壓縮，3（Bitfields，位域存放）。RLE簡(jiǎn)單地說是采用像素?cái)?shù)+像素值的方式進(jìn)行壓縮。T408采用的是位域存放方式，用兩個(gè)字節(jié)表示一個(gè)像素，位域分配為r5b6g5。圖中0300 0000為00000003h=3。12）35-38：用字節(jié)數(shù)表示的位圖數(shù)據(jù)的大小，該數(shù)必須是4的倍數(shù)，數(shù)值上等于（≥位圖寬度的最小的4的倍數(shù)）×位圖高度×每個(gè)像素位數(shù)。0090 0000為00009000h=80×90×2h=36864。

13）39-42：用象素/米表示的水平分辨率。A00F 0000為0000 0FA0h=4000。

14）43-46：用象素/米表示的垂直分辨率。A00F 0000為0000 0FA0h=4000。

15）47-50：位圖使用的顏色索引數(shù)。設(shè)為0的話，則說明使用所有調(diào)色板項(xiàng)。

16）51-54：對(duì)圖象顯示有重要影響的顏色索引的數(shù)目。如果是0，表示都重要。彩色板

17）（55+0）到（50-1+2^biBitCount）：彩色板規(guī)范。對(duì)于調(diào)色板中的每個(gè)表項(xiàng)，用下述方法

來描述RGB的值： 1字節(jié)用于藍(lán)色分量 1字節(jié)用于綠色分量 1字節(jié)用于紅色分量

1字節(jié)用于填充符（設(shè)置為0)對(duì)于24-位真彩色圖像就不使用彩色板，因?yàn)槲粓D中的RGB值就代表了每個(gè)象素的顏色。

如，彩色板為00F8 0000 E007 0000 1F00 0000 0000 0000，其中：

00F8為F800h = 1111 1000 0000 0000（二進(jìn)制），是藍(lán)色分量的掩碼。

E007 為 07E0h = 0000 0111 1110 0000（二進(jìn)制），是綠色分量的掩碼。

1F00為001Fh = 0000 0000 0001 1111（二進(jìn)制），是紅色分量的掩碼。

0000 總設(shè)置為0。

將掩碼跟像素值進(jìn)行“與”運(yùn)算再進(jìn)行移位操作就可以得到各色分量值?？纯囱诖a，就可以明白事實(shí)上在每個(gè)像素值的兩個(gè)字節(jié)16位中，按從高到低取5、6、5位分別就是r、g、b分量值。取出分量值后把r、g、b值分別乘以8、4、8就可以補(bǔ)齊第個(gè)分量為一個(gè)字節(jié)，再把這三個(gè)字節(jié)按rgb組合，放入存儲(chǔ)器（同樣要反序），就可以轉(zhuǎn)換為24位標(biāo)準(zhǔn)BMP格式

了。圖像數(shù)據(jù)陣列

18)55（無調(diào)色板）-bfSize：每?jī)蓚€(gè)字節(jié)表示一個(gè)像素。陣列中的第一個(gè)字節(jié)表示位圖左下角的象素，而最后一個(gè)字節(jié)表示位圖右上角的象素。

存儲(chǔ)算法

BMP文件通常是不壓縮的，所以它們通常比同一幅圖像的壓縮圖像文件格式要大很多。例如，一個(gè)800×600的24位幾乎占據(jù)1.4MB空間。因此它們通常不適合在因特網(wǎng)或者其它低速或者有容量限制的媒介上進(jìn)行傳輸。根據(jù)顏色深度的不同，圖像上的一個(gè)像素可以用一個(gè)或者多個(gè)字節(jié)表示，它由n/8所確定（n是位深度，1字節(jié)包含8個(gè)數(shù)據(jù)位）。圖片瀏覽器等基于字節(jié)的ASCII值計(jì)算像素的顏色，然后從調(diào)色板中讀出相應(yīng)的值。更為詳細(xì)的信息請(qǐng)參閱下面關(guān)于位圖文件的部分。n位2n種顏色的位圖近似字節(jié)數(shù)可以用下面的公式計(jì)算：BMP文件大小約等于 54+4*2的n次方+（w*h*n)/8，其中高度和寬度都是像素?cái)?shù)。需要注意的是上面公式中的54是位圖文件的文件頭，是彩色調(diào)色板的大小。另外需要注意的是這是一個(gè)近似值，對(duì)于n位的位圖圖像來說，3 [1] 盡管可能有最多2n中顏色，一個(gè)特定的圖像可能并不會(huì)使用這些所有的顏色。由于彩色調(diào)色板僅僅定義了圖像所用的顏色，所以實(shí)際的彩色調(diào)色板將小于。如果想知道這些值是如何得到的，請(qǐng)參考下面文件格式的部分。由于存儲(chǔ)算法本身決定的因素，根據(jù)幾個(gè)圖像參數(shù)的不同計(jì)算出的大小與實(shí)際的文件大小將會(huì)有一些細(xì)小的差別。源代碼：

`timescale 1ns/100ps module transport;parameter longsize=65554;reg [24:1] meme[longsize:1],b;

integer e,m,n,i,j,w,clk;

always@(*)begin initial fork begin w=$fopen(“l(fā)ena.bmp”,“rb”);

e=$fread(meme,w);

$fclose(w);end always #50 clk=~clk;

join always begin

m=$fopen(“l(fā)ena.txt”);

n=0;

always@(posedge clk)

begin repeat(18)begin

n=n+1;b=meme[n];

$fwrite(m,“%h”,b);

end end

always@(posedge clk)

begin

for(j=0;j<=255;j=j+1)for(i=1;i<=256;i=i+1)

begin n=18+256*i-j;b=meme[n];

$fwrite(m,“%h”,b);end end

$fclose(m);

end

end endmodule

仿真后Objects中的數(shù)值：

仿真后波型：

轉(zhuǎn)換后在lena.txt中的數(shù)值：

使用到的軟件：

在winhex中的數(shù)值：

原圖

經(jīng)verilog轉(zhuǎn)換后的圖：

設(shè)計(jì)說明書: 首先用$fread系統(tǒng)任務(wù)將BMP圖片的二進(jìn)制代碼讀入存儲(chǔ)器meme中；由initial子語(yǔ)句產(chǎn)生clk時(shí)鐘信號(hào);由于讀出的二進(jìn)制代碼的前54個(gè)字節(jié)是BMP位圖的基本代碼，因此在對(duì)圖片進(jìn)行翻轉(zhuǎn)時(shí)前54個(gè)字節(jié)的位置不變。由于文件格式為256*256*24bit文件,所以后面為256*256個(gè)像素，每24位代表一個(gè)像素，因?yàn)锽MP文件的數(shù)據(jù)是從左到右，從下到上的。也就是說，從文件中最先讀到的是圖象最下面一行的左邊第一個(gè)象素，然后是左邊第二個(gè)象素??接下來是倒數(shù)第二行左邊第一個(gè)象素，左邊第二個(gè)象素??依次類推，最后得到的是最上面一行的最右一個(gè)象素。所以要實(shí)現(xiàn)圖片的順時(shí)針旋轉(zhuǎn)應(yīng)該把meme中像素逆時(shí)針旋轉(zhuǎn)90

度。

其次,在always子語(yǔ)句中用repeat語(yǔ)句在每一個(gè)clk上升沿把meme中的前十八個(gè)單元經(jīng)緩存器b依次讀入lena.txt中。然后用for語(yǔ)句在每一個(gè)clk信號(hào)上升沿來臨時(shí)把翻轉(zhuǎn)后256*256

個(gè)像素經(jīng)緩存器b依次讀入lena.txt中。

最后用WinHex軟件把得到的lena.txt文件轉(zhuǎn)換成二進(jìn)制數(shù)據(jù)另存為.Bmp文件即可得到翻轉(zhuǎn)

后的圖片。李貝大作業(yè)工作總結(jié)

這次的大作業(yè)對(duì)我們每一個(gè)人都是一個(gè)挑戰(zhàn),以前,我們學(xué)得知識(shí)很死,總不會(huì)學(xué)以致用,每天都感覺無所事事。通過這次大作業(yè)的完成，鍛煉了自己的解決問題能力。

剛接觸這個(gè)大作業(yè)的時(shí)候，給人一種很高端的感覺，但也意味著一切都待從頭開始，首先就是對(duì)BMP文件的理解，經(jīng)過大量的查閱資料，知道了BMP文件的構(gòu)成，了解了對(duì)于256*256*24bit文件，其大小應(yīng)該為256*256*3+54=196662字節(jié)；自此豁然開朗；對(duì)于bmp文件和2進(jìn)制之間轉(zhuǎn)化的問題，經(jīng)過許多曲折，終于得到了winhex，經(jīng)過親手應(yīng)用，逐漸掌握了這個(gè)軟件，完成了2進(jìn)制與bmp文件之間的轉(zhuǎn)化；在編寫程序時(shí)，同樣遇到了很大的阻力，感覺課堂上學(xué)的東西完全不夠用，通過自己以及團(tuán)隊(duì)對(duì)verilog語(yǔ)言的進(jìn)一步學(xué)習(xí)，知道了其系統(tǒng)函數(shù)$fread可以從bmp文件中讀取二進(jìn)制數(shù)字，在對(duì)時(shí)鐘信號(hào)處理時(shí)，對(duì)周期的大小也進(jìn)行了考慮，通過這次大作業(yè)，使我更加熟悉了硬件描述語(yǔ)言，對(duì)modelsim這款軟件的操作也更加熟練啦，懂得了團(tuán)隊(duì)合作的重要性！總之，收獲很大！

冷健大作業(yè)工作總結(jié)

終于完成了這次verilog大作業(yè)。在完成大作業(yè)的過程中，我們小組遇見了不少的難題。遇到很多不會(huì)的東西，但是通過我與小組隊(duì)員的通力合作，通過請(qǐng)教專業(yè)的同學(xué)，通過上網(wǎng) 7 搜索資料。我們還是完成了。雖然有點(diǎn)不盡如人意。通過這次的大作業(yè)，讓我們更加深刻的了解了合作的意義。組員之間相互合作，那就無論什么困難都可以解決。這就是團(tuán)隊(duì)力量的重要性。還有一點(diǎn)感想就是打鐵還需自身硬。自己沒有點(diǎn)真功夫是不行的。所以平時(shí)一定要多積累，多看書，平時(shí)多看書，那么實(shí)際生活中就多一條解決途徑。就可以少走些彎路，少吃些苦。?還有一點(diǎn)，我們需要仔細(xì)和耐性，由于在編寫程序的過程中，有一些疏忽和遺漏，總是個(gè)別字符出錯(cuò)或者符號(hào)出錯(cuò)。回頭又得花時(shí)間去檢查去糾正。所以就必須特別強(qiáng)調(diào)細(xì)心

和耐心。以上就是我的心得。解海洋大作業(yè)工作總結(jié)

在這次的大作業(yè)，使我懂得了，知識(shí)與實(shí)踐動(dòng)手能力的不同，雖然經(jīng)過一段時(shí)間的verilog的學(xué)習(xí)，對(duì)語(yǔ)法知識(shí)有一定的了解，但真正要自己動(dòng)手還是有所能力的欠缺。而且還不知道從何入手，還是參考了前輩一些經(jīng)驗(yàn)，知道了怎么做，按什么順序做。首先了解BMP位圖的格式，還要想到怎么把圖讀進(jìn)去等等很多的問題。不過在這次的鍛煉中，我對(duì)verilog語(yǔ)言有了更深的理解，同時(shí)也學(xué)到小組合作的精神。

王玉斌大作業(yè)工作總結(jié)

這次verilog大作業(yè)是四個(gè)人一起完成的作品，在這次大作業(yè)中學(xué)到了很多，雖然有些地方和老師的要求，但是在考試的緊張復(fù)習(xí)中還是完成了大作業(yè)。讓我學(xué)到了很多關(guān)于verilog圖像相位的知識(shí)，對(duì)于以后的學(xué)習(xí)有很大幫助。

在完成作業(yè)過程中遇到了很多困難：

首先，我們不知道BMP圖片能直接轉(zhuǎn)換為二進(jìn)制代碼，后來跟同學(xué)交流了解了可以直接轉(zhuǎn)換為二進(jìn)制代碼，BMP圖片輸入的時(shí)候出現(xiàn)了輸入不進(jìn)去的問題。還有在處理256*256的圖片時(shí)，我們誤認(rèn)為把一張圖片壓縮成256*256就可以，后來才發(fā)現(xiàn)是剪切，二不是壓縮，這樣導(dǎo)致后來讀出的文件中含有不確定值X。

其次是起初我們仿真不出波形，開始不知道從何下手，通過我們共同努力，從網(wǎng)上，課本，資料查找，發(fā)現(xiàn)我們的仿真時(shí)間選擇過小。導(dǎo)致波形無法顯示，最后增大了仿真時(shí)間，得到

了波形。

最后，個(gè)人覺得有些地方用matlab可以更簡(jiǎn)便，比如把程序直接導(dǎo)入matlab函數(shù)中，方便以后調(diào)用?？傊?，大作業(yè)的成功是我們四個(gè)人共同努力的成果，讓我們學(xué)到了很多課堂上沒學(xué)到的東西，同時(shí)也遇到了很多困難，也有很多分歧，但是最終在一起的努力下我們完成大

作業(yè)。

第四篇：vissim仿真小結(jié)

1，輸出仿真過程的每輛車在行程及全程的數(shù)據(jù)：仿真——配置——輸出。2，靜態(tài)路徑?jīng)Q策不要被連接器覆蓋，視情況盡量設(shè)置在交叉口上游遠(yuǎn)些。

3，每輛車行程時(shí)間可與vissim左邊欄所有車輛平均行程時(shí)間模塊所輸出數(shù)據(jù)作對(duì)比。4，設(shè)置“優(yōu)先規(guī)則”的地方，車道上的車輛會(huì)自動(dòng)變道。（待解決）5，“車壓車”的交叉路段目前想到可行的是設(shè)置“沖突區(qū)域”。

第五篇：化工仿真實(shí)習(xí)小結(jié)

一、實(shí)習(xí)內(nèi)容

本學(xué)期的化工仿真實(shí)習(xí)主要完成了以下六個(gè)單元操作的練習(xí)。

1、離心泵單元：將來自系統(tǒng)外的物料經(jīng)過閥門送入帶壓液體儲(chǔ)罐，罐內(nèi)壓力由控制器分程控制調(diào)節(jié)，液位可由液位控制器調(diào)節(jié)進(jìn)料量而維持在50%，物料再由泵送至系統(tǒng)外，出口流量可由控制器控制。

2、換熱器單元：將來自系統(tǒng)外的冷物料經(jīng)閥進(jìn)入本單元，由泵，再經(jīng)調(diào)節(jié)器FIC101控制流量送入換熱器殼程并加熱，經(jīng)閥出系統(tǒng)。熱物料由閥進(jìn)入本單元，經(jīng)泵，由溫度調(diào)節(jié)器分程控制主副線調(diào)節(jié)閥使冷物料出口溫度穩(wěn)定，過主線調(diào)節(jié)閥的熱物料經(jīng)換熱器管程后與副線來的熱物料混合后由閥出本單元。

3、液位控制系統(tǒng)單元：本流程有三個(gè)儲(chǔ)液容器，除原料緩沖罐V101是帶壓容器，且只有一股來料外，中間儲(chǔ)槽V102和產(chǎn)品儲(chǔ)槽V103均有兩股來料，且為常壓儲(chǔ)槽。來自系統(tǒng)外一定壓力的原料液，控制流量后進(jìn)入V101，壓力由控制器分程控制沖壓閥和泄壓閥，液位由液位調(diào)節(jié)器和流量調(diào)節(jié)器串級(jí)控制。V101中液體由泵抽出，經(jīng)閥送入V102。V102的另一股來料由系統(tǒng)外經(jīng)閥門控制，V102中的液體靠液位差從其底部流入V103，V103的另一股來料來自系統(tǒng)外，流量由調(diào)節(jié)器構(gòu)成比值控制回路。

4、管式加熱爐單元：本流程將某可燃性物料經(jīng)爐膛通過燃料氣和燃料油混合燃燒加熱至要求溫度后送去其他設(shè)備。工藝物料首先進(jìn)入加熱爐加熱，流量壓力可控，采暖水在控制器控制下與加熱的煙氣換熱，回收余熱后回采暖水系統(tǒng)。燃料氣經(jīng)壓力調(diào)節(jié)器進(jìn)入燃料氣分液管，分離液體后其中一路經(jīng)長(zhǎng)明線點(diǎn)火燃燒，另一路在點(diǎn)火成功后，控制流量進(jìn)入加熱爐燃燒。當(dāng)爐膛溫度達(dá)200℃后，控制霧化蒸汽流量，將燃料油霧化后送入爐膛火嘴燃燒。為保證加熱爐內(nèi)燃油燃?xì)獾恼Ｈ紵?，?yīng)注意調(diào)節(jié)煙道擋板和風(fēng)門的適當(dāng)開度，維持正常爐膛負(fù)壓和煙道內(nèi)氧氣含量。

5、精餾塔單元：本單元是一種加壓精餾操作，原料液為脫丙烷塔塔釜的混合液，分離后餾出液為高純度C4產(chǎn)品，殘液主要是C5以上組分。首先原料液經(jīng)流量調(diào)節(jié)器進(jìn)料，塔頂蒸汽經(jīng)全凝器冷凝后進(jìn)入回流罐，回流罐中液體由泵抽出，一部分作為回流液控制流量回塔，另一部分作為產(chǎn)品?；亓鞴抟何挥纱?jí)回路控制。塔釜液體一部分經(jīng)再沸器回塔，另一部分作為產(chǎn)品采出，液位由串級(jí)回路控制。再沸器用低壓蒸汽加熱。

6、吸收解吸單元：本單元選用C6油分離提純混合富氣中的C4組分，流程分吸收解吸兩部分。

吸收系統(tǒng)：原料氣由吸收塔底部進(jìn)入，與自上而下的貧油逆向接觸，富油從塔釜排出，經(jīng)換熱器預(yù)熱后進(jìn)入解吸塔。串級(jí)控制回路調(diào)節(jié)塔釜富油采出量來實(shí)現(xiàn)對(duì)吸收塔塔釜液位的控制。未被吸收的氣體由塔頂排出，經(jīng)冷凝器冷卻后進(jìn)入尾氣分離罐回收冷凝液，被冷凝下來的組分與塔釜富油一起進(jìn)入解吸塔，不凝氣被控制排入放空總管。貧油經(jīng)泵打入吸收塔，在吸收解吸系統(tǒng)中循環(huán)。解吸系統(tǒng)：富油預(yù)熱后進(jìn)入解吸塔，解吸分離出的氣體出塔頂，冷凝后進(jìn)入回流罐，由泵抽出，一部分回流至解吸塔頂部，另一部分作為產(chǎn)品采出。解吸塔釜的C6油在控制器控制下，經(jīng)換熱器，冷卻器返回儲(chǔ)罐循環(huán)使用。

由于塔頂C4產(chǎn)品中會(huì)含有部分C6油，及其他原因會(huì)造成C6油損失，所以隨生產(chǎn)進(jìn)行，要定期向罐內(nèi)補(bǔ)充新鮮C6油。

二、課后習(xí)題

離心泵單元

1、簡(jiǎn)述離心泵的工作原理和結(jié)構(gòu)

答：離心泵的工作原理是依靠高速旋轉(zhuǎn)的葉輪使葉片間的液體在慣性離心力的作用下自葉輪中心被甩向外周并獲得能量，直接表現(xiàn)為靜壓能的提高。當(dāng)液體自葉輪中心甩向外周的同時(shí)，葉輪中心形成低壓區(qū)，在儲(chǔ)槽液面與葉輪中心總勢(shì)能差的作用下，致使液體被吸進(jìn)葉輪中心。依靠葉輪的不斷運(yùn)轉(zhuǎn)，液體便連續(xù)的吸入和排出。

離心泵的主要部件包括供能和轉(zhuǎn)能兩部分。主要有葉輪（關(guān)鍵部件）、泵殼、導(dǎo)輪、軸封裝置等。

2、什么叫汽蝕現(xiàn)象？汽蝕現(xiàn)象有什么破壞作用？

答：當(dāng)葉輪入口附近壓力等于或小于輸送溫度下液體的飽和蒸汽壓時(shí)，液體將在此處汽化或者溶解在液體中的氣體析出并形成氣泡。含氣體的液體進(jìn)入葉輪高壓區(qū)后，氣泡在高壓作用下急劇縮小而破滅，氣泡的消失產(chǎn)生局部真空，周圍的液體以極高的速度沖向原氣泡所占據(jù)的空間，造成沖擊和振動(dòng)。在巨大沖擊力反復(fù)作用下，使葉片表面材質(zhì)疲勞，從開始點(diǎn)蝕到形成裂縫，導(dǎo)致葉輪或泵殼破壞的現(xiàn)象為汽蝕。

汽蝕現(xiàn)象會(huì)使泵體產(chǎn)生震動(dòng)與噪音，泵的性能下降，泵殼及葉輪受到?jīng)_蝕。

3、在什么情況下會(huì)發(fā)生汽蝕現(xiàn)象？如何防止汽蝕現(xiàn)象發(fā)生？

答：當(dāng)離心泵的壓頭較正常值降低3%以上時(shí)，（即安裝高度過高或葉輪轉(zhuǎn)速過快時(shí)）預(yù)示著汽蝕現(xiàn)象可能發(fā)生。

防止：改變?nèi)~輪的進(jìn)口幾何形狀，采用雙吸式葉輪；采用較低的葉輪入口速度，加大葉輪入口直徑；適當(dāng)增大葉片入口邊寬度，也可以使葉輪入口相對(duì)速度減少；采用抗汽蝕材料制造葉輪；提高裝置有限汽蝕余量，如增大吸入罐液面上的壓力，合理確定幾何安裝高度；減少吸入管路阻力損失，降低液面的汽化壓力。

4、為什么啟動(dòng)前一定要將離心泵灌滿被輸送液體？

答：如果沒有在啟動(dòng)前灌滿被輸送液體，由于空氣密度小，葉輪旋轉(zhuǎn)后產(chǎn)生的離心力小，葉輪中心不足以形成吸入儲(chǔ)槽內(nèi)液體的低壓，因而雖啟動(dòng)離心泵也不能輸送液體，發(fā)生氣縛現(xiàn)象。

換熱器單元

1、冷態(tài)開車是先送冷物料，后送熱物料；而停車時(shí)又要先關(guān)熱物料，后關(guān)冷物料，為什么？

答：開車的順序可以使機(jī)器不會(huì)因?yàn)槲锪线^熱而加速腐蝕；停車時(shí)的順序是為了防止倒吸發(fā)生。

2、為什么停車后管程和殼程都要泄液？這兩部分的泄液有順序嗎？ 答：不泄液的話留在機(jī)器里面會(huì)腐蝕儀器的。先泄掉管程再泄掉殼程。如果先泄掉殼程的話，在泄掉管程時(shí)又會(huì)有液體流到殼程里。

3、傳熱有哪幾種基本方式？各自的特點(diǎn)是什么？

答：①熱傳導(dǎo)：熱從物體的高溫部分沿著物體傳到低溫部分；②熱輻射：靠液體或氣體的流動(dòng)實(shí)現(xiàn)傳遞的方式；③熱對(duì)流：高溫物體直接向外發(fā)射熱

4、影響間壁式換熱器傳熱量的因素有哪些？ 答：壁厚、材料、介質(zhì)、粘度、管徑等。液位控制系統(tǒng)單元

1、本仿真培訓(xùn)單元包括串級(jí)、比值、分程三種復(fù)雜控制系統(tǒng)，說出它們的特點(diǎn)，它們與簡(jiǎn)單控制系統(tǒng)的差別是什么？

答：串級(jí)控制系統(tǒng) ——如果系統(tǒng)中不止采用一個(gè)控制器，而且控制器間相互串聯(lián)，一個(gè)控制器的輸出作為另一個(gè)控制器的給定值，這樣的系統(tǒng)稱為串級(jí)控制系統(tǒng)。串級(jí)控制系統(tǒng)的特點(diǎn)： ①能迅速地克服進(jìn)入副回路的擾動(dòng)；②改善主控制器的被控對(duì)象特征；③有利于克服副回路內(nèi)執(zhí)行機(jī)構(gòu)等的非線性。比值控制系統(tǒng)—— 在工業(yè)生產(chǎn)過程中，實(shí)現(xiàn)兩個(gè)或兩個(gè)以上參數(shù)符合一定比例關(guān)系的控制系統(tǒng)，稱為比值控制系統(tǒng)。比值控制系統(tǒng)可分為：開環(huán)比值控制系統(tǒng)，單閉環(huán)比值控制系統(tǒng)，雙閉環(huán)比值控制系統(tǒng)，變比值控制系統(tǒng)，串級(jí)和比值控制組合的系統(tǒng)等。

分程控制回路 ——一臺(tái)控制器的輸出可以同時(shí)控制兩只甚至兩只以上的控制閥，控制器的輸出信號(hào)被分割成若干個(gè)信號(hào)的范圍段，而由每一段信號(hào)去控制一只控制閥。

簡(jiǎn)單控制系統(tǒng)——單回路控制回路又稱單回路反饋控制。由于在所有反饋控制中，單回路反饋控制是最基本、結(jié)構(gòu)做簡(jiǎn)單的一種，因此，它又被稱之為簡(jiǎn)單控制。單回路反饋控制由四個(gè)基本環(huán)節(jié)組成，即被控對(duì)象（簡(jiǎn)稱對(duì)象）或被控過程（簡(jiǎn)稱過程）、測(cè)量變送裝置、控制器和控制閥。

管式加熱爐單元

1、煙道氣出口氧氣含量為什么要保持在一定范圍？過高或過低意味什么？ 答：通過控制煙道氣出口氧氣含量范圍，來保持燃料與空氣量的正確比例，從而達(dá)到最小的熱損失和最大的熱效率。

如果氧含量太高，就會(huì)相應(yīng)加熱多余的空氣，大量的熱量隨煙氣被排出，使能耗增加，燃燒效率降低；反之氧含量太低，則燃料不完全燃燒，熱量損失上升。

2、加熱過程中風(fēng)門和煙道擋板的開度大小對(duì)爐膛負(fù)壓和煙道氣出口氧氣含量有什么影響？

答：風(fēng)門開度大大量空氣入爐使?fàn)t膛負(fù)壓減小，熱效率低，煙道氣出口氧氣含量增加；煙道擋板開度大使?fàn)t膛負(fù)壓增大，造成空氣大量漏入爐內(nèi)，熱效率低，煙道氣出口氧氣含量增加。因而，在實(shí)際操作中，加熱爐的風(fēng)門和煙道擋板要密切配合調(diào)節(jié)，保證一定的抽力，控制一定過?？諝庀禂?shù)，提高熱效率，延長(zhǎng)加熱爐管的使用壽命。

3、本流程中三個(gè)電磁閥的作用是什么？在開/停車時(shí)應(yīng)如何操作？ 答：三個(gè)電磁閥為三個(gè)聯(lián)鎖閥S01、S02、S03，為保證安全正常運(yùn)行。

在開/停車時(shí)應(yīng)先摘除連鎖，才能進(jìn)行操作。

精餾塔單元

1、什么叫蒸餾？蒸餾和精餾有何不同？它們?cè)诨どa(chǎn)中的作用是什么？ 答：蒸餾是分離液體混合物最常用，最早實(shí)現(xiàn)工業(yè)化的典型單元操作。它是通過加熱液體混合物造成氣液兩相體系，利用混合物中各組分揮發(fā)度的差異而實(shí)現(xiàn)組分的分離與提純的操作過程。

精餾是利用混合液中組分揮發(fā)度的差異，實(shí)現(xiàn)組分高純度分離的多級(jí)蒸餾操作，同時(shí)進(jìn)行多次部分汽化和部分冷凝的過程。

蒸餾和精餾的根本區(qū)別是精餾具有回流。蒸餾按其操作方式可分為簡(jiǎn)單蒸餾、平衡蒸餾、精餾和特殊精餾等。簡(jiǎn)單蒸餾和平衡蒸餾適用于易分離物系或分離要求不高的場(chǎng)合；精餾適用于難分離物系或?qū)Ψ蛛x要求較高的場(chǎng)合；特殊精餾適用于普通精餾難以分離或無法分離的物系。

2、精餾的主要設(shè)備有哪些？ 答：精餾主要利用板式塔，填料塔。

其中主要設(shè)備有精餾塔、塔頂冷凝器、塔底再沸器、原料預(yù)熱器、回流罐、回流泵等。

3、列出塔頂溫度和壓力、塔釜液位和溫度的影響因素。

答：塔頂溫度壓力——進(jìn)料量，進(jìn)料熱狀況參數(shù)，回流比，塔頂產(chǎn)品采出量 塔釜液位和溫度——塔釜產(chǎn)品采出量，加熱蒸汽量

4、控制塔頂壓力有幾種方法？哪種最好？

答：可以通過調(diào)節(jié)PC101和PC102；可以用調(diào)節(jié)塔釜加熱蒸汽量的方法；調(diào)節(jié)原料液流量的方法。第一種好。

吸收解吸單元

1、試從操作原理和本單元操作特點(diǎn)分析一下吸收段流程壓力比解吸段壓力高的原因。答：壓力大的時(shí)候，溶解度大，有利于吸收。壓力小，溶解度小，利于解吸。

2、從全流程能量合理利用角度分析換熱器E-103和E-102的順序和原因。答：應(yīng)該先從E-102到E-103，應(yīng)為E-102里面的流體溫度較低些，這樣走完E-102可以直接去E-103，省的在用新的原來還需額外的加熱。

3、若發(fā)現(xiàn)富油無法進(jìn)入解吸塔，會(huì)有哪些原因？應(yīng)如何調(diào)整。

答：①可能是應(yīng)開的閥門沒全開，這種情況仔細(xì)檢查通道閥門，打開需要打開的閥門；②吸收塔壓力太低，此時(shí)通過調(diào)節(jié)PIC103，F(xiàn)V103以及V1閥門增大吸收塔的壓力；③管道堵塞。此時(shí)需及時(shí)清除堵塞物即可。

三、心得體會(huì)

通過本學(xué)期對(duì)化工仿真實(shí)習(xí)這門專業(yè)課的學(xué)習(xí)，深切體會(huì)到課本原理內(nèi)容的學(xué)習(xí)與實(shí)際操作之間的區(qū)別與聯(lián)系。

首先，原理的學(xué)習(xí)與實(shí)際操作到底是不同的。之前在學(xué)習(xí)化工原理課程時(shí)，重要的在于對(duì)每個(gè)單元操作原理的理解，以及對(duì)所涉及到的計(jì)算公式，公式中每個(gè)量的理解，對(duì)設(shè)計(jì)型和操作型問題的相關(guān)計(jì)算等；但是在仿真實(shí)習(xí)中，卻更加側(cè)重操作的工藝流程，諸如閥門的開關(guān)問題、開度問題、順序問題、甚至是應(yīng)急處理等這些更加接近實(shí)際操作的方面。

當(dāng)然，課本原理內(nèi)容的學(xué)習(xí)與仿真實(shí)習(xí)操作之間也有著密不可分的聯(lián)系。對(duì)一個(gè)單元的過程控制，既要有之前學(xué)過的原理知識(shí)做鋪墊，也要輔以靈活正確的實(shí)際操作。

之前在學(xué)習(xí)原理部分知識(shí)時(shí)覺得還不算很難，但我們?cè)趯?shí)驗(yàn)過程中常會(huì)出現(xiàn)手忙腳亂忘記開關(guān)閥門，忘記調(diào)節(jié)閥門開度等問題，最終造成“危險(xiǎn)”的結(jié)果，所幸只是仿真模擬，但也反映出我們還是不能很好地將所學(xué)基礎(chǔ)知識(shí)與實(shí)際操作相聯(lián)系；遇到“意外”情況不夠鎮(zhèn)靜，不能很快反應(yīng)與做相應(yīng)的補(bǔ)救措施；另外可能也是由于經(jīng)驗(yàn)不足，很多時(shí)候調(diào)控不到位，完全是靠之后的“補(bǔ)救”措施解決，使得整個(gè)系統(tǒng)不能很快地穩(wěn)定，甚至“大起大落”，這些在未來的實(shí)際操作中都將會(huì)是嚴(yán)重的問題。

總而言之，對(duì)這次的仿真實(shí)習(xí)還是感到受益匪淺的。