第一篇：計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告3-數(shù)據(jù)輸出實(shí)驗(yàn) 移位門實(shí)驗(yàn)

2.3 數(shù)據(jù)輸出實(shí)驗(yàn)/移位門實(shí)驗(yàn)

一．實(shí)驗(yàn)要求：利用CPTH 實(shí)驗(yàn)儀的開關(guān)做為控制信號(hào)，將指定寄存器的內(nèi)容讀到數(shù)據(jù)總線DBUS上。

二．實(shí)驗(yàn)?zāi)康模?/p>

1、了解模型機(jī)中多寄存器接數(shù)據(jù)總線的實(shí)現(xiàn)原理。

2、了解運(yùn)算器中移位功能的實(shí)現(xiàn)方法。

三．實(shí)驗(yàn)電路：CPTH 中有7 個(gè)寄存器可以向數(shù)據(jù)總線輸出數(shù)據(jù)，但在某一特定時(shí)刻只能有一個(gè)寄存器輸出數(shù)據(jù)，由X2，X1，X0決定那一個(gè)寄存器輸出數(shù)據(jù)。

數(shù)據(jù)輸出選擇器原理圖

連接線表

四．實(shí)驗(yàn)數(shù)據(jù)及步驟：

實(shí)驗(yàn)1：數(shù)據(jù)輸出實(shí)驗(yàn)

置下表的控制信號(hào)，檢驗(yàn)輸出結(jié)果

實(shí)驗(yàn)2：移位實(shí)驗(yàn)

ALU直接輸出和零標(biāo)志位產(chǎn)生原理圖

ALU左移輸出原理圖

ALU右移輸出原理圖

直通門將運(yùn)算器的結(jié)果不移位送總線。當(dāng)X2X1X0=100 時(shí)運(yùn)算器結(jié)果通過(guò)直通門送到數(shù)據(jù)總線。同時(shí)，直通門上還有判0 電路，當(dāng)運(yùn)算器的結(jié)果為全0 時(shí)，Z=1，右移門將運(yùn)算器的結(jié)果右移一位送總線。當(dāng)X2X1X0=101 時(shí)運(yùn)算器結(jié)果通過(guò)右通門送到數(shù)據(jù)總線。具體內(nèi)部連接是：

Cy 與 CN →DBUS7

ALU7→DBUS6

ALU6→DBUS5

ALU5→DBUS4

ALU4 → DBUS3

ALU3 → DBUS2

ALU2 → DBUS1

ALU1 → DBUS0 Cy 與 CN → DBUS7 當(dāng)不帶進(jìn)位移位時(shí)(CN=0)：

0 →DBUS7 當(dāng)帶進(jìn)位移位時(shí)(CN=1)：

Cy →DBUS7

左移門將運(yùn)算器的結(jié)果左移一位送總線。當(dāng)X2X1X0=110 時(shí)運(yùn)算器結(jié)果通過(guò)左通門送到數(shù)據(jù)總線。具體連線是：

ALU6 →DBUS7 ALU5→ DBUS6 ALU4→ DBUS5 ALU3→ DBUS4 ALU2→ DBUS3 ALU1→ DBUS2 ALU0→ DBUS1 當(dāng)不帶進(jìn)位移位時(shí)(CN=0)：

0 → DBUS0 當(dāng)帶進(jìn)位移位時(shí)(CN=1)：

Cy→

DBUS0

將55H寫入A寄存器

二進(jìn)制開關(guān)K23-K16用于DBUS[7:0]的數(shù)據(jù)輸入，置數(shù)據(jù)55H

置控制信號(hào)為：

按住STEP脈沖鍵，CK由高變低，這時(shí)寄存器A的黃色選擇指示燈亮，表明選擇A寄存器。放開STEP鍵，CK由低變高，產(chǎn)生一個(gè)上升沿，數(shù)據(jù)55H被寫入A寄存器。

S2S1S0=111 時(shí)運(yùn)算器結(jié)果為寄存器A內(nèi)容

注意觀察：

移位與輸出門是否打開無(wú)關(guān)，無(wú)論運(yùn)算器結(jié)果如何，移位門都會(huì)給出移位結(jié)果。但究竟把那一個(gè)結(jié)果送數(shù)據(jù)總線由X2X1X0輸出選擇決定。

五．心得體會(huì)：

這次實(shí)驗(yàn)我們感受和熟悉了計(jì)算機(jī)的移位算法，本實(shí)驗(yàn)可以說(shuō)是前兩次實(shí)驗(yàn)和這次實(shí)驗(yàn)的匯總，里面也包括了上兩次實(shí)驗(yàn)的內(nèi)容，像寄存器A，W；S1，S2，S3選擇的運(yùn)算。通過(guò)本次實(shí)驗(yàn)讓我學(xué)到很多運(yùn)算器的知識(shí)。還有就是關(guān)于移位運(yùn)算的了，寄存器D顯示的是不帶移位的運(yùn)算結(jié)果，寄存器R顯示的是右移一位的運(yùn)算結(jié)果，寄存器L顯示的是左移一位的運(yùn)算結(jié)果，當(dāng)CN等于1，Cy 1N等于1的時(shí)候表示移位為一的移位運(yùn)算。移位的運(yùn)算方法是，右移時(shí)，在移位后的空位也即最高位補(bǔ)上Cy 1N的值，0或者1；左移時(shí)，在移位后的空位也即最低位補(bǔ)上Cy 1N的值，0或者1。

第二篇：_計(jì)算機(jī)組成原理實(shí)驗(yàn)3

計(jì)算機(jī)組成原理實(shí)驗(yàn)日志3 實(shí)驗(yàn)題目：

靜態(tài)隨機(jī)存儲(chǔ)器實(shí)驗(yàn) 實(shí)驗(yàn)?zāi)康模?/p>

掌握靜態(tài)隨機(jī)存儲(chǔ)器RAM工作特性及數(shù)據(jù)的讀/寫方法。實(shí)驗(yàn)主要步驟：

(1)形成時(shí)鐘脈沖信號(hào)T3。具體接線方法和操作步驟如下：

①接通電源，把示波器接到方波信號(hào)源的輸出插孔H23調(diào)節(jié)電位器W1及W2，使H23端輸出實(shí)驗(yàn)所期望的頻率和占空比的方波。

②將時(shí)序電路模塊(STATE UNIT)單元中的φ和信號(hào)源單元(SIGNAL UNIT)中的H23排針相連。

③在時(shí)序電路模塊中有兩個(gè)二進(jìn)制開關(guān)“STOP”和“STEP”。將“STOP”開關(guān)置為“RUN”狀態(tài)、“STEP”開關(guān)置為“EXEC”狀態(tài)時(shí)，按動(dòng)微動(dòng)開關(guān)START，則T3端輸出連續(xù)的方波信號(hào)，此時(shí)調(diào)節(jié)電位器W1，用示波器觀察，使T3輸出實(shí)驗(yàn)要求的脈沖信號(hào)。當(dāng)“STOP”開關(guān)置為“RUN”狀態(tài)、“STEP”開關(guān)置為“STEP”狀態(tài)時(shí)，每按動(dòng)一次微動(dòng)開關(guān)START，則T3輸出一個(gè)單脈沖，其脈沖寬度與連續(xù)方式相同。用PC聯(lián)機(jī)軟件中的示波器功能也能看到波形。這樣可以代替真實(shí)示波器。

(2)按圖2-2連接實(shí)驗(yàn)線路，仔細(xì)查線無(wú)誤后接通電源。

圖2-2 靜態(tài)隨機(jī)存儲(chǔ)器實(shí)驗(yàn)接線圖(3)寫存儲(chǔ)器。給存儲(chǔ)器的00、01、02、03、04地址單元中分別寫入數(shù)據(jù)11H、12H、13H、14H、15H。

由上面的存儲(chǔ)器實(shí)驗(yàn)原理圖(圖2-2)看出，由于數(shù)據(jù)和地址全由一個(gè)數(shù)據(jù)開關(guān)給出，因此要分時(shí)地給出。下面的寫存儲(chǔ)器要分兩個(gè)步驟：第一步寫地址，先關(guān)掉存儲(chǔ)器的片選(CE=1)，打開地址鎖存器門控信號(hào)(LDAR=1)，打開數(shù)據(jù)開關(guān)三態(tài)門(SW-B=0),由開關(guān)給出要寫入的存儲(chǔ)單元的地址，按動(dòng)START產(chǎn)生T3脈沖將地址打入到地址鎖存器；第二步寫數(shù)據(jù)，關(guān)掉地址鎖存器門控信號(hào)(LDAR=0),打開存儲(chǔ)器片選(CE=0)，使之處于寫狀態(tài)(CE=0，WE=1)，由開關(guān)給出此單元要寫入的數(shù)據(jù)，按動(dòng)STRAT產(chǎn)生T3脈沖將數(shù)據(jù)寫入到當(dāng)前的地址單元中。寫其他單元依次循環(huán)上述步驟。

寫存儲(chǔ)器流程如圖2-3所示(以向00號(hào)單元寫入11H為例)。

圖2-3 寫存儲(chǔ)器流程圖

(4)讀存儲(chǔ)器。

依次讀出第00、01、02、03、04號(hào)單元中的內(nèi)容，觀察上述各單元中的內(nèi)容是否與前面寫入的一致。同寫操作類似，讀每個(gè)單元也需要兩步：第一步寫地址，先關(guān)掉存儲(chǔ)器的片選(CE=1)，打開地址鎖存器門控信號(hào)(LDAR=1)，打開,由開關(guān)給出要讀存儲(chǔ)單元的地址，按動(dòng)START產(chǎn)生T3脈沖將地址打入到地址鎖存器；第二步讀存儲(chǔ)器，關(guān)掉數(shù)據(jù)開關(guān)三態(tài)門(SW-B=1),打開存儲(chǔ)器(CE=0)，使它處于讀狀態(tài)(CE=0，WE=0)，此時(shí)數(shù)據(jù)總線上顯示的數(shù)據(jù)即為從存儲(chǔ)器當(dāng)前地址中讀出的數(shù)據(jù)內(nèi)容。讀其他單元依次循環(huán)上述步驟。

讀存儲(chǔ)器操作流程如下圖2-4所示(以從00號(hào)單元讀出11H數(shù)據(jù)為例)。

圖2-4 讀存儲(chǔ)器流程圖

實(shí)驗(yàn)結(jié)果：

置入存儲(chǔ)器地址00 寫入存儲(chǔ)器數(shù)據(jù) 11H 置入存儲(chǔ)器地址01 寫入存儲(chǔ)器數(shù)據(jù)12H 置入存儲(chǔ)器地址02 寫入存儲(chǔ)器數(shù)據(jù)13H 置入存儲(chǔ)器地址03 寫入存儲(chǔ)器數(shù)據(jù)14H 置入存儲(chǔ)器地址04 寫入存儲(chǔ)器數(shù)據(jù)15H

讀數(shù)據(jù)

置入存儲(chǔ)器地址00 讀出存儲(chǔ)器數(shù)據(jù)11H 置入存儲(chǔ)器地址01 讀出存儲(chǔ)器數(shù)據(jù)12H 置入存儲(chǔ)器地址02 讀出存儲(chǔ)器數(shù)據(jù)13H 置入存儲(chǔ)器地址03 讀出存儲(chǔ)器數(shù)據(jù)14H 置入存儲(chǔ)器地址04 讀出存儲(chǔ)器數(shù)據(jù)15H 實(shí)驗(yàn)思考題

（1）一片靜態(tài)存儲(chǔ)器6116（2K×8），容量是多大？因?qū)嶒?yàn)箱上地址寄存器只有8位接入6116的A7－A0，而高三位A8－A10接地，所以實(shí)際存儲(chǔ)容量是多少？為什么？

答：容量是16kbit大小，當(dāng)只有A7-A0只有8位字時(shí)，實(shí)際容量是256*8=4Kbit大小。（2）歸納出向存儲(chǔ)器寫入一個(gè)數(shù)據(jù)的過(guò)程，包括所需的控制信號(hào)（為“1”還是為“0”）有效。

答：根據(jù)實(shí)驗(yàn)指導(dǎo)書上WR0有效，此時(shí)為寫入數(shù)據(jù)

心得體會(huì)：

通過(guò)這次實(shí)驗(yàn)掌握了靜態(tài)存儲(chǔ)器的基本原理，以及存儲(chǔ)器是如何寫入數(shù)據(jù)和讀取數(shù)據(jù)的，強(qiáng)化了計(jì)算機(jī)存儲(chǔ)器的理解

第三篇：計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告+++數(shù)據(jù)通路實(shí)驗(yàn)

數(shù)據(jù)通路組成實(shí)驗(yàn)

一、實(shí)驗(yàn)?zāi)康?/p>

（１）將雙端口通用寄存器組和雙端口存儲(chǔ)器模塊聯(lián)機(jī)；

（２）進(jìn)一步熟悉計(jì)算機(jī)的數(shù)據(jù)通路；

（３）掌握數(shù)字邏輯電路中故障的一般規(guī)律，以及排除故障的一般原則和方法；

（４）鍛煉分析問(wèn)題與解決問(wèn)題的能力，在出現(xiàn)故障的情況下，獨(dú)立分析故障現(xiàn)象，并排除故障。

二、實(shí)驗(yàn)電路

圖９．１４示出了數(shù)據(jù)通路實(shí)驗(yàn)電路圖，它是將前面進(jìn)行的雙端口存儲(chǔ)器實(shí)驗(yàn)?zāi)K和一個(gè)雙端口通用寄存器組模塊連接在一起形成的，存儲(chǔ)器的指令端口不參與本次實(shí)驗(yàn)，通用寄存器組連接運(yùn)算器模塊，本實(shí)驗(yàn)涉及其中的操作數(shù)寄存器ＤＲ２。

由于ＲＡＭ是三態(tài)門輸出，因而可以將ＲＡＭ連接到數(shù)據(jù)總線ＢＵＳ上。此外，ＢＵＳ上還連接著雙端口通用寄存器組。這樣，寫入ＲＡＭ的數(shù)據(jù)可由通用寄存器提供，而從ＲＡＭ讀出的數(shù)據(jù)也可送到通用寄存器保存。

ＲＡＭ和ＤＲ２在前面的實(shí)驗(yàn)中使用過(guò)。對(duì)于通用寄存器組ＲＦ，它由一個(gè)在系統(tǒng)可編程（In System Programable）芯片ｉｓｐＬＳＩ １０１６固化了通用寄存器組的功能而成，其功能與雙端口寄存器組ＭＣ１４５８０相類似，內(nèi)含四個(gè)８位的通用寄存器，帶有一個(gè)輸入端口和兩個(gè)輸出端口，從而可以同時(shí)寫入一路數(shù)據(jù)，讀出兩路數(shù)據(jù)。輸入端口取名為ＷＲ端口，連接一個(gè)８位的緩沖寄存器ＥＲ（已集成在ｉｓｐＬＳＩ １０１６芯片中），輸出端口取名為ＲＳ端口、ＲＤ端口，分別連接運(yùn)算器模塊的兩個(gè)操作數(shù)寄存器ＤＲ１、ＤＲ２，其中，連接ＤＲ１的ＲＳ端口還可通過(guò)一個(gè)８位的三態(tài)門ＲＳＯ直接向ＢＵＳ輸出。雙端口通用寄存器組模塊的控制信號(hào)中，ＲＳ１、ＲＳ０用于選擇從ＲＳ端口讀出的通用寄存器，ＲＤ１、ＲＤ０用于選擇從ＲＤ端口讀出的通用寄存器，上述選擇信號(hào)在Ｔ１脈沖的上升沿到來(lái)時(shí)生效。而ＷＲ１、ＷＲ０則用于選擇從ＷＲ端口寫入的通用寄存器。ＷＲＤ是寫入控制信號(hào)，ＷＲＤ＝１時(shí)，在Ｔ２上升沿的時(shí)刻，從ＥＲ寫入數(shù)據(jù)；ＷＲＤ＝０時(shí)，ＥＲ中的數(shù)據(jù)不寫入通用寄存器中。ＬＤＥＲ信號(hào)控制ＥＲ從ＢＵＳ寫入數(shù)據(jù)，ＲＳ－ＢＵＳ信號(hào)則控制ＲＳ端口到ＢＵＳ的輸出三態(tài)門。以上控制信號(hào)各自連接一個(gè)二進(jìn)制開關(guān)。

三、實(shí)驗(yàn)設(shè)備

（１）ＪＹＳ－４計(jì)算機(jī)組成原理實(shí)驗(yàn)儀一臺(tái)（２）雙蹤示波器一臺(tái)（３）直流萬(wàn)用表一只（４）邏輯測(cè)試筆一支

四、實(shí)驗(yàn)任務(wù)

（１）將實(shí)驗(yàn)電路與操作面板的有關(guān)信號(hào)進(jìn)行線路連接，方法同前面的實(shí)驗(yàn)。（２）用８位數(shù)據(jù)開關(guān)向ＲＦ中的四個(gè)通用寄存器分別置入以下數(shù)據(jù)（十六進(jìn)制）：Ｒ０＝０Ｆ，Ｒ１＝Ｆ０，Ｒ２＝５５，Ｒ３＝ＡＡ。

給Ｒ０置入０Ｆ的步驟是：先用８位數(shù)碼開關(guān)將０Ｆ置入ＥＲ，并且選擇ＷＲ１＝ＷＲ０＝０，再將ＥＲ的數(shù)據(jù)置入ＲＦ。給其他通用寄存器置入數(shù)據(jù)的步驟與此類似。

（３）分別將Ｒ０至Ｒ３中的數(shù)據(jù)同時(shí)讀入到ＤＲ２寄存器和ＢＵＳ上，觀察其數(shù)據(jù)是否存入Ｒ０至Ｒ３中的數(shù)據(jù)，并記錄數(shù)據(jù)。其中ＢＵＳ上的數(shù)據(jù)可直接用指示燈顯示，ＤＲ２中的數(shù)據(jù)可用邏輯筆測(cè)試有關(guān)引腳。

（４）用８位數(shù)碼開關(guān)向ＡＲ１送入一個(gè)地址０Ｆ，然后將Ｒ０中的０Ｆ寫入ＲＡＭ。用同樣的方法，依次將Ｒ１至Ｒ３中的數(shù)據(jù)寫入ＲＡＭ中的Ｆ０、５５、ＡＡ單元。

（５）分別將ＲＡＭ中ＡＡ單元的數(shù)據(jù)寫入Ｒ０，５５單元的數(shù)據(jù)寫入Ｒ１，Ｆ０單元寫入Ｒ２，０Ｆ單元寫入Ｒ３。然后將Ｒ３、Ｒ２、Ｒ１、Ｒ０中的數(shù)據(jù)讀出到ＢＵＳ上，通過(guò)指示燈驗(yàn)證讀出的數(shù)據(jù)是否正確，并記錄數(shù)據(jù)。

（６）進(jìn)行ＲＦ并行輸入輸出試驗(yàn)。

１．選擇ＲＳ端口對(duì)應(yīng)Ｒ０，ＲＤ端口對(duì)應(yīng)Ｒ１，ＷＲ端口對(duì)應(yīng)Ｒ２，并使ＷＲＤ＝１，觀察并行輸入輸出的結(jié)果。選擇ＲＳ端口對(duì)應(yīng)Ｒ２，驗(yàn)證剛才的寫入是否生效。記錄數(shù)據(jù)。２．保持ＲＳ端口和ＷＲ端口同時(shí)對(duì)應(yīng)Ｒ２，ＷＲＤ＝１，而ＥＲ中置入新的數(shù)據(jù)，觀察并行輸入輸出的結(jié)果，ＲＳ端口輸出的是舊的還是新的數(shù)據(jù)？（７）在數(shù)據(jù)傳送過(guò)程中，發(fā)現(xiàn)了什么故障？如何克服的？

五、實(shí)驗(yàn)要求（１）做好實(shí)驗(yàn)預(yù)習(xí)和準(zhǔn)備工作，掌握實(shí)驗(yàn)電路的數(shù)據(jù)通路特點(diǎn)和通用寄存器組的功能特性。（２）寫出實(shí)驗(yàn)報(bào)告，內(nèi)容為

１．實(shí)驗(yàn)?zāi)康模?/p>

２．如碰到故障，記錄故障現(xiàn)象，排除故障的分析思路，故障定位及故障的性質(zhì)； ３．實(shí)驗(yàn)數(shù)據(jù)記錄；

４．值得討論的其他問(wèn)題。

第四篇：計(jì)算機(jī)組成原理實(shí)驗(yàn)

ALU設(shè)計(jì)

module ALU(ALU_OP,AB_SW,F_LED_SW,LED);

input[2:0] ALU_OP,AB_SW,F_LED_SW;

output[7:0] LED;reg[7:0] LED;

reg[31:0] A,B,F;reg OF,ZF;

always@(*)begin

end

always@(*)begin

ZF=0;OF=0;case(ALU_OP)

3'b000: begin F=A&B;end 3'b001: begin F=A|B;end 3'b010: begin F=A^B;end 3'b011: begin F=~(A|B);end 3'b100: begin {OF,F}=A+B;OF=OF^F[31];end 3'b101: begin {OF,F}=A-B;OF=OF^F[31];end 3'b110: begin F=A

3'b000: begin A=32'h0000_0000;B=32'h0000_0000;end 3'b001: begin A=32'h0000_0003;B=32'h0000_0607;end 3'b010: begin A=32'h8000_0000;B=32'h8000_0000;end 3'b011: begin A=32'h7FFF_FFFF;B=32'h7FFF_FFFF;end 3'b100: begin A=32'h8000_0000;B=32'hFFFF_FFFF;end 3'b101: begin A=32'hFFFF_FFFF;B=32'h8000_0000;end 3'b110: begin A=32'h1234_5678;B=32'h3333_2222;end 3'b111: begin A=32'h9ABC_DEF0;B=32'h1111_2222;end endcase endcase

if(F==32'b0)ZF=1;end

always@(*)begin

end case(F_LED_SW)

3'b000: LED=F[7:0];3'b001: LED=F[15:8];3'b010: LED=F[23:16];3'b011: LED=F[31:24];default:begin LED[7]=ZF;LED[0]=OF;LED[6:1]=6'b0;end endcase

endmodule 管腳配置

NET “AB_SW[0]” LOC = T10;NET “AB_SW[1]” LOC = T9;NET “AB_SW[2]” LOC = V9;NET “ALU_OP[0]” LOC = M8;NET “ALU_OP[1]” LOC = N8;NET “ALU_OP[2]” LOC = U8;NET “F_LED_SW[0]” LOC = V8;NET “F_LED_SW[1]” LOC = T5;NET “F_LED_SW[2]” LOC = B8;NET “LED[0]” LOC = U16;NET “LED[1]” LOC = V16;NET “LED[2]” LOC = U15;NET “LED[3]” LOC = V15;NET “LED[4]” LOC = M11;NET “LED[5]” LOC = N11;NET “LED[6]” LOC = R11;NET “LED[7]” LOC = T11;寄存器 module jicunqi(input Clk, input Reset, input [4:0] Reg_Addr, input Write_Reg, input [1:0] Sel, input AB, output reg [7:0] LED);reg [31:0] W_Data;wire [31:0] R_Data_A,R_Data_B,LED_Data;REG RU1(Clk,Reset,Reg_Addr,Reg_Addr,Reg_Addr,W_Data,Write_Reg,R_Data_A,R_Data_B);assign LED_Data=AB?R_Data_A : R_Data_B;always @(*)begin

W_Data=32'h0000_0000;

LED=8'b0000_0000;

if(Write_Reg)

begin

case(Sel)

2'b00: W_Data= 32'h1234_5678;

2'b01: W_Data= 32'h89AB_CDEF;2'b10: W_Data= 32'h7FFF_FFFF;2'b11: W_Data= 32'hFFFF_FFFF;endcase end

else

begin

case(Sel)

2'b00: LED=LED_Data[7:0];2'b01: LED=LED_Data[15:8];2'b10: LED=LED_Data[23:16];2'b11: LED=LED_Data[31:24];

endcase end end endmodule `timescale 1ns / 1ps // REG.v module REG(input Clk, input Reset, input [4:0] R_Addr_A, input [4:0] R_Addr_B, input [4:0] W_Addr, input [31:0] W_Data, input Write_Reg, output [31:0] R_Data_A, output [31:0] R_Data_B);

reg [31:0] REG_Files[0:31];integer i;

assign R_Data_A=REG_Files[R_Addr_A];assign R_Data_B=REG_Files[R_Addr_B];

always @(posedge Clk or posedge Reset)begin

if(Reset)

begin

for(i=0;i<=31;i=i+1)

REG_Files[i]<=32'h0000_0000;

end

else

begin

if(Write_Reg)

begin

REG_Files[W_Addr]<=W_Data;

end end end endmodule

管腳配置 NET “Clk” LOC=“C9”;NET “Reset” LOC=“D9”;NET “Reg_Addr[4]” LOC=“T5”;NET “Reg_Addr[3]” LOC=“V8”;NET “Reg_Addr[2]” LOC=“U8”;NET “Reg_Addr[1]” LOC=“N8”;NET “Reg_Addr[0]” LOC=“M8”;NET “Write_Reg” LOC=“V9”;NET “Sel[1]” LOC=“T9”;NET “Sel[0]” LOC=“T10”;NET “AB” LOC=“A8”;NET “LED[7]” LOC=“T11”;NET “LED[6]” LOC=“R11”;NET “LED[5]” LOC=“N11”;NET “LED[4]” LOC=“M11”;NET “LED[3]” LOC=“V15”;NET “LED[2]” LOC=“U15”;NET “LED[1]” LOC=“V16”;NET “LED[0]” LOC=“U16”;

第五篇：計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告5- PC實(shí)驗(yàn)

2.5

PC實(shí)驗(yàn)

姓名：孫堅(jiān)

學(xué)號(hào)：134173733

班級(jí)：13計(jì)算機(jī)

日期：2015.5.15

一．實(shí)驗(yàn)要求：利用CPTH 實(shí)驗(yàn)儀上的K16..K23 開關(guān)做為DBUS 的數(shù)據(jù)，其它開關(guān)做為控制信號(hào)，實(shí)現(xiàn)程序計(jì)數(shù)器PC的寫入及加1 功能。

二．實(shí)驗(yàn)?zāi)康模?/p>

1、了解模型機(jī)中程序計(jì)數(shù)器PC的工作原理及其控制方法。

2、了解程序執(zhí)行過(guò)程中順序和跳轉(zhuǎn)指令的實(shí)現(xiàn)方法。

三．實(shí)驗(yàn)電路：PC 是由兩片74HC161構(gòu)成的八位帶預(yù)置記數(shù)器，預(yù)置數(shù)據(jù)來(lái)自數(shù)據(jù)總線。記數(shù)器的輸出通過(guò)74HC245（PCOE）送到地址總線。PC 值還可以通過(guò)74HC245（PCOE_D）送回?cái)?shù)據(jù)總線。

PC 原理圖

在CPTH 中，PC+1 由PCOE 取反產(chǎn)生。當(dāng)RST = 0 時(shí)，PC 記數(shù)器被清0 當(dāng)LDPC = 0 時(shí)，在CK的上升沿，預(yù)置數(shù)據(jù)被打入PC記數(shù)器 當(dāng)PC+1 = 1 時(shí)，在CK的上升沿，PC記數(shù)器加一 當(dāng)PCOE = 0 時(shí)，PC值送地址總線

PC打入控制原理圖

PC 打入控制電路由一片74HC151 八選一構(gòu)成(isp1016實(shí)現(xiàn))。

當(dāng)ELP=1 時(shí)，LDPC=1，不允許PC被預(yù)置 當(dāng)ELP=0 時(shí)，LDPC 由IR3，IR2，Cy，Z確定 當(dāng)IR3 IR2 = 1 X 時(shí)，LDPC=0，PC 被預(yù)置

當(dāng)IR3 IR2 = 0 0 時(shí)，LDPC=非Cy，當(dāng)Cy=1時(shí)，PC 被預(yù)置 當(dāng)IR3 IR2 = 0 1 時(shí)，LDPC=非Z，當(dāng)Z=1 時(shí)，PC 被預(yù)置 連接線表

四．實(shí)驗(yàn)數(shù)據(jù)及步驟：

實(shí)驗(yàn)1：PC 加一實(shí)驗(yàn) 置控制信號(hào)為：

按一次STEP脈沖鍵，CK產(chǎn)生一個(gè)上升沿，數(shù)據(jù)PC 被加一。

實(shí)驗(yàn)2：PC 打入實(shí)驗(yàn)

二進(jìn)制開關(guān)K23-K16用于DBUS[7:0]的數(shù)據(jù)輸入，置數(shù)據(jù)12H

置控制信號(hào)為：

每置控制信號(hào)后，按一下STEP鍵，觀察PC的變化。

五．心得體會(huì)：

經(jīng)過(guò)上一個(gè)實(shí)驗(yàn)的練習(xí)，在做這個(gè)實(shí)驗(yàn)的時(shí)候更加得心應(yīng)手，了解了模型機(jī)中程序計(jì)數(shù)器PC的工作原理及其控制方法，還有了解了程序執(zhí)行過(guò)程中順序和跳轉(zhuǎn)指令的實(shí)現(xiàn)方法。