作業(yè)與自我檢測(cè)題（5）

數(shù)字電路部分

一、單項(xiàng)選擇題

1、數(shù)字電路內(nèi)部的電路三極管電路器件，一般處于（）工作狀態(tài)，即數(shù)字開(kāi)關(guān)狀態(tài)，其輸入、輸出只有高、低兩種電位。

A.截止或放大

B.導(dǎo)通或放大

C.截止或?qū)?/p>

2、一個(gè)二進(jìn)制表達(dá)式為：(11010.11)2=1′24+1′23+0′22+1′21+0′20+1′2-1+

1′2-2，其中24項(xiàng)稱為（）。

A.基數(shù)

B.權(quán)

C.系數(shù)

3．異或運(yùn)算表達(dá)式為:

F=A?B

=（）。

A.A·B+A·B

B.A·B+A·B

C.A·B+A·B

4.描述邏輯功能的方法是：

（）。

2.A.可由用真值表、邏輯圖、表達(dá)式三種方法中的任何一種

B.只能用真值表、邏輯圖兩種方法中的任何一種

C.只能用邏輯圖、表達(dá)式兩種方法中的任何一種

5.對(duì)于TTL門(mén)電路，（）。

3.A.輸出為高電位時(shí)，帶負(fù)載的能力強(qiáng)。

B.輸出為低電位時(shí)，帶負(fù)載的能力強(qiáng)。

C.輸出為高電位、低電位時(shí)，帶負(fù)載的能力相同。

6.基本RS觸發(fā)器，其動(dòng)作要點(diǎn)是：（）。

4.A.“1看S”、“1看R”

B.“1看S”、“0看R”

C.“0看S”、“1看R”

7.D觸發(fā)器功能：（）。

5.A.具有置位、復(fù)位、保持和翻轉(zhuǎn)四種功能

B.只具有置位、復(fù)位、保持三種功能

C.只具有置位、復(fù)位兩種功能

8.555定時(shí)器電路在應(yīng)用中，當(dāng)輸出為高電位時(shí)：其7腳處于（）工作狀態(tài)。

6.A.開(kāi)路

B.短路

C.開(kāi)路或短路

二、簡(jiǎn)答題

1.邏輯代數(shù)中，應(yīng)用反演律將一個(gè)原函數(shù)變?yōu)槠浞春瘮?shù)，需進(jìn)行哪些“互換”？

2.對(duì)于或門(mén)、或非門(mén)，它們的多余輸入端應(yīng)當(dāng)如何處理？對(duì)于與門(mén)、與非門(mén)，它們的多余輸入端又應(yīng)當(dāng)如何處理？對(duì)于CMOS電路多余輸入端是否不允許懸空？

3.組合邏輯電路的邏輯功能和電路結(jié)構(gòu)的特點(diǎn)是什么？

4.對(duì)組合邏輯電路的分析步驟是什么？

5.結(jié)合圖1電路圖，簡(jiǎn)述其執(zhí)行置位功能的過(guò)程。

圖1

6.主從型JK觸發(fā)器，在CP上升沿的作用下，其動(dòng)作有何特點(diǎn)？

7.邊沿型JK觸發(fā)器，在CP脈沖信號(hào)的作用下，其動(dòng)作有何特點(diǎn)？（分為負(fù)邊沿、正邊沿兩種情形）

8.寫(xiě)出JK觸發(fā)器的特性方程，并確定下述幾種情形下的輸出次態(tài)（Qn＋1）、說(shuō)明觸發(fā)器所對(duì)應(yīng)的功能。

當(dāng)J=1時(shí)，若Qn=0時(shí)，當(dāng)K=1時(shí)，若Qn=1時(shí)，當(dāng)J=0、K=0時(shí)，初態(tài)為Qn時(shí)，當(dāng)J=1、K=1時(shí)，初態(tài)為Qn時(shí)，三、綜合題

1.一個(gè)三位二進(jìn)制數(shù)碼由高位至低位分別送至電路的三個(gè)輸入端，要求三

位數(shù)碼中有奇數(shù)個(gè)1時(shí)，電路輸出為1，否則為0。試畫(huà)出邏輯圖。

2.根據(jù)下圖所示波形，利用與非門(mén)畫(huà)出實(shí)現(xiàn)其邏輯功能的邏輯圖。

A

t

B

t

C

t

F

t

3.對(duì)下圖組合邏輯電路進(jìn)行分析，寫(xiě)出邏輯函數(shù)FI、F2、F3、的表達(dá)式，并指出其邏輯功能。

4.8線－3線優(yōu)先編碼器74148邏輯框圖、功能表如下圖所示，分析其邏輯功能

邏輯圖

功能表

（1）

其輸入、輸出的有效電位是什么？

（2）

若以L表示低電位，H表示高電位，x表示高電位或者低電位，則當(dāng)輸入為01234567=xxxxxxL時(shí)，輸出為A2A1A0為何值？相當(dāng)于什么十進(jìn)制數(shù)？

（3）

輸出為A2A1A0=LLH=110＝(6)10，相當(dāng)于十進(jìn)制數(shù)6時(shí)，當(dāng)輸入01234567為何值？

5.由中規(guī)模計(jì)數(shù)器74161構(gòu)成的計(jì)數(shù)電路如下圖所示。設(shè)計(jì)數(shù)器的初態(tài)為0，即QDQCQBQA=0000，（1）繪出其計(jì)數(shù)狀態(tài)圖，（2）分析其計(jì)數(shù)長(zhǎng)度是多少？

6.下圖為二進(jìn)制加法計(jì)數(shù)器74161構(gòu)成的計(jì)數(shù)電路，構(gòu)成八進(jìn)制計(jì)數(shù)電路。（1）設(shè)計(jì)數(shù)器的初態(tài)為0，即QDQCQBQA=0000，繪出其計(jì)數(shù)狀態(tài)圖（2）完成電路的正確連接。

作業(yè)與自我檢測(cè)題（5）參考答案

一、單項(xiàng)選擇題

1.C，2.B，3.C，4.A，5.B，6.C，7.C，8.A，二、簡(jiǎn)答題

1、答：三種互換：與運(yùn)算（·）和或運(yùn)算（+）互換、邏輯常量1與0互換、原變量與反變量互換（對(duì)偶規(guī)則進(jìn)行兩種互換，不需原、反變量互換）。

2、答：對(duì)于或門(mén)、或非門(mén)電路，它們的多余輸入端應(yīng)當(dāng)接低電位；與門(mén)、與非門(mén)，多余輸入端應(yīng)當(dāng)接高電位。（對(duì)于TTL電路輸入端懸空相當(dāng)于高電位）CMOS電路輸入端不允許懸空。

3、答：組合邏輯電路的特點(diǎn)是：從邏輯功能上看：輸出只與當(dāng)時(shí)輸入的邏輯值有關(guān)，而與該時(shí)刻之前的輸入及電路狀態(tài)均無(wú)關(guān)，或稱其沒(méi)有記憶功能。從電路結(jié)構(gòu)上看，構(gòu)成組合邏輯電路的各門(mén)電路之間沒(méi)有反饋環(huán)路。

4、答：在邏輯圖中，對(duì)每個(gè)門(mén)的輸出端加以標(biāo)注；寫(xiě)出每個(gè)門(mén)輸出的邏輯函數(shù)表達(dá)式；將每個(gè)門(mén)輸出的邏輯函數(shù)表達(dá)式進(jìn)行迭代，并進(jìn)行必要的化簡(jiǎn)；最后寫(xiě)出真值表，并說(shuō)明該電路的用途。

5、答：置位又稱為置1，其過(guò)程如下：

置位功能：當(dāng)S=0、R=1時(shí)，置位端為有效低電位，使與非門(mén)U1輸出高電位，實(shí)現(xiàn)置位功能，即Q=1。此時(shí)，與非門(mén)U2的兩輸入為R=1、Q=1，使輸出Q=0。滿足兩輸出為互補(bǔ)條件。

6、答：主從型觸發(fā)器，又稱為電位觸發(fā)型方式，其動(dòng)作特點(diǎn)是：時(shí)鐘CP上升沿到來(lái)前一刻瞬間，J、K接收輸入信號(hào)，并要求在CP=1期間，輸入狀態(tài)保持穩(wěn)定。時(shí)鐘下降沿到來(lái)后產(chǎn)生輸出。

7、答：負(fù)邊沿型（下降沿觸發(fā)型）：CP下降沿到來(lái)的前一刻瞬間，J、K接收輸入；CP下降沿到來(lái)后產(chǎn)生輸出。正邊沿型（上升沿觸發(fā)型）：CP上升沿到來(lái)前一刻瞬間，J、K接收輸入；CP上升沿到來(lái)后產(chǎn)生輸出。

8、答：JK觸發(fā)器的特性方程是：

Qn＋1=JQn

+KQn

當(dāng)J=1時(shí)，若Qn=0，則Qn＋1；實(shí)現(xiàn)置位功能；（JQn

+KQn=1+0=1）

當(dāng)K=1時(shí)，若Qn=1，則Qn＋1=

=0；實(shí)現(xiàn)復(fù)位功能；

當(dāng)J=0、K=0時(shí)，則Qn＋1=Qn；實(shí)現(xiàn)保持功能；

當(dāng)J=1、K=1時(shí)，則Qn＋1=Qn；實(shí)現(xiàn)翻轉(zhuǎn)功能。

三、綜合題

1、解：（1）根據(jù)提出的邏輯功能要求，列出真值表如下表。

A

B

C

F

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

（2）根據(jù)真值表列寫(xiě)出函數(shù)表達(dá)式

F=

=

上式中

===

所以

F=

=B⊕A⊕C

（4）

畫(huà)邏輯圖

由表達(dá)式可畫(huà)出邏輯圖如下圖所示，它由兩個(gè)異或門(mén)構(gòu)成。

A

=1

=1

F

B

C2、解

采用正邏輯，高電平為邏輯“1”，低電平為邏輯“0”。根據(jù)波形列出真值表下表

A

B

C

F

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

03、解

F1=A.B

F2=A.B

F3=AB+AB

其邏輯功能是實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的比較功能。

4、（1）答：根據(jù)功能表得知，其輸入、輸出均以低電位為有效電位。

（2）答：01234567=xxxxxxL=0000001；輸出A2A1A0=LLL=111＝(7)10，相

當(dāng)于十進(jìn)制數(shù)7。

（3）答：A2A1A0=LLH=110＝(6)10，相當(dāng)于十進(jìn)制數(shù)6時(shí)，輸入為01234567=xxxxxLH=0000010。7腳為無(wú)效高電位，反映出優(yōu)先編碼器功能。

5、設(shè)計(jì)數(shù)器的初態(tài)為0，即QDQCQBQA=0000，繪出其計(jì)數(shù)狀態(tài)圖如下

0000->0001->0010->0011->0100->0101->0110->0111->1000->1001->1010->1011->

由于計(jì)數(shù)器的循環(huán)計(jì)數(shù)狀態(tài)共有7個(gè)，即計(jì)數(shù)長(zhǎng)度為7，是一個(gè)七進(jìn)制加法計(jì)數(shù)器。

6、解：

設(shè)計(jì)數(shù)器的初態(tài)為0，即QDQCQBQA=0000，繪出其計(jì)數(shù)狀態(tài)圖如下。

000->0001->0010->0011->0100->0101->0110->0111->1000->1001->1010->1011->

正確的電路圖，見(jiàn)下圖所示。