第一篇：EDA課程設(shè)計：八路彩燈控制器

EDA課程設(shè)計

設(shè)計題目：基于VHDL的8路彩燈控制器設(shè)計

一、課程設(shè)計的目的

1．熟悉QuartusⅡ軟件的使用方法,使用VHDL 文本輸入設(shè)計法進(jìn)行任務(wù)設(shè)計。2．增強自己實際動手能力,獨立解決問題的能力。3．通過課程設(shè)計對所學(xué)的知識進(jìn)行更新及鞏固.二、課程設(shè)計的基本要求

本次課程設(shè)計是設(shè)計一個8路彩燈控制器，能夠控制8路彩燈按照兩種節(jié)拍，三種花型循環(huán)變化。設(shè)計完成后，通過仿真驗證與設(shè)計要求進(jìn)行對比，檢驗設(shè)計是否正確。

三、課程設(shè)計的內(nèi)容

編寫硬件描述語言VHDL程序，設(shè)計一個兩種節(jié)拍、三種花型循環(huán)變化的8路彩燈控制器，兩種節(jié)拍分別為0.25s和0.5s。三種花型分別是：

（1）8路彩燈分成兩半，從左至右順次漸漸點亮，全亮后則全滅。（2）從中間到兩邊對稱地漸漸點亮，全亮后仍由中間向兩邊逐次熄滅。（3）8路彩燈從左至右按次序依次點亮，全亮后逆次序依次熄滅。

四、實驗環(huán)境

PC機一臺；軟件QuartusⅡ6.0

五、課程設(shè)計具體步驟及仿真結(jié)果

1、系統(tǒng)總體設(shè)計框架結(jié)構(gòu)

分頻模塊：把時鐘脈沖二分頻，得到另一個時鐘脈沖，讓這兩種時鐘脈沖來交替控制花型的速度。

二選一模塊：選擇兩種頻率中的一個控制彩燈的花型。

8路彩燈的三種花型控制模塊：整個系統(tǒng)的樞紐，顯示彩燈亮的情況。

2、系統(tǒng)硬件單元電路設(shè)計

1.分頻模塊設(shè)計 實驗程序：library ieee;use ieee.std_logic_1164.all;entity fenpin2 is

port(clk:in std_logic;

clkk:out std_logic);end fenpin2;architecture behav of fenpin2 is begin

process(clk)

variable clkk1:std_logic:='0';

begin

if clk'event and clk='1' then

clkk1:= not clkk1;

end if;

clkk<=clkk1;

end process;end behav;RTL電路圖：

波形圖：

2.二選一模塊設(shè)計 實驗程序：library ieee;use ieee.std_logic_1164.all;entity mux21 is port(a,b,s:in std_logic;

y:out std_logic);end mux21;architecture behave of mux21 is begin process(a,b,s)begin if s='0' then y<=a;else y<=b;end if;end process;end behave;RTL電路圖：

波形圖：

3.8路彩燈的三種花型控制模塊設(shè)計 程序: library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity color8 is port(clk,rst :in std_logic;

q:out std_logic_vector(7 downto 0));end;architecture a of color8 is signal s:std_logic_vector(4 downto 0);begin process(s,clk)begin if rst='1' then s<=“00000”;elsif clk'event and clk= '1' then if s=“11111” then

s<=“00000”;else s<=s+1;end if;case s is when “00000”=>q<=“00000000”;when “00001”=>q<=“10001000”;when “00010”=>q<=“11001100”;when “00011”=>q<=“11101110”;

when “00100”=>q<=“11111111”;when “00101”=>q<=“00000000”;when “00110”=>q<=“00011000”;when “00111”=>q<=“00111100”;when “01000”=>q<=“01111110”;when “01001”=>q<=“11111111”;when “01010”=>q<=“11100111”;when “01011”=>q<=“11000011”;when “01100”=>q<=“10000001”;when “01101”=>q<=“00000000”;when “01110”=>q<=“10000000”;when “01111”=>q<=“11000000”;when “10000”=>q<=“11100000”;when “10001”=>q<=“11110000”;when “10010”=>q<=“11111000”;when “10011”=>q<=“11111100”;when “10100”=>q<=“11111110”;when “10101”=>q<=“11111111”;when “10110”=>q<=“11111110”;when “10111”=>q<=“11111100”;when “11000”=>q<=“11111000”;when “11001”=>q<=“11110000”;when “11010”=>q<=“11100000”;when “11011”=>q<=“11000000”;when “11100”=>q<=“10000000”;when “11101”=>q<=“00000000”;when others=>null;end case;end if;end process;end;

RTL電路圖：

波形圖：

4.綜合程序 library ieee;use ieee.std_logic_1164.all;entity fenpin2 is

port(clk:in std_logic;

clkk:out std_logic);end fenpin2;architecture behav of fenpin2 is begin

process(clk)

variable clkk1:std_logic:='0';

begin

if clk'event and clk='1' then

end if;

clkk<=clkk1;

end process;end behav;library ieee;use ieee.std_logic_1164.all;entity mux21 is port(a,b,s:in std_logic;

y:out std_logic);end mux21;architecture behave of mux21 is begin process(a,b,s)begin if s='0' then y<=a;else y<=b;end if;end process;end behave;library ieee;

clkk1:= not clkk1;

use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity color8 is port(clk,rst :in std_logic;

q:out std_logic_vector(7 downto 0));end;architecture a of color8 is signal s:std_logic_vector(4 downto 0);begin process(s,clk)begin if rst='1' then s<=“00000”;elsif clk'event and clk= '1' then if s=“11111” then

s<=“00000”;else s<=s+1;end if;case s is when “00000”=>q<=“00000000”;when “00001”=>q<=“10001000”;when “00010”=>q<=“11001100”;when “00011”=>q<=“11101110”;when “00100”=>q<=“11111111”;when “00101”=>q<=“00000000”;when “00110”=>q<=“00011000”;when “00111”=>q<=“00111100”;when “01000”=>q<=“01111110”;when “01001”=>q<=“11111111”;when “01010”=>q<=“11100111”;when “01011”=>q<=“11000011”;

when “01100”=>q<=“10000001”;when “01101”=>q<=“00000000”;when “01110”=>q<=“10000000”;when “01111”=>q<=“11000000”;when “10000”=>q<=“11100000”;when “10001”=>q<=“11110000”;when “10010”=>q<=“11111000”;when “10011”=>q<=“11111100”;when “10100”=>q<=“11111110”;when “10101”=>q<=“11111111”;when “10110”=>q<=“11111110”;when “10111”=>q<=“11111100”;when “11000”=>q<=“11111000”;when “11001”=>q<=“11110000”;when “11010”=>q<=“11100000”;when “11011”=>q<=“11000000”;when “11100”=>q<=“10000000”;when “11101”=>q<=“00000000”;when others=>null;end case;end if;end process;end;library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity balucaideng is port(clk,s,rst:in std_logic;q:out std_logic_vector(7 downto 0));end;architecture one of balucaideng is

signal h0,h1:std_logic;component fenpin2

port(clk:in std_logic;

clkk:out std_logic);end component;component mux21 port(a,b,s:in std_logic;

y:out std_logic);end component;component color8 port(clk,rst :in std_logic;

q:out std_logic_vector(7 downto 0));end component;begin u1: fenpin2 port map(clk=>clk，clkk=>h0);u2: mux21 port map(a=>h0，b=>clk，s=>s;y=>h1);u3: color8 port map(clk=>h1，rst=>rst，q=>q);end;波形圖：

六、實驗總結(jié)

第二篇：EDA課程設(shè)計彩燈控制器

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

1設(shè)計目的

熟練掌握EDA技術(shù)利用計算機方面的課程解決專業(yè)課程方面點具體問題，達(dá)到解決問題，完成課程設(shè)計任務(wù)，培養(yǎng)實踐的目的。

2設(shè)計要求和任務(wù)

利用所學(xué)的EDA設(shè)計方法設(shè)計彩燈控制器，熟練使用使用QUARTUSII應(yīng)用軟件，進(jìn)一步學(xué)習(xí)使用VHDL語言、原理圖等EDA設(shè)計方法進(jìn)行綜合題目的方法。

功能要求: 1.要有多種花型變化(至少4種).2.多種花型可以自動變換，循環(huán)往復(fù).3.彩燈變換的快慢節(jié)拍可以選擇.4.具有清零開關(guān).總體設(shè)計思路及原理描述

3.1功能描述

在電路中以 1 代表燈亮,以 0 代表燈滅,由 0,1按不同的規(guī)律組合代表不同的燈光圖案,同時使其選擇不同的頻率,從而實現(xiàn)多種圖案多種頻率的花樣功能顯示。在該電路中只需簡單的修改程序就可以靈活地調(diào)整彩燈圖案和變化方式。下面就以一個十六路彩燈控制系統(tǒng)的實現(xiàn)為例進(jìn)行簡單說明。此十六路彩燈控制系統(tǒng)設(shè)定有六種花樣變化 ,這六種花樣可以進(jìn)行自動切換 ,并且每種花樣可以選擇不同的頻率。

3.2設(shè)計原理

用VHDL進(jìn)行設(shè)計 ,首先應(yīng)該了解 ,VHDL語言一種全方位硬件描述語言 ,包括系統(tǒng)行為級 ,寄存?zhèn)鬏敿壓瓦壿嬮T級多個設(shè)計層次。應(yīng)充分利用DL “自頂向下” 的設(shè)計優(yōu)點以及層次化的設(shè)計概層次概念對于設(shè)計復(fù)雜的數(shù)字系統(tǒng)是非常

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

有用它使得人們可以從簡單的單元入手 ,逐漸構(gòu)成龐大而復(fù)雜的系統(tǒng)。首先應(yīng)進(jìn)行系統(tǒng)模塊的劃分 ,規(guī)定每一模塊的功能以及各個模塊之間的接口。最終設(shè)計方案為:以一個十六路彩燈花樣控制器、一個四頻率輸出分頻器 ,一個四選一控制器和一個時間選擇器總共四部分來完成設(shè)計。四選一控制器從分頻器選擇不同頻率的時鐘信號輸送到彩燈花樣控制器 ,從而達(dá)到控制彩燈閃爍速度的快慢 ,時間選擇器控制每種速度維持的時間長短。整個十六路彩燈控制系統(tǒng)設(shè)計的模塊圖如圖 1所示

圖一

4分層次方案設(shè)計及代碼描述

4.1子模塊及其功能

本次設(shè)計分為四個子模塊 ,即十六路彩燈花樣控制器、四頻率輸出分頻器 ,四選一控制器和時間選擇器 ,其子模塊及其功能如下: 2

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

4.1.1四頻率輸出分頻器

在本次設(shè)計中 ,設(shè)計了六種花樣 ,要求這六種花樣以不同的頻率顯示 ,而只有一個輸入的時鐘信號 ,所以對所輸入的時鐘信號進(jìn)行 2 分頻 ,4 分頻 ,8分頻 ,16分頻 ,得到四種頻率信號 ,CLKDIV模塊用來完成此功能。

4.1.2時間選擇器

時間選擇器實際上是兩個分頻器 ,其中一個頻率是另一個頻率的兩倍。本來這兩個分頻器是可以在上述的四頻率輸出器中實現(xiàn)的 ,但為了方便地為四選一控制器提供不同的時間選擇條件 ,就將這兩個分頻器獨立開來。這兩個輸出的時鐘信號組合起來就可以為四選一控制器提供 00,01,10,11 四個時間選擇條件 ,如

下圖三所示。

圖二

4.1.3四選一控制器

四選一控制器功能是從分頻器中選擇不同頻率的時鐘信號送給彩燈控制器 ,實現(xiàn)彩燈閃爍的頻率變化。

4.1.4彩燈控制器

彩燈控制電路是整個設(shè)計的核心 ,它負(fù)責(zé)整個設(shè)計的輸出效果即各種彩燈圖案的樣式變化。該程序充分地說明了用 VHDL設(shè)計電路的 “彈” 性 ,即可通過改變程序中輸出變量 Q 的位數(shù)來改變彩燈的數(shù)目。其中 ,P1進(jìn)程對燈閃的速度控制有兩種方式可改變燈閃的速度:一是改變外部時鐘的賦值 ,二是改變信號U 的位數(shù)。P2進(jìn)程能進(jìn)行彩燈的圖案控制 ,改變 s的位數(shù)即可改變要控制圖案的數(shù)目 ,改變輸出變量 Q 的組合即可變幻彩燈圖案。

最后 ,當(dāng)各個模塊均完成上述操作之后 ,即可利用MAXPLUS2的原理圖輸

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

入 ,調(diào)用各個元器件(底層文件),以原理圖的形式形成最后的十六路彩燈顯示系統(tǒng)(頂層文件),并且進(jìn)行仿真。仿真通過 ,即可下載到指定的 CPLD芯片里面 ,并進(jìn)行實際連線 ,進(jìn)行最后的硬件測試。當(dāng)然 ,可以將各個模塊所生成的元件符號存放在元件庫中 ,用以被其它人或其它的設(shè)計所重復(fù)調(diào)用 ,以簡化后面的設(shè)計。

4.2 代碼描述

4.2.1 時序控制電路部分

程序如下： library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity timecontrol is--定義實體 port(clk: in std_logic;--時鐘信號 clr: in std_logic;--復(fù)位信號 opt: in std_logic;--快慢控制信號 clkout: out std_logic--輸出時鐘信號);end timecontrol;architecture one of timecontrol is signal clk_tmp: std_logic;signal counter: std_logic_vector(1 downto 0);--定義計數(shù)器 begin process(clk,clr,opt)begin 4

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

if clr='0' then--清零 clk_tmp<='0';counter<=“00”;elsif clk'event and clk='1' then if opt='0' then--四分頻 if counter=“01” then counter<=“00”;clk_tmp<=not clk_tmp;else counter<=counter+'1';end if;else--八分頻 if counter=“11” then counter<=“00”;clk_tmp<=not clk_tmp;else counter<=counter+'1';end if;end if;end if;end process;clkout<=clk_tmp;--輸出分頻后的信號 end architecture one；

4.2.2顯示控制電路部分

程序如下： library ieee;use ieee.std_logic_1164.all;

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

entity showcontrol is port(clk: in std_logic;--輸入時鐘信號 clr: in std_logic;--復(fù)位信號

led: out std_logic_vector(15 downto 0));--彩燈輸出

end showcontrol;architecture one1 of showcontrol is type states is--狀態(tài)機狀態(tài)列舉(s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,s14,s15);signal state: states;begin process(clk,clr)begin

if clr='0'then state<=s0;led<=“***0”;elsif clk'event and clk='1'then case state is when s0=>state<=s1;led<= “***1”;when s1=> state<=s2;led<=“***1”;when s2=> state<=s3;led<=“***0”;when s3=> state<=s4;led<=“***1”;when s4=> state<=s5;6

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

led<=“***0”;when s5=>state<=s6;led<=“***1”;when s6=>state<=s7;led<=“***0”;when s7=>state<=s8;led<=“***1”;when s8=>state<=s9;led<=“***0”;when s9=>state<=s10;led<=“***1”;when s10=>state<=s11;led<=“***0”;when s11=>state<=s12;led<=“***1”;when s12=>state<=s13;led<=“***0”;when s13=>state<=s14;led<=“***1”;when s14=>state<=s15;led<=“***0”;when s15=>state<=s0;led<=“***1”;when others=>null;end case;end if;end process;end architecture one1;

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

4.2.3頂層電路部分

程序如下：

library ieee;use ieee.std_logic_1164.all;entity root is port(clk: in std_logic;clr: in std_logic;opt:in std_logic;led: out std_logic_vector(15 downto 0));--八路彩燈輸出 end colorled;architecture one3 of root is component timecontrol is--定義元件：時序控制電路 port(clk: in std_logic;clr: in std_logic;opt:in std_logic;clkout: out std_logic);end component timecontrol;component showcontrol is--定義元件：顯示電路

port(clk: in std_logic;clr: in std_logic;led: out std_logic_vector(15 downto 0));end component showcontrol;signal clk_tmp: std_logic;begin u1: timecontrol port map(clk=>clk,clr=>clr,opt=>opt,clkout=>clk_tmp）；--例化時序控制模塊

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

u2: showcontrol port map(clk=>clk_tmp,clr=>clr,led=>led);--例化顯示電路模塊 end architecture one3;

5各模塊的時序仿真圖

5.1時序控制電路timecontrol的仿真圖如下：

圖三

功能：時序控制電路metronome的功能是，用OPT控制輸入信號CKL_IN的快慢節(jié)拍。而CLR是控制開關(guān)。且從圖中可以看出，當(dāng)復(fù)位信號為高電平時，電路時鐘輸出清零，當(dāng)快慢信號OPT為低電平時，時序控制電路四分頻起作用，當(dāng)快慢信號OPT為高電平時，時序控制電路八分頻起作用，仿真結(jié)果符合電路要求。

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

5.2 顯示控制電路showcontrol的仿真圖如下：

圖四

功能：顯示控制電路showcontrol的功能是控制花形的。且從圖中可以看出，當(dāng)復(fù)位信號有效時彩燈輸出為零，否則，顯示電路在十六種不同狀態(tài)間轉(zhuǎn)換。

5.3 頂層電路root系統(tǒng)的仿真圖如下：

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告

圖五

功能：整個電路root系統(tǒng)是把showcontrol與timecontrol綜合成一個電路。且從圖中可以看出，從圖中可以看出當(dāng)OPT為高電平時彩燈狀態(tài)轉(zhuǎn)換慢，為低電平時轉(zhuǎn)換要快，當(dāng)復(fù)位信號有效時，所用輸出都清零。

6總結(jié)

通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，通過這次的課程設(shè)計，發(fā)現(xiàn)自己的實踐經(jīng)驗還是不足的，以后多應(yīng)該以理論為基礎(chǔ)，然后應(yīng)用到實踐中來，從理論中得出結(jié)論，才能提高自己的實際動手能力和獨立思考的能力。

在這次的課程設(shè)計里深入的接觸了運用電子集成元器件制作多路彩燈的過程，并和同學(xué)一起討論用軟件制作出了這一個多路彩燈控制系統(tǒng)。正所謂“紙上談兵終覺淺，覺知此事要躬行?！睂W(xué)習(xí)任何知識，都要進(jìn)行實踐，只有那樣才能達(dá)到事半功倍的效果。

沈陽理工大學(xué)EDA技術(shù)課程設(shè)計報告 參考文獻(xiàn)

《EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計》

鄒彥主編

電子工業(yè)出版社

《EDA技術(shù)實用教程》，潘松、黃繼業(yè)，科學(xué)出版社 《數(shù)字電子技術(shù)基礎(chǔ)》（第五版），閻石，高等教育出版社

《電子設(shè)計自動化（EDA）手冊》，王丹、童如松，電子工業(yè)出版社 《EDA技術(shù)程設(shè)計》，劉江海，華中科技大學(xué)出版社

第三篇：eda課程設(shè)計-彩燈控制器

1.設(shè)計目的

學(xué)習(xí)EDA開發(fā)軟件和MAX+plus Ⅱ的使用方法，熟悉可編程邏輯器件的使用，通過制作來了解彩燈控制系統(tǒng)。2.設(shè)計題目描述和要求

1）設(shè)計一個彩燈控制器，使彩燈（LED管）能連續(xù)發(fā)出四種以上不同的顯示形式；

2）隨著彩燈顯示圖案的變化，發(fā)出不同的音響聲。3）擴充其它功能。3.設(shè)計原理 3.1 方案論證

這次的彩燈設(shè)計采用的是分模塊來完成的，包括分頻器、計數(shù)器、選擇器、彩燈控制器。其中彩燈控制器是用來輸出不同的花樣，彩燈控制器的輸出則是用一個32進(jìn)制的計數(shù)器來控制，揚聲器的輸出時用不同的頻率來控制，所以用了一個集成分頻器來使輸入的頻率被分為幾種不同的頻率，不同頻率的選擇性的輸出則是用一個4選一的選擇器來控制?；谏鲜龅慕榻B本次的彩燈控制采用的模式6來進(jìn)行顯示。

圖3-1-1 模式6結(jié)構(gòu)圖

3.2 模塊設(shè)計

1)集成分頻器模塊

設(shè)計要求顯示不同的彩燈的時候要伴隨不同的音樂，所以設(shè)計分頻器來用不同的頻率控制不同的音樂輸出。模塊說明：

Rst:輸入信號 復(fù)位信號 用來復(fù)位集成分頻器的輸出使輸出為“0”，及沒有音樂輸出。

Clk:輸入信號 模塊的功能即為分頻輸入的頻率信號。

Clk_

4、clk_

6、clk_

8、clk_10：輸出信號 即為分頻模塊對輸入信號clk的分頻，分別為1/4分頻輸出、1/6分頻輸出、1/8分頻輸出、1/10分頻輸出。

圖3-2-1 集成分頻器

2)32進(jìn)制計數(shù)器模塊

32進(jìn)制模塊用來控制彩燈輸出模塊，即確定彩燈控制器的不同的輸出。Rst:輸入信號 復(fù)位信號 用來復(fù)位32進(jìn)制使其輸出為“00000”。Clk:輸入信號 用來給模塊提供工作頻率。

Count_out[4..0]:輸出信號 即為32進(jìn)制計數(shù)器的輸出。

圖3-2-2 32進(jìn)制計數(shù)器

3)彩燈控制模塊

彩燈控制模塊用來直接控制彩燈的輸出，使彩燈表現(xiàn)出不同的花樣。Rst:輸入信號 使彩燈控制模塊的輸出為“00000000”，即讓彩燈無輸出。Input[4..0]:輸入信號 不同的輸入使彩燈控制模塊有不同的輸出即彩燈顯示出不同的花樣。

Output[7..0]:輸出信號 直接與彩燈相連來控制彩燈。

圖3-2-3 彩燈控制模塊 4)4選1選擇器模塊

Rst:輸入信號 復(fù)位信號 使選擇器的輸出為“0”。In1、in2、in3、in4：輸入信號 接分頻器的輸出。

Inp[1..0]:輸入信號 接4進(jìn)制計數(shù)器的輸出用來控制選擇器的選擇不同的輸入選擇不同的輸出。

Output：輸出信號 直接接揚聲器即輸出的是不同的頻率來控制揚聲器播放音樂。

圖3-2-4 4選1選擇器

5)4進(jìn)制計數(shù)器模塊

4進(jìn)制計數(shù)器作為選擇器的輸入來控制選擇器選擇不同的頻率作為輸出控制揚聲器工作。

Clk:輸入信號 來為計數(shù)器提供工作頻率。

Rst:輸入信號 復(fù)位信號 使計數(shù)器的輸出為“00”。

圖3-2-5 4進(jìn)制計數(shù)器

3.3 系統(tǒng)結(jié)構(gòu)

整個系統(tǒng)就是各個分模塊組成來實現(xiàn)最后的彩燈控制功能，系統(tǒng)又兩個時鐘來控制一個是控制32進(jìn)制計數(shù)器即控制彩燈控制模塊來實現(xiàn)彩燈的不同輸出，另一個時鐘為分頻器的輸入來進(jìn)行分頻處理，最后用來控制揚聲器發(fā)出不同的音樂，具體分頻處理的時鐘的頻率比實現(xiàn)彩燈控制的時鐘頻率要高。

圖 3-3-1 系統(tǒng)功能模塊

4.總結(jié)

這次的EDA課程設(shè)計有一周的時間，在這一周的時間里我們充分合理的安排了自己的時間來使本次的課程設(shè)計能夠順利的完成，當(dāng)然我們在本次的設(shè)計中并不是一帆風(fēng)順的，我們遇到了一些的問題，例如我們開始時用的文本的方式用一個總的程序來完成，可以在設(shè)計的過程中我們發(fā)現(xiàn)程序編到后面變量越到很容易搞混淆同時各個進(jìn)程間的聯(lián)系也越來越模糊以至于后面我們自己都不知道程序的整體框圖是什么，導(dǎo)致后面不能夠繼續(xù)下去，后面我們再一次對我們這次的設(shè)計題目進(jìn)行了分析和整理，最后我和我的同伴決定采用分模塊的方式來完成本次的課題設(shè)計，當(dāng)然最重要的是分析各個模塊間的關(guān)系。最后我們采用上面分析的結(jié)構(gòu)框圖。最后我們的設(shè)計很成功，仿真和硬件測試都是正確的，實現(xiàn)了我們的設(shè)計要求和目的。

在這次設(shè)計中我們收獲了很多，首先最直接的收獲就是我們鞏固了這門課程所學(xué)過的知識，把它運用到了實踐當(dāng)中，并且學(xué)到了很多在書本撒和那個所沒有學(xué)到的知識，通過查閱相關(guān)資料進(jìn)一步加深了對EDA的了。總的來說，通過這次課程設(shè)計不僅鍛煉了我們的動手和動腦能力，也使我懂得了理論與實際相結(jié)合的重要性，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，要把所學(xué)的理論知識與實踐相結(jié)合起來，才能提高自己的實際動手能力和獨立思考的能力。在我們的共同努力和指導(dǎo)老師的指引下我們圓滿的完成了彩燈控制器的設(shè)計，實現(xiàn)了設(shè)計目的。

6附錄一 程序：

---------------分頻器模塊----------LIBRARY ieee;USE ieee.std_logic_1164.all;

ENTITY fenpinqi IS

PORT（clk,rst : IN std_logic;

clk_10,clk_4,clk_6,clk_8 : OUT std_logic);

END fenpinqi;

ARCHITECTURE cd OF fenpinqi IS begin p1:process(clk,rst)

variable a:integer range 0 to 20;

begin if rst='1' then

clk_4<='0';

-----

復(fù)位信號控制部分 else if clk'event and clk='1'then

if a>=3 then

a:=0;

clk_4<='1';

else

a:=a+1;

clk_4<='0';

end if;

end if;

end if;end process p1;

p2:process(clk,rst)

variable b:integer range 0 to 20;

begin if rst='1' then

clk_6<='0';

-----

復(fù)位信號控制部分

else if clk'event and clk='1'then

if b>=5 then

b:=0;

clk_6<='1';

else

b:=b+1;

clk_6<='0';

end if;

end if;

end if;end process p2;

p3:process(clk,rst)

variable c:integer range 0 to 20;

begin if rst='1' then

clk_8<='0';

-----else if clk'event and clk='1'then

if c>=7 then

c:=0;

clk_8<='1';

else

c:=c+1;

clk_8<='0';

end if;

end if;

end if;end process p3;

p4:process(clk,rst)

variable d:integer range 0 to 20;

begin if rst='1' then

clk_10<='0';

-----else if clk'event and clk='1'then

if d>=9 then

d:=0;

clk_10<='1';

else

復(fù)位信號控制部分7

復(fù)位信號控制部分

d:=d+1;

clk_10<='0';

end if;

end if;

end if;end process p4;end cd;

---------------4選1選擇器--------LIBRARY ieee;USE ieee.std_logic_1164.all;

ENTITY xzq4_1 IS

PORT（rst:in std_logic;

inp:in integer range 0 to 3;

in1,in2,in3,in4 : In std_logic;

output : OUT std_logic);

END xzq4_1;

ARCHITECTURE a OF xzq4_1 IS

BEGIN

PROCESS(rst,inp)BEGIN

if(rst='1')then output<='0';

else

case inp is

when 0=>output<=in1;

when 1=>output<=in2;

when 2=>output<=in3;

when 3=>output<=in4;

when others=>null;

end case;

end if;

END PROCESS;END a;

------------彩燈控制模塊---------LIBRARY ieee;USE ieee.std_logic_1164.all;

ENTITY caideng IS

PORT（input : IN INTEGER RANGE 0 TO 31;

rst:in std_logic;

output : OUT std_logic_vector(7 downto 0);

sm :out std_logic_vector(6 downto 0));

END caideng;

ARCHITECTURE a OF caideng IS

BEGIN

PROCESS(input)BEGIN

if rst='1' then output<=“00000000”;sm<=“0000000”;

else

case input is

when 0=>output<=“10000000”;sm<=“0000110”;

when 1=>output<=“01000000”;sm<=“0000110”;

when 2=>output<=“00100000”;sm<=“0000110”;

when 3=>output<=“00010000”;sm<=“0000110”;

when 4=>output<=“00001000”;sm<=“0000110”;

when 5=>output<=“00000100”;sm<=“0000110”;

when 6=>output<=“00000010”;sm<=“0000110”;

when 7=>output<=“00000001”;sm<=“0000110”;

when 8=>output<=“00010000”;sm<=“0011011”;

when 9=>output<=“00110000”;sm<=“0011011”;

when 10=>output<=“00111000”;sm<=“0011011”;

when 11=>output<=“01111000”;sm<=“0011011”;

when 12=>output<=“01111100”;sm<=“0011011”;

when 13=>output<=“01111110”;sm<=“0011011”;

when 14=>output<=“11111110”;sm<=“0011011”;

when 15=>output<=“11111111”;sm<=“0011011”;

when 16=>output<=“10000001”;sm<=“1001111”;

when 17=>output<=“11000001”;sm<=“1001111”;

when 18=>output<=“11000011”;sm<=“1001111”;

when 19=>output<=“11100011”;sm<=“0011011”;

when 20=>output<=“11100111”;sm<=“1001111”;

when 21=>output<=“11110111”;sm<=“1001111”;

when 22=>output<=“11111111”;sm<=“1001111”;

when 23=>output<=“00001000”;sm<=“1001111”;

when 24=>output<=“00000001”;sm<=“0100110”;

when 25=>output<=“00000010”;sm<=“0100110”;

when 26=>output<=“00000100”;sm<=“0100110”;

when 27=>output<=“00001000”;sm<=“0100110”;

when 28=>output<=“00010000”;sm<=“0100110”;

when 29=>output<=“00100000”;sm<=“0100110”;

when 30=>output<=“01000000”;sm<=“0100110”;

when 31=>output<=“10000000”;sm<=“0100110”;

when others=>null;

end case;

end if;

end process;end a;

-------------32進(jìn)制計數(shù)器模塊----

LIBRARY ieee;USE ieee.std_logic_1164.all;

ENTITY counter_32 IS

PORT（clk,rst : IN std_logic;

count_out : OUT integer range 0 to 31);

END counter_32;

ARCHITECTURE a OF counter_32 IS BEGIN PROCESS(rst,clk)

variable temp:integer range 0 to 32;BEGIN

IF rst='1' THEN

temp:=0;

ELSIF(clk'event and clk='1')THEN

temp:=temp+1;

if(temp=32)then

temp:=0;

end if;

END IF;

count_out<=temp;END PROCESS;

END a;

------------4進(jìn)制計數(shù)器模塊---LIBRARY ieee;USE ieee.std_logic_1164.all;

ENTITY counter_4 IS

PORT（clk,rst : IN std_logic;

count_out : OUT integer range 0 to 3);

END counter_4;

ARCHITECTURE a OF counter_4 IS BEGIN

PROCESS(rst,clk)

variable temp:integer range 0 to 32;BEGIN

IF rst='1' THEN

temp:=0;

ELSIF(clk'event and clk='1')THEN

temp:=temp+1;

if(temp=4)then

temp:=0;

end if;

END IF;

count_out<=temp;END PROCESS;END a;

7附錄二 編譯

7附錄三 時序仿真

第四篇：彩燈控制器eda課程設(shè)計（定稿）

目錄

1.引言..............................................................3 2.EDA技術(shù).........................................................5 2.1 EDA技術(shù)介紹..................................................5 2.2硬件描述語言..................................................5 3 Quartus II介紹..................................................8 3.1 Quartus II軟件介紹..........................................8 3.2 Quartus II軟件界面介紹......................................9 3.2.1 代碼輸入界面..............................................9 3.2.2 編譯界面..................................................9 3.2.3 波形仿真界面.............................................10 4 系統(tǒng)設(shè)計.........................................................12 4.1 設(shè)計過程.....................................................12 4.1.1 設(shè)計內(nèi)容及要求...........................................12 4.1.2 輸入與輸出說明...........................................12 4.1.3 設(shè)計過程思路分析.........................................12 4.2 程序分析及仿真...............................................13 4.2.1花型控制電路模塊.........................................13 4.2.2 顯示電路模塊...........................................14 4.2.3 發(fā)聲電路模塊...........................................17 4.3 程序仿真圖...................................................17 5 下載.............................................................19 5.1 芯片選定.....................................................19 5.2引腳設(shè)定.....................................................19 5.3 程序下載.....................................................20 5.4 結(jié)果顯示.....................................................20

課程設(shè)計說明書 設(shè)計總結(jié).........................................................22 參考文獻(xiàn)...........................................................23 附錄：源代碼程序...................................................24

課程設(shè)計說明書

1.引言

伴隨著計算機、集成電路和電子設(shè)計技術(shù)的發(fā)展，當(dāng)今社會是數(shù)字化的社會，也是數(shù)字集成電路廣泛應(yīng)用的社會，數(shù)字本身在不斷的進(jìn)行更新?lián)Q代。它由早起的電子管、晶體管、小中規(guī)模集成電路發(fā)展到超大規(guī)模集成電路以及許多具有特定功能的專用集成電路。EDA技術(shù)在過去的幾十年里取得了巨大的進(jìn)步。EDA技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和EDA軟件便可完成對系統(tǒng)硬件功能的實現(xiàn)。如今，EDA軟件工具已經(jīng)成為電子信息類產(chǎn)品的支柱產(chǎn)業(yè)。從高性能的微處理器、數(shù)字信號處理器一直到彩電、音響和電子玩具電路等，EDA技術(shù)不單是應(yīng)用于前期的計算機模擬仿真、產(chǎn)品調(diào)試，而且也在P哪的制作、電子設(shè)備的研制與生產(chǎn)、電路板的焊接、朋比的制作過程等有重要作用?？梢哉f電子EDA技術(shù)已經(jīng)成為電子工業(yè)領(lǐng)域不可缺少的技術(shù)支持。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計方法，VHDL具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（Top to Down）和基于庫（LibraryBased）的設(shè)計的特點。因此設(shè)計者可以不必了解硬件結(jié)構(gòu)。從系統(tǒng)設(shè)計入手，在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級用VHDL對電路的行為進(jìn)行描述，并進(jìn)行仿真和糾錯，然后在系統(tǒng)一級進(jìn)行驗證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，下載到具體的CPLD器件中去，從而實現(xiàn)可編程的專用集成電路（ASIC）的設(shè)計。

而EDA技術(shù)就是以微電子技術(shù)為物理層面，現(xiàn)代電子設(shè)計為靈魂，計算機軟件技術(shù)為手段，最終形成集成電子系統(tǒng)或?qū)Ｓ眉呻娐稟SIC為目的的一門新興技術(shù)。

VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong Language, 翻譯成中文就是超高速集成電路硬件描述語言，誕生于1982年。1987年底，VHDL被美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076之后，各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和VHDL接口。1993年，IEEE對VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本。

現(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。有專家認(rèn)為，在新的世紀(jì)中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。目前，它在中國的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD的設(shè)計中。當(dāng)然在一些實力較為雄厚的單位，它也被用來設(shè)計ASIC。

隨著EDA技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計技術(shù)和工具發(fā)生了深刻的變化，大規(guī)

課程設(shè)計說明書

?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，給設(shè)計人員帶來了諸多方便。利用它進(jìn)行產(chǎn)品開發(fā)，不僅成本低、周期短、可靠性高，而且具有完全的知識產(chǎn)權(quán)。利用VHDL語言設(shè)計彩燈控制器設(shè)計，使其實現(xiàn)彩燈控制器變形，發(fā)聲等功能，突出了其作為硬件描述語言的良好的可讀性、可移植性和易讀性等優(yōu)點。此程序通過下載到特定芯片后，可應(yīng)用于實際的控制器系統(tǒng)中。

本文基于FPGA開發(fā)系統(tǒng)，在QuartusII 7.2軟件平臺上，完成了自動售貨機控制器的設(shè)計和與仿真，并下載到試驗箱進(jìn)行硬件實現(xiàn)。首先，本文介紹了QuartusII 7.2軟件的基本使用方法和VHDL硬件描述語言的特點，采用VHDL 硬件描述語言描述自動售貨機控制器，完成對電路的功能仿真；在設(shè)計過程中，重點探討了彩燈控制器設(shè)計的設(shè)計思路和功能模塊劃分；然后，初步探討了電路邏輯綜合的原理，該軟件對彩燈控制器設(shè)計電路進(jìn)行了邏輯綜合；最后，使用EDA實驗開發(fā)系統(tǒng)進(jìn)行電路的下載和驗證，驗證結(jié)果表明設(shè)計的彩燈控制器設(shè)計完成了預(yù)期的功能。

課程設(shè)計說明書

2.EDA技術(shù)

2.1EDA技術(shù)介紹

EDA是電子設(shè)計自動化（Electronic Design Automation）縮寫，是90年代初從CAD（計算機輔助設(shè)計）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發(fā)展而來的。EDA技術(shù)是以計算機為工具，根據(jù)硬件描述語言HDL（Hardware Description language）完成的設(shè)計文件，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標(biāo)芯片的適配編譯和編程下載等工作。EDA技術(shù)（即Electronic Design Automation技術(shù)）就是依賴強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言HDL（Hardware DdscriptionLangurage）為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、化簡、分割、綜合、布局布線以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。它在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、IC版圖設(shè)計、ASIC測試和封裝、FPGA(GieldPeogrammable Gate Array)/CPLD(Complex Programmable Logic Device)編程下載和自動測試等技術(shù)；在計算機輔助工程方面融合了計算機輔助設(shè)計(CAD)，計算機輔助制造（CAM），計算機輔助測試（CAT），計算機輔助工程（CAE）技術(shù)以及多種計算機語言的設(shè)計概念；而在現(xiàn)代電子學(xué)方面則容納了更多的內(nèi)容，如電子線路設(shè)計理論、數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等。

2.2硬件描述語言

硬件描述語言HDL是EDA技術(shù)的重要組成部分，常見的HDL主要有VHDL、Verilog HDL、ABEL、AHDL、System Verilog和SystemC。其中VHDL、Verilog和現(xiàn)在的EDA設(shè)計中使用最多，并且我們學(xué)習(xí)的是VHDL的編程方法和實用技術(shù)。VHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardware Description Language,由IEEE（The Institute of Electrical and Electronics Engineets）進(jìn)一步發(fā)展，并在1987年作為“IEEE標(biāo)準(zhǔn)1076”公布。從此VHDL成為硬件描述語言的業(yè)界標(biāo)準(zhǔn)之一。VHDL技術(shù)與傳統(tǒng)的數(shù)字電子系統(tǒng)或IC設(shè)計相比之下有很大的優(yōu)勢，主要表現(xiàn)在： 第一，VHDL語言具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進(jìn)行建 模和描述，從而大大簡化了硬件設(shè)計任務(wù)，提高了設(shè)計效率和可靠性。第二，VHDL具有也具體硬件電路武官和與設(shè)計平臺無關(guān)的特性，并且具有良好的電 路行為描述和系統(tǒng)描述的能力，課程設(shè)計說明書

并在語言易讀性和層次化，結(jié)構(gòu)化設(shè)計方面，表現(xiàn)了強大的生命力和應(yīng)用潛力。

當(dāng)今社會是數(shù)字化的社會，也是數(shù)字集成電路廣泛應(yīng)用的社會，數(shù)字本身在不斷的進(jìn)行更新?lián)QVHDL的英文全名是VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong Language, 翻譯成中文就是超高速集成電路硬件描述語言，誕生于1982年。1987年底，VHDL被美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。

自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076之后，各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和VHDL接口。1993年，IEEE對VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本。

現(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。有專家認(rèn)為，在新的世紀(jì)中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。目前，它在中國的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD的設(shè)計中。當(dāng)然在一些實力較為雄厚的單位，它也被用來設(shè)計ASIC。

傳統(tǒng)的硬件電路設(shè)計方法是采用自下而上的設(shè)計方法，即根據(jù)系統(tǒng)對硬件的要求，詳細(xì)編制技術(shù)規(guī)格書，并畫出系統(tǒng)控制流圖；然后根據(jù)技術(shù)規(guī)格書和系統(tǒng)控制流圖，對系統(tǒng)的功能進(jìn)行細(xì)化，合理地劃分功能模塊，并畫出系統(tǒng)的功能框圖；接著就進(jìn)行各功能模塊的細(xì)化和電路設(shè)計；各功能模塊電路設(shè)計、調(diào)試完成后，將各功能模塊的硬件電路連接起來再進(jìn)行系統(tǒng)的調(diào)試，最后完成整個系統(tǒng)的硬件設(shè)計。采用傳統(tǒng)方法設(shè)計數(shù)字系統(tǒng)，特別是當(dāng)電路系統(tǒng)非常龐大時，設(shè)計者必須具備較好的設(shè)計經(jīng)驗，而且繁雜多樣的原理圖的閱讀和修改也給設(shè)計者帶來諸多的不便。為了提高開發(fā)的效率，增加已有開發(fā)成果的可繼承性以及縮短開發(fā)周期，各ASIC研制和生產(chǎn)廠家相繼開發(fā)了具有自己特色的電路硬件描述語言(Hardware Description Language，簡稱HDL)。但這些硬件描述語言差異很大，各自只能在自己的特定設(shè)計環(huán)境中使用，這給設(shè)計者之間的相互交流帶來了極大的困難。因此，開發(fā)一種強大的、標(biāo)準(zhǔn)化的硬件描述語言作為可相互交流的設(shè)計環(huán)境已勢在必行。于是，美國于1981年提出了一種新的、標(biāo)準(zhǔn)化的HDL，稱之為VHSIC(Very High Speed Integrated Circuit)Hardware Description Language，簡稱VHDL。這是一種用形式化方法來描述數(shù)字電路和設(shè)計數(shù)字邏輯系統(tǒng)的語言。設(shè)計者可以利用這種語言來描述自己的設(shè)計思想，然后利用電子設(shè)計自動化工具進(jìn)行仿真，再自動綜合到門電路，最后用PLD實現(xiàn)其功能。

VHDL是一種全方位的硬件描述語言，包括系統(tǒng)行為級。寄存器傳輸級和邏輯門多個設(shè)計層次，支持結(jié)構(gòu)、數(shù)據(jù)流和行為三種描述形式的混合描述，因此

課程設(shè)計說明書

VHDL幾乎覆蓋了以往各種硬件語言的功能，整個自頂向下或由下向上的電路設(shè)計過程都可以用VHDL來完成。VHDL還具有以下優(yōu)點：

1.VHDL的寬范圍描述能力使它成為高層進(jìn)設(shè)計的核心，將設(shè)計人員的工作重心提高到了系統(tǒng)功能的實現(xiàn)與調(diào)試，而花較少的精力于物理實現(xiàn)。

2.VHDL可以用簡潔明確的代碼描述來進(jìn)行復(fù)雜控制邏輯設(shè)計，靈活且方便，而且也便于設(shè)計結(jié)果的交流、保存和重用。

3.VHDL的設(shè)計不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。

4.VHDL是一個標(biāo)準(zhǔn)語言，為眾多的EDA廠商支持，因此移植性好。關(guān)于VHDL語言，最后需要說明的是：與常規(guī)的順序執(zhí)行的計算機程序不同，VHDL從根本上講是并發(fā)執(zhí)行的。因此，我們通常稱之為代碼，而不是程序。在VHDL中，只有在進(jìn)程(PROCESS)、函數(shù)(FUNCTION)和過程(PROCEDURE)內(nèi)部的語句才是順序執(zhí)行的。

VHDL語言具有良好的可讀性，即容易被計算機接受，也容易被讀者理解。使用期長，不會因工藝變化而使描述過時。因為VHDL的硬件描述與工藝無關(guān)，當(dāng)工藝改變時，只需修改相應(yīng)程序中的屬性參數(shù)即可。

課程設(shè)計說明書 Quartus II介紹

3.1 Quartus II軟件介紹

Quartus II 是Altera公司單芯片可編程系統(tǒng)(SOPC)設(shè)計的綜合性環(huán)境,也是適合SOPC的最全面的設(shè)計環(huán)境。擁有現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)設(shè)計的所有解決方案。Altera的Quartus II可編程邏輯軟件屬于第四代PLD開發(fā)平臺，該平臺支持一個工作組環(huán)境下的設(shè)計要求，其中包括支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。

Quartus II也支持第三方的仿真工具，對第三方EDA工具的良好支持也使用戶可以在設(shè)計流程的各個階段使用熟悉的第三方EDA工具。Quartus II還支持層次化設(shè)計，可以在一個新的編輯環(huán)境中對使用不同輸入設(shè)計方式完成的模塊進(jìn)行調(diào)用，從而解決了原理圖與HDL混合輸入設(shè)計的問題，并且在輸入之后，Quartus II的編譯器將給出設(shè)計輸入的錯誤報告。

Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。具有運行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點。

Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)計速度。

Maxplus II 作為Altera的上一代PLD設(shè)計軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前Altera已經(jīng)停止了對Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設(shè)計輔助工具，集成了SOPC和HardCopy設(shè)計流程，并且繼承了Maxplus II 友好的圖形界面及簡便的使用方法。

Altera 公司的Quartus II 作為一種可編程邏輯的設(shè)計環(huán)境, 由于其強大的設(shè)計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎。

課程設(shè)計說明書

3.2 Quartus II軟件界面介紹

3.2.1 代碼輸入界面

新建一個工程，選擇File→New Project Wizard，在出現(xiàn)的對話框中輸入工作路徑和工程名稱(應(yīng)與實體名稱相同)，新建完工程后,選擇File→New→VHDL File，然后新出現(xiàn)的空白窗口中輸入代碼，代碼輸入界面如圖3-1所示：

圖3-1 代碼輸入界面

3.2.2 編譯界面

代碼輸入完畢后，選擇Processing→Start Compilation或直接單擊(Start Compilation)進(jìn)行編譯，編譯界面如圖3-2所示：

課程設(shè)計說明書

圖3-2 編譯界面

3.2.3 波形仿真界面

編譯沒有錯誤后,選擇File→New→Vector Waveform File，自己設(shè)置輸入的值,設(shè)置好后單擊 進(jìn)行波形仿真，仿真前界面如圖3-3所示：

圖3-3波形仿真前界面

仿真后界面如圖3-4所示：

課程設(shè)計說明書

3-4波形仿真后界面

課程設(shè)計說明書 系統(tǒng)設(shè)計

4.1 設(shè)計過程

4.1.1 設(shè)計內(nèi)容及要求

1.設(shè)計內(nèi)容：

（1）設(shè)計一個彩燈控制器，使8個彩燈（發(fā)光二極管）能連續(xù)發(fā)出六種種以上不同的花型，花型自擬（全亮，全滅除外），每種花型持續(xù)的時間為10秒鐘。

(2)使用數(shù)碼管顯示當(dāng)前的花型序號（分別為A、B、C，D，E，F(xiàn)）以及該花型的顯示時間。

(3)每種花型顯示時對應(yīng)發(fā)出不用的聲音(4)系統(tǒng)要有整體復(fù)位信號 2.設(shè)計要求：

（1）根據(jù)任務(wù)要求確定電路各功能模塊；（2）寫出設(shè)計程序；（3）給出時序仿真結(jié)果；（4）實現(xiàn)硬件調(diào)試；

4.1.2 輸入與輸出說明

1.輸入：

rst,clk，clker分別為彩燈控制器的整體復(fù)位，時鐘脈沖發(fā)生以及發(fā)聲器分頻時鐘脈沖；

2.輸出：

x表示彩燈控制器六種種以上不同的花型,y表示每種花型持續(xù)的時間（10秒鐘）,M表示數(shù)碼管顯示的當(dāng)前的花型序號（分別為A、B、C，D，E，F(xiàn)）,Z為每種花型顯示時對應(yīng)發(fā)出不用的聲音。

4.1.3 設(shè)計過程思路分析

如圖4.1整個系統(tǒng)有需要三個輸入信號，分別為彩燈控制器的整體復(fù)位，計時時鐘脈沖以及發(fā)聲器分頻時鐘脈沖,輸出信號要能表示彩燈控制器六種種以上不同的花型，表示每種花型持續(xù)的時間（10秒鐘）和花型序號以及每種花型對

課程設(shè)計說明書

應(yīng)發(fā)出不用的聲音。系統(tǒng)框圖如下:主要模塊組成：花型控制模塊和顯示電路模塊以及蜂鳴器發(fā)聲模塊。時序電路是根據(jù)時鐘脈沖信號的設(shè)置得到相應(yīng)的輸出信號，并將此信號作為花型控制模塊和顯示電路時鐘信號。顯示電路輸入時鐘信號的周期，有規(guī)律的輸出設(shè)定的六種彩燈變化類型以及數(shù)碼管顯示花型序號和持續(xù)時間。時序電路是根據(jù)另一時鐘脈沖信號的設(shè)置得到相應(yīng)的輸出信號，并將此信號作為發(fā)聲模塊的時鐘信號的輸入時鐘信號的周期，進(jìn)行有規(guī)律的輸出設(shè)定蜂鳴器對應(yīng)花型變化發(fā)出的各種聲音。該程序采用層次設(shè)計法，頂層采用原理圖設(shè)計，底層采用VHDL 設(shè)計。以下是它的方框圖。底層分為三個子電路模塊，分別是時序控制電路模塊和顯示電路模塊以及蜂鳴器發(fā)聲模塊。

圖 4.1 模塊組成

4.2 程序分析及仿真

4.2.1花型控制電路模塊

花型控制電路模塊是8 路彩燈電路的核心部分。它主控著8 路彩燈的花型種類。模塊主要采用狀態(tài)機如圖4.2來實現(xiàn)，用狀態(tài)機來設(shè)計靈活性很強。按設(shè)計要求要實現(xiàn)六種花型01100110、010000010、1000001、00011000、00100100、11100111，用S0、S1、S2、S3、S4、S5 來表示6 種循環(huán)，以1表示燈亮，以0表示燈滅狀態(tài)的狀態(tài)。仿真圖如圖4.2:

圖 4.2 狀態(tài)轉(zhuǎn)換圖

課程設(shè)計說明書

a7:process(pr_state)begin casepr_state is when a=> x<=“01100110”;nx_state<=b;when b=> x<=“01000010”;nx_state<=c;when c=> x<=“1000001”;z<=clk2;when d=> x<=“00011000”;nx_state<=e;when e=> x<=“00100100”;nx_state<=f;when f=> x<=“11100111”;nx_state<=a;end case;end process;

圖 4.3 花型控制電路模塊仿真

4.2.2

顯示電路模塊

顯示電路模塊的要求是使用數(shù)碼管顯示當(dāng)前的花型序號（分別為A、B、C，D，E，F(xiàn)）以及該花型的顯示時間。花型控制電路模塊采用狀態(tài)機實現(xiàn)，在狀態(tài)機的

課程設(shè)計說明書

時序邏輯電路部分已經(jīng)采用計數(shù)器計時的方法直到計數(shù)器計時達(dá)到時才進(jìn)入下一個狀態(tài)，如下為狀態(tài)機時序邏輯電路程序：

process(clk,rst)variablecount:integer range 0 to 10;begin if(rst='1')then pr_state<=a;count:=0;elsif(clk'event and clk='1')then count:=count+1;if(count=10)then pr_state<=nx_state;count:=0;end if;end if;y<=count;end process;為用數(shù)碼管顯示當(dāng)前的花型序號（分別為A、B、C，D，E，F(xiàn)）以及該花型的顯示時間，只需要將顯示當(dāng)前的花型序號程序二進(jìn)制代碼以及該花型的顯示的時間的二進(jìn)制代碼添加到狀態(tài)中即可，程序如下：

a7:process(pr_state)begin casepr_state is when a=> x<=“01100110”;m<=“1110111”;nx_state<=b;z<=clker;when b=> x<=“01000010”;m<=“1111100”;nx_state<=c;z<=clk1;when c=>

課程設(shè)計說明書

x<=“1000001”;m<=“0111001”;nx_state<=d;z<=clk2;when d=> x<=“00011000”;m<=“1011110”;nx_state<=e;z<=clk3;when e=> x<=“00100100”;m<=“1111001”;nx_state<=f;z<=clk4;when f=> x<=“11100111”;m<=“1110001”;nx_state<=a;z<=clk5;end case;end process;仿真圖如下：

圖4.4 顯示電路模塊

課程設(shè)計說明書

4.2.3發(fā)聲電路模塊

發(fā)生電路采用蜂鳴器，而蜂鳴器是一種一體化結(jié)構(gòu)的電子訊響器，采用直流電壓供電，廣泛應(yīng)用于計算機、打印機、復(fù)印機、報警器、電子玩具、電話機、定時器等電子產(chǎn)品中作發(fā)聲器件，它分為有源蜂鳴器和無源蜂鳴器兩種，有源蜂鳴器直接接上額定電源就可連續(xù)發(fā)聲，而無源蜂鳴器工作需要加入其理想信號方波，該課程設(shè)計采用無源蜂鳴器。對于每種花型顯示時對應(yīng)發(fā)出不用的聲音，這里就需要對其中輸入的時鐘信號進(jìn)行分頻，改變temp的值能產(chǎn)生出不同頻率的聲音。在程序中添加不同的進(jìn)程（process），來產(chǎn)生不同頻率的方波。程序如下：

a1:process(clker)variable temp1:integer range 0 to 15;begin ifclker'event and clker='1'then temp1:=temp1+1;if temp1=2 then clk1<=not clk1;temp1:=0;end if;end if;end process;發(fā)聲電路模塊輸出信號z同樣可以反映在狀態(tài)機的組合邏輯電路中，程序4.2.1中的組合邏輯電路

圖4.5 發(fā)聲電路模塊

4.3 程序仿真圖

綜合以上各模塊程序仿真圖如下：

課程設(shè)計說明書

圖4.6 程序仿真圖

課程設(shè)計說明書 下載

5.1 芯片選定

選擇Assignments→devives然后選擇芯片,芯片設(shè)定界面如圖5-1所示：

圖5.1 芯片選定

5.2引腳設(shè)定

選擇Assignments→Pins然后設(shè)定引腳,引腳設(shè)定界面如圖5-2所示：

課程設(shè)計說明書

圖5.2 引腳設(shè)定

5.3 程序下載

引腳設(shè)定好后，將下載盒子插到USB接口，點擊，選擇Hardward和start當(dāng)下載到100%時,就可以通過試驗箱進(jìn)行驗證,下載驗證如圖5-3所示：

圖5.3 程序下載

5.4 結(jié)果顯示

程序下載到實驗板上完成后，程序運行結(jié)果在實驗板上得到實現(xiàn)，八個LED發(fā)光二極管變換產(chǎn)生六種不同的花型樣式，七段譯碼管顯示與之對應(yīng)的變換的花

課程設(shè)計說明書

型序號A,B,C,D,E,F，同時LED譯碼管也開始計時，到達(dá)10秒后變換到下一個花型，蜂鳴器也對應(yīng)不同花型發(fā)出不同的聲音，程序運行結(jié)果顯示正確。如下圖：

圖 5.4 實驗板

課程設(shè)計說明書 設(shè)計總結(jié)

通過這次課程設(shè)計對ＥＤＡ技術(shù)有了更進(jìn)一步的熟悉，VHDL 語言和Ｃ語言等其他語言還是有很大的區(qū)別。VHDL是EDA技術(shù)的重要組成部分，其具有與具體硬件電路無關(guān)和與設(shè)計平臺無關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化、結(jié)構(gòu)化設(shè)計方面，表現(xiàn)了強大的生命力和應(yīng)用潛力。其主要的也是最大的優(yōu)點就在于設(shè)計者可以專心致力于其功能的實現(xiàn)，而不需要對不影響功能的與工藝有關(guān)的因素花費過多的時間和精力。在實際操作中發(fā)現(xiàn)設(shè)計和課本上的知識有很大聯(lián)系，但又高于課本，一個簡單的原理要把它應(yīng)用以及和其他功能綜合起來就有些困難。通過設(shè)計也鞏固了我們的書本知識以及通過借閱書籍和上網(wǎng)查找資料，也豐富了自己對ＥＤＡ的了解。不過本次設(shè)計也存在一些不足，暴露了自己對ＥＤＡ的掌握還有所欠缺。在設(shè)計過程中，分頻分的太大，頻率太小的話，揚聲器的聲音體現(xiàn)不出顯示不同花型時的區(qū)別；頻率太大的話，數(shù)碼管顯示速度太快，嘗試分頻時使用不同的脈沖信號，但沒有成功。在反復(fù)調(diào)試中，最后還是成功了，但原理還不是很清楚。同時，在課程設(shè)計過程中通過與老師、同學(xué)的交流，也了解了他們對于這門技術(shù)的看法和今后這門技術(shù)的發(fā)展方向，也感謝老師對我設(shè)計的指導(dǎo)和同學(xué)對我的幫助。總的來說，這次設(shè)計還是有所收獲的。

課程設(shè)計說明書

參考文獻(xiàn)

[1] VokneiA.Pedroni.《VHDL數(shù)字電路設(shè)計教程》.電子工業(yè)出版社，2008.5

[2] 潘松，黃繼業(yè).《EDA技術(shù)實用教程》（第二版）.科學(xué)出版社，2005.2 [3] 焦素敏.《EDA應(yīng)用技術(shù)》.清華大學(xué)出版社，2002.4 [4] 曾繁泰，陳美金.VHDL程序設(shè)計[M].北京:清華大學(xué)出版社，2001 [5] 張昌凡等.可編程邏輯器件及VHDL設(shè)計技術(shù)[M].廣州:華南理工大學(xué)出版社,2001

課程設(shè)計說明書

附錄：源代碼程序

libraryieee;use ieee.std_logic_1164.all;entity led is port(rst,clk,clker:instd_logic;x:out std_logic_vector(7 downto 0);y:out integer range 0 to 10;m:out std_logic_vector(6 downto 0);z:out std_logic);end led;architecturebhv of led is signal clk1,clk2,clk3,clk4,clk5:std_logic;type state is(a,b,c,d,e,f);signalpr_state,nx_state:state;begin a1:process(clker)variable temp1:integer range 0 to 15;begin ifclker'event and clker='1'then temp1:=temp1+1;if temp1=2 then clk1<=not clk1;temp1:=0;end if;end if;end process;a2:process(clker)variable temp2:integer range 0 to 15;begin ifclker'event and clker='1'then temp2:=temp2+1;if temp2=4 then clk2<=not clk2;

課程設(shè)計說明書

temp2:=0;end if;end if;end process;a3:process(clker)variable temp3:integer range 0 to 15;begin ifclker'event and clker='1'then temp3:=temp3+1;if temp3=8 then clk3<=not clk3;temp3:=0;end if;end if;end process;a4:process(clker)variable temp4:integer range 0 to 16;begin ifclker'event and clker='1'then temp4:=temp4+1;if temp4=16 then clk4<=not clk4;temp4:=0;end if;end if;end process;a5:process(clker)variable temp5:integer range 0 to 33;begin ifclker'event and clker='1'then temp5:=temp5+1;if temp5=32 then clk5<=not clk5;temp5:=0;

課程設(shè)計說明書

end if;end if;end process;a6: process(clk,rst)variablecount:integer range 0 to 10;begin if(rst='1')then pr_state<=a;count:=0;elsif(clk'event and clk='1')then count:=count+1;if(count=10)then pr_state<=nx_state;count:=0;end if;end if;y<=count;end process;a7:process(pr_state)begin casepr_state is when a=> x<=“01100110”;m<=“1110111”;nx_state<=b;z<=clker;when b=> x<=“01000010”;m<=“1111100”;nx_state<=c;z<=clk1;when c=> x<=“10000001”;m<=“0111001”;

課程設(shè)計說明書

nx_state<=d;z<=clk2;when d=> x<=“00011000”;m<=“1011110”;nx_state<=e;z<=clk3;when e=> x<=“00100100”;m<=“1111001”;nx_state<=f;z<=clk4;when f=> x<=“11100111”;m<=“1110001”;nx_state<=a;z<=clk5;end case;end process;endbhv;

第五篇：EDA課程設(shè)計 多路彩燈設(shè)計

多路彩燈控制器的設(shè)計

O 引言

硬件描述語言(HDL)是相對于一般的計算機軟件語言如C，Pascal而言的。HDL是用于設(shè)計硬件電子系統(tǒng)的計算機語言，它描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式。設(shè)計者可以利用HDL程序來描述所希望的電路系統(tǒng)，規(guī)定其結(jié)構(gòu)特征和電路的行為方式，然后利用綜合器和適配器將此程序變成能控制FPGA和CPLD內(nèi)部結(jié)構(gòu)，并實現(xiàn)相應(yīng)邏輯功能的門級或更底層的結(jié)構(gòu)網(wǎng)表文件和下載文件。VHDL(VeryHigh Speed Integrated Circuit Hardware descriptionLangtuage)主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。與其他的HDL語言相比，VHDL具有更強的行為描述能力，從而決定了它成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結(jié)構(gòu)。從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。在文獻(xiàn)中作者從不同的角度闡述了EDA技術(shù)的應(yīng)用，它具有功能強大、描述能力強、可移植性好、研制周期短、成本低等特點，即使設(shè)計者不懂硬件的結(jié)構(gòu)，也能進(jìn)行獨立的設(shè)計。本文以Alter公司提供的Max+PlusⅡ為平臺，設(shè)計一個可變速的彩燈控制器，可以在不修改硬件電路的基礎(chǔ)上，僅通過更改軟件就能實現(xiàn)任意修改花型的編程控制方案，實現(xiàn)控制16只LED以6種花型和兩種速度循環(huán)變化顯示，而且設(shè)計非常方便，設(shè)計的電路保密性。

（一）實驗?zāi)康?/p>

1． 進(jìn)一步掌握數(shù)字電路課程所學(xué)的理論知識。

2． 了解數(shù)字電路設(shè)計的基本思想和方法，學(xué)會科學(xué)分析和解決問題。3． 熟悉幾種常用集成數(shù)字芯片，并掌握其工作原理，進(jìn)一步學(xué)會使用其進(jìn)行電路設(shè)計。

4.培養(yǎng)認(rèn)真嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng)和實事求是的工作態(tài)度

一、設(shè)計任務(wù)與要求

（1）要有多種花形變花。

（2）多路花形可以自動變換循環(huán)往復(fù)。（3）彩燈變幻的快慢接拍可以選擇。（4）具有清零開關(guān)。

二、總體框圖

（一）設(shè)計思路

用VHDL進(jìn)行設(shè)計，首先應(yīng)該理解，VHDL語言是一種全方位硬件描述語言，包括系統(tǒng)行為級，寄存器傳輸級和邏輯門級多個設(shè)計層次。應(yīng)充分利用VHDL“自頂向下”的設(shè)計優(yōu)點以及層次化的設(shè)計概念，層次概念對于設(shè)計復(fù)雜的數(shù)字系統(tǒng)是非常有用的，它使得我們可以從簡單的單元入手，逐漸構(gòu)成龐大而復(fù)雜的系統(tǒng)。首先應(yīng)進(jìn)行系統(tǒng)模塊的劃分，規(guī)定每一個模塊的功能以及各模塊之間的接口，最終設(shè)計方案分為三大模塊：16路花樣彩燈顯示器、時序控制器、整個電路系統(tǒng)，從而達(dá)到控制彩燈閃爍速度的快慢和花型的的變換。1.自動控制多路彩燈按預(yù)設(shè)的花型進(jìn)行變換；

2、花型種類不少于三種，花型自擬； 3.分別用快慢兩種節(jié)拍實現(xiàn)花型變換。4.選擇：用可編輯邏輯器件實現(xiàn)。

(二)總體方案的設(shè)計

根據(jù)題目實際要求，經(jīng)過分析與思考，擬定以下兩種方案：

方案一：總體分為三個模塊。第一塊實現(xiàn)花形的演示，第二塊實現(xiàn)花形的控制及節(jié)拍控制；第三塊實現(xiàn)時鐘信號的產(chǎn)生。

方案二：整體電路分為四塊。第一塊實現(xiàn)花形的演示；第二塊實現(xiàn)花形的控制；第三塊實現(xiàn)節(jié)拍控制；第四塊實現(xiàn)信號產(chǎn)生。

方案三：有三個模塊，第一個模塊是時鐘控制模塊，第二塊是花形控制模塊，第三塊是整體模塊。

（三）總體設(shè)計的選擇

三種方案比較發(fā)現(xiàn)，第三種方案相對簡單。這樣設(shè)計其優(yōu)點在于：設(shè)計思想比較簡單，元件種類使用較少，且易于連接電路?；谝陨显?，加上短時間內(nèi)完成課程設(shè)計，我選擇了連線少的，易于連接和調(diào)試的方案。

（四）總體設(shè)計的選擇 1 設(shè)計原理

時序控制電路SXKZ根據(jù)輸入信號CKL_IN，CLR，CHOSE_KEY產(chǎn)生符合一定要求的、供顯示控制電路ＸＳＫＺ使用的控制時鐘信號，而顯示控制電路XSKZ則根據(jù)時序控制電路SXKZ輸入的控制時鐘信號，輸出６種花形循環(huán)變化的、控制１６路彩燈工作的控制信號，這些控制信號加上驅(qū)動電路一起控制彩燈工作。2系統(tǒng)設(shè)計方案

根據(jù)系統(tǒng)設(shè)計方案要求可知，整個系統(tǒng)共三個輸入信號：控制彩燈節(jié)拍快慢的基準(zhǔn)時鐘信號CLK_IN，系統(tǒng)清零信號CLK，彩燈節(jié)拍快慢選擇開關(guān)CHOSE_KEY：共有16個輸出信號LED【15..0】，分別控制16路彩燈。

我們可將整個彩燈控制器CDKZQ分為兩大部分：時序控制電路SXKZ和顯示控制電路XSKZ，整個系統(tǒng)的組成原理如下圖。

三、選擇器件

16X16LED顯示

EPI１２版上SW【０】撥碼 ＣＬＫ１p

四、功能模塊

（一）時序控制電路的ＶＨＤＬ源程序 ――SXKZ。ＶＨＤＨ library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sxkz is

port(chose_key:in std_logic;

clk_in:in std_logic;

clr:in std_logic;

clk:out std_logic);end entity sxkz;architecture art of sxkz is

signal cllk:std_logic;

begin

process(clk_in,clr,chose_key)is

variable temp:std_logic_vector(2 downto 0);

begin

if clr='0'then ――當(dāng)CLK＝＇0＇時清零，否則正常工作

cllk<='0';temp:=“000”;

elsif rising_edge(clk_in)then

if chose_key='1'then

if temp=“011”then

temp:=“000”;

cllk<=not cllk;

else

temp:=temp+'1';

end if;--當(dāng)CHOSE_KEY=’1’產(chǎn)生基準(zhǔn)時鐘頻率的1/4的時鐘信號，否則產(chǎn)生基準(zhǔn)時鐘--頻率的1/8的時鐘信號

else

if temp=“111”then

temp:=“000”;

cllk<=not cllk;

else

temp:=temp+'1';

end if;

end if;

end if;end process;clk<=cllk;end architecture art;

時序控制電路SXKZ的仿真圖如下；

時序控制電路SXKZ的功能是，用CHOSE_KEY控制輸入信號CKL_IN的快慢節(jié)拍。而CLR是控制開關(guān)。

（二）顯示控制電路的ＶＨＤＬ源程序--XSKZ.VHDL library ieee;use ieee.std_logic_1164.all;entity xskz is

port(clk:in std_logic;

clr:in std_logic;

led:out std_logic_vector(15 downto 0));end entity xskz;architecture art of xskz is

type state is(s0,s1,s2,s3,s4,s5,s6);

signal current_state:state;

signal flower:std_logic_vector(15 downto 0);

begin

process(clr,clk)is

constant f1:std_logic_vector(15 downto 0):=“***1”;

constant f2:std_logic_vector(15 downto 0):=“***0”;

constant f3:std_logic_vector(15 downto 0):=“***1”;

constant f4:std_logic_vector(15 downto 0):=“***0”;

constant f5:std_logic_vector(15 downto 0):=“***1”;constant f6:std_logic_vector(15 downto 0):=“***1”;--六種花形的定義

begin

if clr='1'then

current_state<=s0;

elsif rising_edge(clk)then

case current_state is

when s0=>

flower<=“***0”;

current_state<=s1;

when s1=>

flower<=f1;

current_state<=s2;

when s2=>

flower<=f2;

current_state<=s3;

when s3=>

flower<=f3;

current_state<=s4;

when s4=>

flower<=f4;

current_state<=s5;

when s5=>

flower<=f5;

current_state<=s6;

when s6=>

flower<=f6;

current_state<=s1;

end case;

end if;

end process;

led<=flower;end architecture art;

顯示控制電路XSKZ的仿真圖如下；

顯示控制電路XSKZ的功能是控制花形的。

（三）整個電路系統(tǒng)的VHDL源程序--CDKZQ.VHDL library ieee;use ieee.std_logic_1164.all;entity cdkzq is

port(chose_key:in std_logic;

clk_in:in std_logic;

clr:in std_logic;

VGA: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);

led:out std_logic_vector(15 downto 0));end entity cdkzq;architecture art of cdkzq is

component sxkz is

port(chose_key:in std_logic;

clk_in:in std_logic;

clr:in std_logic;

clk:out std_logic);

end component sxkz;

component xskz is

port(clk:in std_logic;

clr:in std_logic;

led:out std_logic_vector(15 downto 0));

end component xskz;

signal s1:std_logic;

begin

VGA<=“0110”;

u1:sxkz port map(chose_key,clk_in,clr,s1);

u2:xskz port map(s1,clr,led);end architecture art;

整個電路CDKZQ系統(tǒng)的仿真圖如下；

整個電路CDKZQ系統(tǒng)是把SXKZ與XSKZ綜合成一個電路。

五、總體設(shè)計電路圖

花形變化***1——***0——***1——***0——***1——***1——***1循環(huán)變化如下圖所示：第一個花形；

第二個花形；

第三個花形；

第四個花形；

第五個花型；

第六個花形；

六、分析與總結(jié)

用VHDL進(jìn)行設(shè)計，首先應(yīng)該理解，VHDL語言是一種全方位硬件描述語言，包括系統(tǒng)行為級，寄存器傳輸級和邏輯門級多個設(shè)計層次。應(yīng)充分利用VHDH“自頂向下”的設(shè)計優(yōu)點以及層次化的設(shè)計概念，層次概念對于設(shè)計復(fù)雜的數(shù)字系統(tǒng)是非常有用的。它使的我們可以從簡單的單元入手，逐漸構(gòu)成龐大而復(fù)雜的系統(tǒng)。通過使用EDA編程既方便又快捷的實現(xiàn)了程序本次設(shè)計的程序已經(jīng)在硬件系統(tǒng)上得到了驗證，實驗表明，此設(shè)計方法能夠滿足多種不同花樣彩燈的變化要求。并且該方法便于擴展不同變化模式的彩燈花樣。

電子技術(shù)課程設(shè)計是配合電子技術(shù)基礎(chǔ)課程與實驗教學(xué)的一個非常重要的教學(xué)環(huán)節(jié)。他不但能鞏固我們以所學(xué)的電子技術(shù)的理論知識，而且能提高我們的電子電路設(shè)計水平，還能加強我們綜合分析問題和解決問題的能力。進(jìn)一步培養(yǎng)我們的實驗技能和動手能力，啟發(fā)我們的創(chuàng)新思維。

使用VHDL語言設(shè)計電路，思路簡單，功能明了。使用Max+PlusⅡ設(shè)計電路不僅可以進(jìn)行邏輯仿真，還可以進(jìn)行時序仿真，使用PLD不僅省去了電路制作的麻煩，還可以反復(fù)進(jìn)行硬件的實驗，非常方便地修改設(shè)計，且設(shè)計的電路的保密性強?？傊?，采用EDA技術(shù)使得復(fù)雜的電子系統(tǒng)的設(shè)計變的簡單易行，提高了設(shè)計的效率。在電子電路設(shè)計領(lǐng)域中，電子設(shè)計自動化(EDA)工具已成為主要的設(shè)計手段，而VHDL語言則是EDA的關(guān)鍵技術(shù)之一，它采用自頂向下的設(shè)計方法，即從系統(tǒng)總體要求出發(fā)，自上至下地將設(shè)計任務(wù)分解為不同的功能模塊，最后將各功能模塊連接形成頂層模塊，完成系統(tǒng)硬件的整體設(shè)計。本文介紹了基于EDA技的多路彩燈控制器的設(shè)計與分析

七、心得體會

本次課程實習(xí)我雖然用了兩個星期的時間就全部做完，但整個過程我都認(rèn)真的完成了，而且從中收獲很多?？梢钥偨Y(jié)為以下的幾點： 1，對EDA知識的鞏固與提高

這次課程設(shè)計主要是運用VHDH設(shè)計的一些相關(guān)知識，在整個實習(xí)過程中，都離不開對EDA課程知識的再學(xué)習(xí)。我在最開始，就先將實習(xí)用到的知識通過翻閱數(shù)電書回顧了一遍（這也是對這門課的復(fù)習(xí)，給以后的復(fù)習(xí)備考減少了很多負(fù)擔(dān)），這樣的回顧讓我對知識的理解更加透徹，對后來的快速設(shè)計起了很好的鋪墊作用。

2，學(xué)會了理論聯(lián)系實際

課程設(shè)計，通過選擇的題目，根據(jù)要求，運用所學(xué)知識將其付諸實踐來完成。這并不是在課堂上的單純聽懂，或者課后看書過程中的深入理解，這需要的是一種理論聯(lián)系實踐的能力。理論知識往往都是在一些理想狀態(tài)下的假設(shè)論，而實際的動手操作則完全不同，需要考慮實際中的很多問題。有些知識在理論上可能完全沒錯但到了實際中則不然。比如在動筆做題時我們是不用考慮導(dǎo)線的電阻的，但在實際中，導(dǎo)線電阻有時是會帶來時延造成花型變化的錯亂，所以我們應(yīng)盡量在連接電路時選擇最短路徑。

3，學(xué)會了如何運用電路板、芯片、導(dǎo)線等組裝各種功能的電路；

雖然這不是第一次用電路板，因為之前的課內(nèi)實驗也用過，但當(dāng)時的運用也只是插些導(dǎo)線和電阻電容之類的，用了電路板的很小部分。這次的實習(xí)中應(yīng)用了整塊板子，實習(xí)后對電路板的組成完全了解了，并能熟練運用。實習(xí)中通過對電路的連接也懂得了如何通過設(shè)計的分析對所連電路的整體布局，如何更好的設(shè)計模塊將它放在最合適的位置。一個完美的作品不僅要能很好的完成要求實現(xiàn)功能，還要在感官上給人美的享受。所以站在美的角度對自己的電路進(jìn)行改良是很必要的。

4，和同學(xué)的互相協(xié)作共同進(jìn)步

在實習(xí)中經(jīng)常會遇到一些自己可能暫時無法想明白的問題，請教同學(xué)或老師是很好的做法，節(jié)省時間也會從別人上上學(xué)到更多。在設(shè)計時和同學(xué)相互交流各自的想法也是很重要的，不同的人對問題的看法總有差異，我們可以從交流中獲得不同的idea，其他人的設(shè)計一定有比你出色的地方，很好的借鑒，并在大家的商討中選擇最優(yōu)方案最終一定會得到最好的設(shè)計方法。5，其他

課程實習(xí)設(shè)計是開端，設(shè)計是關(guān)鍵，測試是必須。所以實現(xiàn)過程中不僅要求對知識的掌握要足夠準(zhǔn)確與精通，更要有絕對的耐心與細(xì)心。設(shè)計模塊電路時一定按照自己的設(shè)計圖仔細(xì)設(shè)計這會對后面的測試起到很好的鋪墊作用。在后面查錯時就不用花費精力在檢查上，可以給減少很多后續(xù)工作。我在這次的實習(xí)中其實也有連錯線的時候，但我很快檢查出來調(diào)整了電路，結(jié)果測試電路后花型顯示完全正確。沒有費太多的功夫在檢查電路上

通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務(wù)，從而提高自己的實際動手能力和獨立思考的能力。在設(shè)計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學(xué)過的知識理解得不夠深刻，掌握得不夠牢固，最好的辦法就是問別人，因為每個人掌握情況不一樣，不可能做到處處都懂，發(fā)揮群眾的力量，復(fù)雜的事情就會變得很簡單。這一點我深有體會，在很多時候，我遇到的困難或許別人之前就已遇到，向他們請教遠(yuǎn)比自己在那冥思苦想來得快。通過這次彩燈設(shè)計之后，讓我學(xué)到了很多，不僅是鞏固了先前學(xué)的模電、數(shù)電的理論知識，而且也培養(yǎng)展。

在這次的課程設(shè)計里深入的接觸了運用電子集成元器件制作多路彩燈的過程，并和同學(xué)一起討論用軟件制作出了這一個多路彩燈控制系統(tǒng)。正所謂“紙上談兵終覺淺，覺知此事要躬行?！睂W(xué)習(xí)任何知識，僅從理論上去求知，而不去實踐的