第一篇：FPGA學(xué)習(xí)步驟及其前景

第一部分

FPGA在目前應(yīng)用領(lǐng)域非常，在目前的單板設(shè)計(jì)里面，幾乎都可以看到它的身影。從簡(jiǎn)單的邏輯組合，到高端的圖像、通信協(xié)議處理，從單片邏輯到復(fù)雜的ASIC原型驗(yàn)證，從小家電到航天器，都可以看到FPGA應(yīng)用，它的優(yōu)點(diǎn)在這里無(wú)庸贅述。從個(gè)人實(shí)用角度看，對(duì)于學(xué)生，掌握FPGA可以找到一份很好的工作，對(duì)于有經(jīng)驗(yàn)的工作人員，使用fgpa可以讓設(shè)計(jì)變得非常有靈活性。掌握了fpga的設(shè)計(jì)，單板硬件設(shè)計(jì)就非常容易（不是系統(tǒng)設(shè)計(jì)），特別是上大學(xué)時(shí)如同天書(shū)的邏輯時(shí)序圖，看起來(lái)就非常親切。但fpga的入門卻有一定難度，因?yàn)樗幌褴浖O(shè)計(jì)，只要有一臺(tái)計(jì)算機(jī)，幾乎就可以完成所有的設(shè)計(jì)。fpga的設(shè)計(jì)與硬件直接相關(guān)，需要實(shí)實(shí)在在的調(diào)試儀器，譬如示波器等。這些硬件設(shè)備一般比較昂貴，這就造成一定的入門門檻，新人在入門時(shí)遇到一點(diǎn)問(wèn)題或者困難，由于沒(méi)有調(diào)試設(shè)備，無(wú)法定位問(wèn)題，最后可能就會(huì)放棄。其實(shí)這時(shí)如果有人稍微指點(diǎn)一下，這個(gè)門檻很容易就過(guò)去。我用FPGA做設(shè)計(jì)很多年了，遠(yuǎn)達(dá)不到精通的境界，只是熟悉使用，在這里把我對(duì)fpga的學(xué)習(xí)步驟理解寫(xiě)出來(lái)，僅是作為一個(gè)參考，不對(duì)的地方，歡迎大家討論和指正。

1、工欲善其事，必先利其器。

計(jì)算機(jī)必不可少。目前FPGA應(yīng)用較多的是Altera和xilinx這兩個(gè)公司，可以選擇安裝quartusII或者ISE軟件。這是必備的軟件環(huán)境。

硬件環(huán)境還需要下載器、目標(biāo)板。雖然有人說(shuō)沒(méi)有下載器和目標(biāo)板也可學(xué)習(xí)fpga，但那總是紙上談兵。這就像談女朋友，總是嘴上說(shuō)說(shuō)，通個(gè)電話，連個(gè)手都沒(méi)牽，能說(shuō)人家是你朋友？雖說(shuō)搭建硬件環(huán)境需要花費(fèi)，但想想，硬件環(huán)境至多幾百元錢，你要真的掌握FPGA的設(shè)計(jì)，起薪比別人都不止高出這么多。這點(diǎn)花費(fèi)算什么？

2、熟悉verilog語(yǔ)言或者vhdl語(yǔ)言，熟練使用quartusII或者ISE軟件。

VHDL和verilog各有優(yōu)點(diǎn)，選擇一個(gè)，建議選擇verilog。熟練使用設(shè)計(jì)軟件，知道怎樣編譯、仿真、下載等過(guò)程。

起步階段不希望報(bào)一些培訓(xùn)班，除非你有錢，或者運(yùn)氣好，碰到一個(gè)水平高、又想把自己的經(jīng)驗(yàn)和別人共享的培訓(xùn)老師，不然的話，培訓(xùn)完后總會(huì)感覺(jué)自己是一個(gè)冤大頭。入門階段可以在利用網(wǎng)絡(luò)資源完成。

3、設(shè)計(jì)一個(gè)小代碼，下載到目標(biāo)板看看結(jié)果

此時(shí)可以設(shè)計(jì)一個(gè)最簡(jiǎn)答的程序，譬如點(diǎn)燈。如果燈在閃爍了，表示基本入門了。如果此時(shí)能夠下載到fpga外掛的flash，fpga程序能夠從flash啟動(dòng),表明fpga的最簡(jiǎn)單設(shè)計(jì)你已經(jīng)成功，可以到下一步。

4、設(shè)計(jì)稍微復(fù)雜的代碼，下載到目標(biāo)板看看結(jié)果。

可以設(shè)計(jì)一個(gè)UART程序，網(wǎng)上有參考，你要懂RS232協(xié)議和fpga內(nèi)置的邏輯分析儀。網(wǎng)上下載一個(gè)串口調(diào)試助手，調(diào)試一番，如果通信成功了，恭喜，水平有提高。進(jìn)入下一步。

5、設(shè)計(jì)復(fù)雜的代碼，下載到目標(biāo)板看看結(jié)果。

譬如sdram的程序，網(wǎng)上也有參考，這個(gè)設(shè)計(jì)難度有點(diǎn)大?？捎么趤?lái)調(diào)試sdram，把串口的數(shù)據(jù)存儲(chǔ)到sdram，然后讀回，如果成功，那你就比較熟悉fpga的設(shè)計(jì)餓了

6、設(shè)計(jì)高速接口，譬如ddr2或者高速串行接口

這要對(duì)fpga的物理特性非常了解，而且要懂得是時(shí)序約束等設(shè)計(jì)方法，要看大量的原廠文檔，這部分成功了，那就對(duì)fpga的物理接口掌握很深，你就是設(shè)計(jì)高手了

7、設(shè)計(jì)一個(gè)復(fù)雜的協(xié)議

譬如USB、PCIexpress、圖像編解碼等，鍛煉對(duì)系統(tǒng)的整體把握和邏輯劃分。完成這些，你就是一個(gè)一流的高手、8、學(xué)習(xí)再學(xué)習(xí)

學(xué)習(xí)什么，我也不知道，我只知道“學(xué)無(wú)止境，山外有山”。

第二部分

1.何為FPGA？

FPGA是Field Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA是Ross Freema于1985年發(fā)明的，當(dāng)時(shí)第一個(gè)FPGA采用2μm工藝，包含64個(gè)邏輯模塊和85000個(gè)晶體管，門數(shù)量不超過(guò)1000個(gè)，當(dāng)時(shí)他所創(chuàng)造的FPGA被認(rèn)為是一項(xiàng)不切實(shí)際的技術(shù)，他的同事Bill Carter曾說(shuō)：“這種理念需要很多晶體管，但那時(shí)晶體管是非常珍貴的東西?！彼匀藗冋J(rèn)為Ross的想法過(guò)于脫離現(xiàn)實(shí)。但是Ross預(yù)計(jì)：根據(jù)摩爾定律（每18個(gè)月晶體管密度翻一翻），晶體管肯定會(huì)越來(lái)越便宜，因此它必將成為未來(lái)不可或缺的技術(shù)。在短短的幾年時(shí)間內(nèi)，正如Ross所預(yù)言的，出現(xiàn)了數(shù)十億美元的現(xiàn)場(chǎng)可編程門陣列（FPGA）市場(chǎng)。但可惜的是，他已經(jīng)無(wú)法享受這一派欣欣向榮的景象，Ross Freeman在1989年已經(jīng)與世長(zhǎng)辭了，但是它的發(fā)明卻持續(xù)不斷地促進(jìn)電子行業(yè)的進(jìn)步與發(fā)展。

我們知道構(gòu)成數(shù)字邏輯系統(tǒng)最基本的單元是與門、或門、非門等，而門電路是由用二極管、三極管和電阻等元件構(gòu)成的，然后與門、或門、非門又構(gòu)成了各種觸發(fā)器實(shí)現(xiàn)狀態(tài)記憶。FPGA同樣也屬于數(shù)字邏輯電路的一種，也是由最基本的元件構(gòu)成的。一片F(xiàn)PGA可以在內(nèi)部集成上億個(gè)門電路，打破了以往使用數(shù)量繁多分立器件實(shí)現(xiàn)電子裝置的歷史，不僅電路面積、成本大大減小，而且可靠性得到了大幅度的提升。

一般來(lái)說(shuō)，F(xiàn)PGA內(nèi)部是由最小的物理邏輯單位LE、布線網(wǎng)絡(luò)、輸入輸出模塊與片內(nèi)外設(shè)組成的，而最小物理邏輯單元是指用戶無(wú)法修改的、固定的最小單元，設(shè)計(jì)者只能將這些單元通過(guò)互聯(lián)線將其連接起來(lái)，然后實(shí)現(xiàn)特定的功能。一個(gè)LE是由觸發(fā)器、LUT與控制邏輯組成的，從而同樣可以實(shí)現(xiàn)組合邏輯和時(shí)序邏輯。

隨著FPGA集成度的不斷增加，其內(nèi)部的片內(nèi)外設(shè)也越來(lái)越多，可集成SRAM、Flash、AD、RTC等外設(shè)，真正用單芯片方案完成系統(tǒng)設(shè)計(jì)，所以我們所理解的FPGA最底層是一些實(shí)實(shí)在在的門電路構(gòu)成的，然后由門電路構(gòu)成最小的物理邏輯單元，然后再通過(guò)布線層將這些最小物理邏輯單元連接成用戶需要的特定功能，我們所需要控制的僅僅是布線層之間的互連開(kāi)關(guān)，這也是我們編程的對(duì)象，通過(guò)這些開(kāi)關(guān)來(lái)改變功能。

FGPA按工藝分主要有SRAM工藝和Flash工藝（工藝是針對(duì)它們的編程開(kāi)關(guān)來(lái)說(shuō)的）兩類，基于SRAM工藝的FPGA最大的缺點(diǎn)是掉電數(shù)據(jù)會(huì)丟失無(wú)法保存，所以由FPGA構(gòu)成的系統(tǒng)，外部還需要增加一個(gè)配置芯片用于保存編程數(shù)據(jù)，在系統(tǒng)每次上電時(shí)都需要從配置芯片中將配置數(shù)據(jù)流加載到FPGA中，然后才能正常地運(yùn)行，其優(yōu)點(diǎn)是靈活性很強(qiáng)。而基于Flash架構(gòu)的FPGA在掉電后不會(huì)丟失數(shù)據(jù)，無(wú)需配置芯片，上電即可運(yùn)行，其特點(diǎn)非常類似ASIC，但卻比ASIC更加靈活可以重復(fù)編程。由此可見(jiàn)如果用基于Flash架構(gòu)的FPGA來(lái)取代ASIC的話，不僅風(fēng)險(xiǎn)大大降低，而且成本也會(huì)大幅度地下降。

2.為什么要學(xué)習(xí)FPGA？

FPGA從誕生以來(lái)經(jīng)歷了從配角到主角的轉(zhuǎn)變，F(xiàn)PGA主要用于取代復(fù)雜的邏輯電路，現(xiàn)在重點(diǎn)強(qiáng)調(diào)平臺(tái)概念，當(dāng)集成數(shù)字信號(hào)處理器、嵌入式處理器、高速串行和其它高端技術(shù)后，從而被應(yīng)用到更多的領(lǐng)域，正因?yàn)槠滹w速的發(fā)展，讓更多學(xué)FPGA的人看到了希望，其廣闊的前景正是我們選擇的原因之一。

（1）廣闊的發(fā)展前景

據(jù)市場(chǎng)調(diào)研公司Gartner Dataquest預(yù)測(cè)，2010年FPGA和其它可編程邏輯器件(PLD)市將從2005年的32億美元增長(zhǎng)到67億美元，未來(lái)還將有不斷增長(zhǎng)的趨勢(shì)。FPGA及PLD產(chǎn)業(yè)發(fā)展的最大機(jī)遇是替代ASIC和專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)，由ASIC和ASSP構(gòu)成的數(shù)字邏輯市場(chǎng)規(guī)模大約為350億美元。由于用戶可以迅速地對(duì)PLD進(jìn)行編程，按照需求實(shí)現(xiàn)特殊功能，與ASIC和ASSP相比，PLD在靈活性、開(kāi)發(fā)成本、產(chǎn)品快速上市方面更具優(yōu)勢(shì)，所以未來(lái)FPGA將會(huì)是一個(gè)非常有前景的行業(yè)。

由于FPGA結(jié)構(gòu)的特殊性，可以重復(fù)編程，開(kāi)發(fā)周期較短，越來(lái)越受到人們的青睞，它的特點(diǎn)也更接近ASIC，ASIC比FPGA最大的優(yōu)勢(shì)是低成本，但是FPGA的價(jià)格現(xiàn)在也越來(lái)越低，例如，Actel的Nano系列更是打破了FPGA的價(jià)格屏障，提供超過(guò)50種低于1美金的FPGA，在一定程度上已經(jīng)可以與ASIC相抗衡。

根據(jù)當(dāng)前發(fā)展的趨勢(shì)，未來(lái)的FPGA勢(shì)必將會(huì)取代大部分ASIC的市場(chǎng)，雖然根據(jù)摩爾定律(Moore’s Law)：每18至24個(gè)月能在相同的單位面積內(nèi)多集成一倍的晶體管數(shù)目，也就意味著每18至24個(gè)月后芯片成本將減半，但這只是指裸晶(Die)的成本，并不表示整個(gè)芯片的成本減半，這是由于晶圓制造前端的掩膜(Mask)成本、晶圓制造后端的封裝(也稱為：構(gòu)裝、包裝)成本、人力成本等都不會(huì)隨摩爾定律而變化，反而芯片的成本有上升的趨勢(shì)，所以過(guò)去許多中、小用量的芯片無(wú)法用先進(jìn)的工藝來(lái)生產(chǎn)，對(duì)此不是持續(xù)使用舊工藝來(lái)制造，或是必須改用FPGA芯片來(lái)生產(chǎn)??

未來(lái)的趨勢(shì)告訴我們，F(xiàn)PGA將成為21世紀(jì)最重要的高科技產(chǎn)業(yè)之一，特別是國(guó)內(nèi)的FPGA市場(chǎng)，更是一個(gè)“未完全開(kāi)墾的處女地”，抓住現(xiàn)在的機(jī)遇也就意味著為我們的將來(lái)提供更強(qiáng)大的競(jìng)爭(zhēng)力。

（2）更多的就業(yè)機(jī)會(huì)

雖然FPGA市場(chǎng)的廣闊，但是FPGA的技術(shù)人員卻極度地缺乏，很多高校仍然未重視FPGA技術(shù)的教學(xué)，導(dǎo)致學(xué)生畢業(yè)后連什么是FPGA，什么是Verilog都不知道，失去了很多的就業(yè)機(jī)會(huì)。廣州周立功單片機(jī)發(fā)展有限公司三年來(lái)跑遍了全國(guó)22個(gè)城市，每次宣講會(huì)場(chǎng)里場(chǎng)外

都站滿了人，每個(gè)學(xué)生都渴望尋找一份好工作的心情由此可見(jiàn)一斑，但通過(guò)考試發(fā)現(xiàn)懂FPGA和Verilog的學(xué)生卻寥寥無(wú)幾，盡管我們每年都對(duì)招聘FPGA人才寄予了很大的希望，但每次都失望而歸，深深地體會(huì)到招聘FPGA開(kāi)發(fā)工程師困難重重。

由此可見(jiàn)在應(yīng)屆畢業(yè)生中熟練掌握FPGA的學(xué)生已經(jīng)屬于稀缺資源了，然而企業(yè)為培養(yǎng)FPGA開(kāi)發(fā)工程師無(wú)不付出沉重的代價(jià)，所以對(duì)于在校電類專業(yè)的學(xué)生來(lái)說(shuō)，這是打造個(gè)人差異化競(jìng)爭(zhēng)力的大好機(jī)會(huì)，事實(shí)上只要掌握FPGA就能夠找到一份薪水更好的工作。我們公司每次在考核員工時(shí)，往往都會(huì)特別關(guān)注這些“特殊員工”，一般來(lái)說(shuō)這些員工的薪水都會(huì)比其它崗位高500元，這就是學(xué)習(xí)FPGA的就業(yè)優(yōu)勢(shì)，但是很多人不曾完全意識(shí)到掌握FPGA技術(shù)的重要性。

當(dāng)前受金融危機(jī)的影響，對(duì)學(xué)生的就業(yè)更是巨大的考驗(yàn)，據(jù)教育部的統(tǒng)計(jì)，2008年全國(guó)普通高校畢業(yè)生達(dá)559萬(wàn)人，比2007年增加64萬(wàn)人，2009年高校畢業(yè)生規(guī)模達(dá)到611萬(wàn)人，比2008年增加52萬(wàn)人，如此多的大學(xué)生面臨著就業(yè)的問(wèn)題，如果個(gè)人不具備一定的優(yōu)勢(shì)，必將淹沒(méi)在人海茫茫的潮流中而找不到理想的工作，而學(xué)習(xí)FPGA則可以幫助學(xué)生多一技之長(zhǎng)，大大提高就業(yè)的機(jī)會(huì)。

（3）更大的技術(shù)發(fā)展空間

我們知道半導(dǎo)體一直是國(guó)內(nèi)比較薄弱的產(chǎn)業(yè)，與國(guó)外相比相差甚遠(yuǎn)，大部分IC都來(lái)自歐美地區(qū)，國(guó)內(nèi)擁有自主知識(shí)產(chǎn)權(quán)的IC技術(shù)不多，多半需要引進(jìn)國(guó)外先進(jìn)的IC設(shè)計(jì)技術(shù)。但是自2000年以來(lái)，中國(guó)大陸的IC設(shè)計(jì)企業(yè)如雨后春筍般迅速涌現(xiàn)，企業(yè)數(shù)量5年增加了4倍多，2005年已經(jīng)達(dá)到500多家，銷售收入過(guò)億元人民幣的設(shè)計(jì)企業(yè)達(dá)到17家，其中兩家超過(guò)5億元的銷售規(guī)模。概括地講，中國(guó)的IC設(shè)計(jì)公司可以分為4類，第一類是國(guó)有IC設(shè)計(jì)公司，一般是承擔(dān)政府研發(fā)任務(wù)的研究所轉(zhuǎn)制后成立的；第二類是由系統(tǒng)廠商的設(shè)計(jì)部門獨(dú)立出來(lái)的IC設(shè)計(jì)公司；第三類是民營(yíng)IC設(shè)計(jì)公司，以海歸型為主；最后一類是外資IC設(shè)計(jì)公司。

由此可見(jiàn)IC設(shè)計(jì)也是未來(lái)發(fā)展的一個(gè)重點(diǎn)方向，將會(huì)是國(guó)家大力扶持的產(chǎn)業(yè)之一，而IC的設(shè)計(jì)人員必須掌握FPGA的技術(shù)，在芯片流片之前都是通過(guò)FPGA來(lái)進(jìn)行前期設(shè)計(jì)驗(yàn)證的，與FPGA使用同樣的設(shè)計(jì)語(yǔ)言，只是在后端的設(shè)計(jì)中才用到IC設(shè)計(jì)方面的特定技術(shù)，而IC設(shè)計(jì)人員必定是懂得FPGA設(shè)計(jì)的人，因此掌握FPGA技術(shù)是通往IC設(shè)計(jì)殿堂的必經(jīng)之路，學(xué)習(xí)FPGA有助于我們擴(kuò)大的技術(shù)發(fā)展空間。

第二篇：FPGA學(xué)習(xí)步驟

FPGA學(xué)習(xí)步驟，我的體會(huì)

FPGA學(xué)習(xí)步驟，我的體會(huì)

FPGA在目前應(yīng)用領(lǐng)域非常，在目前的單板設(shè)計(jì)里面，幾乎都可以看到它的身影。從簡(jiǎn)單的邏輯組合，到高端的圖像、通信協(xié)議處理，從單片邏輯到復(fù)雜的ASIC原型驗(yàn)證，從小家電到航天器，都可以看到FPGA應(yīng)用，它的優(yōu)點(diǎn)在這里無(wú)庸贅述。從個(gè)人實(shí)用角度看，對(duì)于學(xué)生，掌握FPGA可以找到一份很好的工作，對(duì)于有經(jīng)驗(yàn)的工作人員，使用fgpa可以讓設(shè)計(jì)變得非常有靈活性。掌握了fpga的設(shè)計(jì)，單板硬件設(shè)計(jì)就非常容易（不是系統(tǒng)設(shè)計(jì)），特別是上大學(xué)時(shí)如同天書(shū)的邏輯時(shí)序圖，看起來(lái)就非常親切。但fpga的入門卻有一定難度，因?yàn)樗幌褴浖O(shè)計(jì)，只要有一臺(tái)計(jì)算機(jī)，幾乎就可以完成所有的設(shè)計(jì)。fpga的設(shè)計(jì)與硬件直接相關(guān)，需要實(shí)實(shí)在在的調(diào)試儀器，譬如示波器等。這些硬件設(shè)備一般比較昂貴，這就造成一定的入門門檻，新人在入門時(shí)遇到一點(diǎn)問(wèn)題或者困難，由于沒(méi)有調(diào)試設(shè)備，無(wú)法定位問(wèn)題，最后可能就會(huì)放棄。其實(shí)這時(shí)如果有人稍微指點(diǎn)一下，這個(gè)門檻很容易就過(guò)去。

我用FPGA做設(shè)計(jì)很多年了，遠(yuǎn)達(dá)不到精通的境界，只是熟悉使用，在這里把我對(duì)fpga的學(xué)習(xí)步驟理解寫(xiě)出來(lái)，僅是作為一個(gè)參考，不對(duì)的地方，歡迎大家討論和指正。

1、工欲善其事，必先利其器。

計(jì)算機(jī)必不可少。目前FPGA應(yīng)用較多的是Altera和xilinx這兩個(gè)公司，可以選擇安裝quartusII或者ISE軟件。這是必備的軟件環(huán)境。

硬件環(huán)境還需要下載器、目標(biāo)板。雖然有人說(shuō)沒(méi)有下載器和目標(biāo)板也可學(xué)習(xí)fpga，但那總是紙上談兵。這就像談女朋友，總是嘴上說(shuō)說(shuō)，通個(gè)電話，連個(gè)手都沒(méi)牽，能說(shuō)人家是你朋友？雖說(shuō)搭建硬件環(huán)境需要花費(fèi)，但想想，硬件環(huán)境至多幾百元錢，你要真的掌握FPGA的設(shè)計(jì)，起薪比別人都不止高出這么多。這點(diǎn)花費(fèi)算什么？

2、熟悉verilog語(yǔ)言或者vhdl語(yǔ)言，熟練使用quartusII或者ISE軟件。

VHDL和verilog各有優(yōu)點(diǎn)，選擇一個(gè)，建議選擇verilog。熟練使用設(shè)計(jì)軟件，知道怎樣編譯、仿真、下載等過(guò)程。

起步階段不希望報(bào)一些培訓(xùn)班，除非你有錢，或者運(yùn)氣好，碰到一個(gè)水平高、又想把自己的經(jīng)驗(yàn)和別人共享的培訓(xùn)老師，不然的話，培訓(xùn)完后總會(huì)感覺(jué)自己是一個(gè)冤大頭。入門階段可以在利用網(wǎng)絡(luò)資源完成。

3、設(shè)計(jì)一個(gè)小代碼，下載到目標(biāo)板看看結(jié)果

此時(shí)可以設(shè)計(jì)一個(gè)最簡(jiǎn)答的程序，譬如點(diǎn)燈。如果燈在閃爍了，表示基本入門了。如果此時(shí)能夠下載到fpga外掛的flash，fpga程序能夠從flash啟動(dòng),表明fpga的最簡(jiǎn)單設(shè)計(jì)你已經(jīng)成功，可以到下一步。

4、設(shè)計(jì)稍微復(fù)雜的代碼，下載到目標(biāo)板看看結(jié)果。

可以設(shè)計(jì)一個(gè)UART程序，網(wǎng)上有參考，你要懂RS232協(xié)議和fpga內(nèi)置的邏輯分

析儀。網(wǎng)上下載一個(gè)串口調(diào)試助手，調(diào)試一番，如果通信成功了，恭喜，水平有提高。進(jìn)入下一步。

5、設(shè)計(jì)復(fù)雜的代碼，下載到目標(biāo)板看看結(jié)果。

譬如sdram的程序，網(wǎng)上也有參考，這個(gè)設(shè)計(jì)難度有點(diǎn)大?？捎么趤?lái)調(diào)試sdram，把串口的數(shù)據(jù)存儲(chǔ)到sdram，然后讀回，如果成功，那你就比較熟悉fpga的設(shè)計(jì)餓了

6、設(shè)計(jì)高速接口，譬如ddr2或者高速串行接口

這要對(duì)fpga的物理特性非常了解，而且要懂得是時(shí)序約束等設(shè)計(jì)方法，要看大量的原廠文檔，這部分成功了，那就對(duì)fpga的物理接口掌握很深，你就是設(shè)計(jì)高手了

7、設(shè)計(jì)一個(gè)復(fù)雜的協(xié)議

譬如USB、PCIexpress、圖像編解碼等，鍛煉對(duì)系統(tǒng)的整體把握和邏輯劃分。完成這些，你就是一個(gè)一流的高手、8、學(xué)習(xí)再學(xué)習(xí)

學(xué)習(xí)什么，我也不知道，我只知道“學(xué)無(wú)止境，山外有山”。

上述只是一些簡(jiǎn)單的學(xué)習(xí)步驟，希望能對(duì)大家有所幫助！

第三篇：淺談FPGA學(xué)習(xí)

為什么大量的人會(huì)覺(jué)得FPGA難學(xué)？一位高人決心開(kāi)貼來(lái)詳細(xì)講一下菜鳥(niǎo)覺(jué)得FPGA難學(xué)的幾大原因。

1、不熟悉FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。

FPGA為什么是可以編程的？恐怕很多菜鳥(niǎo)不知道，他們也不想知道。因?yàn)樗麄冇X(jué)得這是無(wú)關(guān)緊要的。他們潛意識(shí)的認(rèn)為可編程嘛，肯定就是像寫(xiě)軟件一樣啦。軟件編程的思想根深蒂固，看到Verilog或者VHDL就像看到C語(yǔ)言或者其它軟件編程語(yǔ)言一樣。一條條的讀，一條條的分析。如果這些菜鳥(niǎo)們始終拒絕去了解為什么FPGA是可以編程的，不去了解FPGA的內(nèi)部結(jié)構(gòu)，要想學(xué)會(huì)FPGA恐怕是天方夜譚。雖然現(xiàn)在EDA軟件已經(jīng)非常先進(jìn)，像寫(xiě)軟件那樣照貓畫(huà)虎也能綜合出點(diǎn)東西，但也許只有天知道EDA軟件最后綜合出來(lái)的到底是什么。也許點(diǎn)個(gè)燈，跑個(gè)馬還行。這樣就是為什么很多菜鳥(niǎo)學(xué)了N久以后依然是一個(gè)菜鳥(niǎo)的原因。那么FPGA為什么是可以“編程”的呢？首先來(lái)了解一下什么叫“程”。啟示“程”只不過(guò)是一堆具有一定含義的01編碼而已。編程，其實(shí)就是編寫(xiě)這些01編碼。只不過(guò)我們現(xiàn)在有了很多開(kāi)發(fā)工具，通常都不是直接編寫(xiě)這些01編碼，而是以高級(jí)語(yǔ)言的形式來(lái)編寫(xiě)，最后由開(kāi)發(fā)工具轉(zhuǎn)換為這種01編碼而已。對(duì)于軟件編程而言，處理器會(huì)有一個(gè)專門的譯碼電路逐條把這些01編碼翻譯為各種控制信號(hào)，然后控制其內(nèi)部的電路完成一個(gè)個(gè)的運(yùn)算或者是其它操作。所以軟件是一條一條的讀，因?yàn)檐浖牟僮魇且徊揭徊酵瓿傻?。而FPGA的可編程，本質(zhì)也是依靠這些01編碼實(shí)現(xiàn)其功能的改變，但不同的是FPGA之所以可以完成不同的功能，不是依靠像軟件那樣將01編碼翻譯出來(lái)再去控制一個(gè)運(yùn)算電路，F(xiàn)PGA里面沒(méi)有這些東西。FPGA內(nèi)部主要有三塊：可編程的邏輯單元、可編程的連線和可編程的IO模塊?？删幊痰倪壿媶卧鞘裁?？其基本結(jié)構(gòu)由某種存儲(chǔ)器（SRAM、FLASH等）制成的4輸入或6輸入1輸出地“真值表”加上一個(gè)D觸發(fā)器構(gòu)成。任何一個(gè)4輸入1輸出組合邏輯電路，都有一張對(duì)應(yīng)的“真值表”，同樣的如果用這么一個(gè)存儲(chǔ)器制成的4輸入1輸出地“真值表”，只需要修改其“真值表”內(nèi)部值就可以等效出任意4輸入1輸出的組合邏輯。這些“真值表”內(nèi)部值是什么？就是那些01編碼而已。如果要實(shí)現(xiàn)時(shí)序邏輯電路怎么辦？這不又D觸發(fā)器嘛，任何的時(shí)序邏輯都可以轉(zhuǎn)換為組合邏輯+D觸發(fā)器來(lái)完成。但這畢竟只實(shí)現(xiàn)了4輸入1輸出的邏輯電路而已，通常邏輯電路的規(guī)模那是相當(dāng)?shù)拇笈丁Ｄ窃趺崔k呢？這個(gè)時(shí)候就需要用到可編程連線了。在這些連線上有很多用存儲(chǔ)器控制的連接點(diǎn)，通過(guò)改寫(xiě)對(duì)應(yīng)存儲(chǔ)器的值就可以確定哪些線是連上的而哪些線是斷開(kāi)的。這就可以把很多可編程邏輯單元組合起來(lái)形成大型的邏輯電路。最后就是可編程的IO，這其實(shí)是FPGA作為芯片級(jí)使用必須要注意的。任何芯片都必然有輸入引腳和輸出引腳。有可編程的IO可以任意的定義某個(gè)非專用引腳（FPGA中有專門的非用戶可使用的測(cè)試、下載用引腳）為輸入還是輸出，還可以對(duì)IO的電平標(biāo)準(zhǔn)進(jìn)行設(shè)置?？倸w一句話，F(xiàn)PGA之所以可編程是因?yàn)榭梢酝ㄟ^(guò)特殊的01代碼制作成一張張“真值表”，并將這些“真值表”組合起來(lái)以實(shí)現(xiàn)大規(guī)模的邏輯功能。不了解FPGA內(nèi)部結(jié)構(gòu)，就不能明白最終代碼如何變到FPGA里面去的。也就無(wú)法深入的了解如何能夠充分運(yùn)用FPGA?，F(xiàn)在的FPGA，不單單是有前面講的那三塊，還有很多專用的硬件功能單元，如何利用好這些單元實(shí)現(xiàn)復(fù)雜的邏輯電路設(shè)計(jì)，是從菜鳥(niǎo)邁向高手的路上必須要克服的障礙。而這一切，還是必須先從了解FPGA內(nèi)部邏輯及其工作原理起。

2、錯(cuò)誤理解HDL語(yǔ)言，怎么看都看不出硬件結(jié)構(gòu)。

HDL語(yǔ)言的英語(yǔ)全稱是：Hardware Description Language，注意這個(gè)單詞Description，而不是Design。老外為什么要用Description這個(gè)詞而不是Design呢？因?yàn)镠DL確實(shí)不是用來(lái)設(shè)計(jì)硬件的，而僅僅是用來(lái)描述硬件的。描述這個(gè)詞精確地反映了HDL語(yǔ)言的本質(zhì)，HDL語(yǔ)言不過(guò)是已知硬件電路的文本表現(xiàn)形式而已，只是將以后的電路用文本的形式描述出來(lái)而已。而在編寫(xiě)語(yǔ)言之前，硬件電路應(yīng)該已經(jīng)被設(shè)計(jì)出來(lái)了。語(yǔ)言只不過(guò)是將這種設(shè)計(jì)轉(zhuǎn)化為文字表達(dá)形式而已。但是很多人就不理解了，既然硬件都已經(jīng)被設(shè)計(jì)出來(lái)了，直接拿去制作

部就完了，為什么還要轉(zhuǎn)化為文字表達(dá)形式再通過(guò)EDA工具這些麻煩的流程呢？其實(shí)這就是很多菜鳥(niǎo)沒(méi)有了解設(shè)計(jì)的抽象層次的問(wèn)題，任何設(shè)計(jì)包括什么服裝、機(jī)械、廣告設(shè)計(jì)都有一個(gè)抽象層次的問(wèn)題。就拿廣告設(shè)計(jì)來(lái)說(shuō)吧，最初的設(shè)計(jì)也許就是一個(gè)概念，設(shè)計(jì)出這個(gè)概念也是就是一個(gè)點(diǎn)子而已，離最終拍成廣告還差得很遠(yuǎn)。硬件設(shè)計(jì)也是有不同的抽象層次，每一個(gè)層次都需要設(shè)計(jì)。最高的抽象層次為算法級(jí)、然后依次是體系結(jié)構(gòu)級(jí)、寄存器傳輸級(jí)、門級(jí)、物理版圖級(jí)。使用HDL的好處在于我們已經(jīng)設(shè)計(jì)好了一個(gè)寄存器傳輸級(jí)的電路，那么用HDL描述以后轉(zhuǎn)化為文本的形式，剩下的向更低層次的轉(zhuǎn)換就可以讓EDA工具去做了，這就大大的降低了工作量。這就是可綜合的概念，也就是說(shuō)在對(duì)這一抽象層次上硬件單元進(jìn)行描述可以被EDA工具理解并轉(zhuǎn)化為底層的門級(jí)電路或其他結(jié)構(gòu)的電路。在FPGA設(shè)計(jì)中，就是在將這以抽象層級(jí)的意見(jiàn)描述成HDL語(yǔ)言，就可以通過(guò)FPGA開(kāi)發(fā)軟件轉(zhuǎn)化為問(wèn)題1中所述的FPGA內(nèi)部邏輯功能實(shí)現(xiàn)形式。HDL也可以描述更高的抽象層級(jí)如算法級(jí)或者是體系結(jié)構(gòu)級(jí)，但目前受限于EDA軟件的發(fā)展，EDA軟件還無(wú)法理解這么高的抽象層次，所以HDL描述這樣抽象層級(jí)是無(wú)法被轉(zhuǎn)化為較低的抽象層級(jí)的，這也就是所謂的不可綜合。所以在閱讀或編寫(xiě)HDL語(yǔ)言，尤其是可綜合的HDL，不應(yīng)該看到的是語(yǔ)言本身，而是要看到語(yǔ)言背后所對(duì)應(yīng)的硬件電路結(jié)構(gòu)。如果看到的HDL始終是一條條的代碼，那么這種人永遠(yuǎn)擺脫不了菜鳥(niǎo)的宿命。假如哪一天看到的代碼不再是一行行的代碼而是一塊一塊的硬件模塊，那么恭喜脫離了菜鳥(niǎo)的級(jí)別，進(jìn)入不那么菜的鳥(niǎo)級(jí)別。

3、FPGA本身不算什么，一切皆在FPGA之外這一點(diǎn)恐怕也是很多學(xué)FPGA的菜鳥(niǎo)最難理解的地方。

FPGA是給誰(shuí)用的？很多學(xué)校解釋為給學(xué)微電子專業(yè)或者集成電路設(shè)計(jì)專業(yè)的學(xué)生用的，其實(shí)這不過(guò)是很多學(xué)校受資金限制，買不起專業(yè)的集成電路設(shè)計(jì)工具而用FPGA工具替代而已。其實(shí)FPGA是給設(shè)計(jì)電子系統(tǒng)的工程師使用的。這些工程師通常是使用已有的芯片搭配在一起完成一個(gè)電子設(shè)備，如基站、機(jī)頂盒、視頻監(jiān)控設(shè)備等。當(dāng)現(xiàn)有芯片無(wú)法滿足系統(tǒng)的需求時(shí)，就需要用FPGA來(lái)快速的定義一個(gè)能用的芯片。前面說(shuō)了，F(xiàn)PGA里面無(wú)法就是一些“真值表”、觸發(fā)器、各種連線以及一些硬件資源，電子系統(tǒng)工程師使用FPGA進(jìn)行設(shè)計(jì)時(shí)無(wú)非就是考慮如何將這些以后資源組合起來(lái)實(shí)現(xiàn)一定的邏輯功能而已，而不必像IC設(shè)計(jì)工程師那樣一直要關(guān)注到最后芯片是不是能夠被制造出來(lái)。本質(zhì)上和利用現(xiàn)有芯片組合成不同的電子系統(tǒng)沒(méi)有區(qū)別，只是需要關(guān)注更底層的資源而已。要想把FPGA用起來(lái)還是簡(jiǎn)單的，因?yàn)闊o(wú)非就是那些資源，在理解了前面兩點(diǎn)再搞個(gè)實(shí)驗(yàn)板，跑跑實(shí)驗(yàn)，做點(diǎn)簡(jiǎn)單的東西是可以的。而真正要把FPGA用好，那光懂點(diǎn)FPGA知識(shí)就遠(yuǎn)遠(yuǎn)不夠了。因?yàn)樽罱K要讓FPGA里面的資源如何組合，實(shí)現(xiàn)何種功能才能滿足系統(tǒng)的需要，那就需要懂得更多更廣泛的知識(shí)。

目前FPGA的應(yīng)用主要是三個(gè)方向：

第一個(gè)方向，也是傳統(tǒng)方向主要用于通信設(shè)備的高速接口電路設(shè)計(jì)，這一方向主要是用FPGA處理高速接口的協(xié)議，并完成高速的數(shù)據(jù)收發(fā)和交換。這類應(yīng)用通常要求采用具備高速收發(fā)接口的FPGA，同時(shí)要求設(shè)計(jì)者懂得高速接口電路設(shè)計(jì)和高速數(shù)字電路板級(jí)設(shè)計(jì)，具備EMC/EMI設(shè)計(jì)知識(shí)，以及較好的模擬電路基礎(chǔ)，需要解決在高速收發(fā)過(guò)程中產(chǎn)生的信號(hào)完整性問(wèn)題。FPGA最初以及到目前最廣的應(yīng)用就是在通信領(lǐng)域，一方面通信領(lǐng)域需要高速的通信協(xié)議處理方式，另一方面通信協(xié)議隨時(shí)在修改，非常不適合做成專門的芯片。因此能夠靈活改變功能的FPGA就成為首選。到目前為止FPGA的一半以上的應(yīng)用也是在通信行業(yè)。

第二個(gè)方向，可以稱為數(shù)字信號(hào)處理方向或者數(shù)學(xué)計(jì)算方向，因?yàn)楹艽蟪潭壬线@一方向已經(jīng)大大超出了信號(hào)處理的范疇。例如早就在2006年就聽(tīng)說(shuō)老美將FPGA用于金融數(shù)據(jù)分析，后來(lái)又見(jiàn)到有將FPGA用于醫(yī)學(xué)數(shù)據(jù)分析的案例。在這一方向要求FPGA設(shè)計(jì)者有一定的數(shù)學(xué)功底，能夠理解并改進(jìn)較為復(fù)雜的數(shù)學(xué)算法，并利用FPGA內(nèi)部的各種資源使之能夠變?yōu)閷?shí)際的運(yùn)算電路。目前真正投入實(shí)用的還是在通信領(lǐng)域的無(wú)線信號(hào)處理、信道編解碼以及圖像信號(hào)處理等領(lǐng)域，其它領(lǐng)域的研究正在開(kāi)展中，之所以沒(méi)有大量實(shí)用的主要原因還是因?yàn)閷W(xué)金融的、學(xué)醫(yī)學(xué)的不了解這玩意。不過(guò)最近發(fā)現(xiàn)歐美有很多電子工程、計(jì)算機(jī)類的博士轉(zhuǎn)入到金融行業(yè)，開(kāi)展金融信號(hào)處理，相信隨著轉(zhuǎn)入的人增加，F(xiàn)PGA在其它領(lǐng)域的數(shù)學(xué)計(jì)算功能會(huì)更好的發(fā)揮出來(lái)，而我也有意做一些這些方面的研究。不過(guò)國(guó)內(nèi)學(xué)金融的、學(xué)醫(yī)的恐怕連數(shù)學(xué)都很少用到，就不用說(shuō)用FPGA來(lái)幫助他們完成數(shù)學(xué)_運(yùn)算了，這個(gè)問(wèn)題只有再議了。

第三個(gè)方向，就是所謂的SOPC方向，其實(shí)嚴(yán)格意義上來(lái)說(shuō)這個(gè)已經(jīng)在FPGA設(shè)計(jì)的范疇之外，只不過(guò)是利用FPGA這個(gè)平臺(tái)搭建的一個(gè)嵌入式系統(tǒng)的底層硬件環(huán)境，然后設(shè)計(jì)者主要是在上面進(jìn)行嵌入式軟件開(kāi)發(fā)而已。設(shè)計(jì)對(duì)于FPGA本身來(lái)說(shuō)是相當(dāng)少的。但如果涉及到需要在FPGA做專門的算法加速，實(shí)際上需要用到第二個(gè)方向的知識(shí)，而如果需要設(shè)計(jì)專用的接口電路則需要用到第一個(gè)方向的知識(shí)。

就目前SOPC方向發(fā)展其實(shí)遠(yuǎn)不如第一和第二個(gè)方向，其主要原因是因?yàn)镾OPC以FPGA為主，或者是在FPGA內(nèi)部的資源實(shí)現(xiàn)一個(gè)“軟”的處理器，或者是在FPGA內(nèi)部嵌入一個(gè)處理器核。但大多數(shù)的嵌入式設(shè)計(jì)卻是以軟件為核心，以現(xiàn)有的硬件發(fā)展情況來(lái)看，多數(shù)情況下的接口都已經(jīng)標(biāo)準(zhǔn)化，并不需要那么大的FPGA邏輯資源去設(shè)計(jì)太過(guò)復(fù)雜的接口。而且就目前看來(lái)SOPC相關(guān)的開(kāi)發(fā)工具還非常的不完善，以ARM為代表的各類嵌入式處理器開(kāi)發(fā)工具早已深入人心，大多數(shù)以ARM為核心的SOC芯片提供了大多數(shù)標(biāo)準(zhǔn)的接口，大量成系列的單片機(jī)/嵌入式處理器提供了相關(guān)行業(yè)所需要的硬件加速電路，需要專門定制硬件場(chǎng)合確實(shí)很少。通常是在一些特種行業(yè)才會(huì)在這方面有非常迫切的需求。即使目前Xilinx將ARM的硬核加入到FPGA里面，相信目前的情況不會(huì)有太大改觀，不要忘了很多老掉牙的8位單片機(jī)還在嵌入式領(lǐng)域混呢，嵌入式主要不是靠硬件的差異而更多的是靠軟件的差異來(lái)體現(xiàn)價(jià)值的。我曾經(jīng)看好的是cypress的Psoc這一想法。和SOPC系列不同，Psoc的思想是在SOC芯片里面去嵌入那么一小塊FPGA，那這樣其實(shí)可以滿足嵌入式的那些微小的硬件接口差異，比如某個(gè)運(yùn)用需要4個(gè)USB，而通常的處理器不會(huì)提供那么多，就可以用這么一塊FPGA來(lái)提供多的USB接口。而另一種運(yùn)用需要6個(gè)UART，也可以用同樣的方法完成。對(duì)于嵌入式設(shè)計(jì)公司來(lái)說(shuō)他們只需要備貨一種芯片，就可以滿足這些設(shè)計(jì)中各種微小的差異變化。其主要的差異化仍然是通過(guò)軟件來(lái)完成。但目前cypress過(guò)于封閉，如果其采用ARM作為處理器內(nèi)核，借助其完整的工具鏈。同時(shí)開(kāi)放IP合作，讓大量的第三方為它提供IP設(shè)計(jì)，其實(shí)是很有希望的。但目前cypress的日子怕不太好過(guò)，Psoc的思想也不知道何時(shí)能夠發(fā)光。

4、數(shù)字邏輯知識(shí)是根本。

無(wú)論是FPGA的哪個(gè)方向，都離不開(kāi)數(shù)字邏輯知識(shí)的支撐。FPGA說(shuō)白了是一種實(shí)現(xiàn)數(shù)

字邏輯的方式而已。如果連最基本的數(shù)字邏輯的知識(shí)都有問(wèn)題，學(xué)習(xí)FPGA的愿望只是空中樓閣而已。而這，恰恰是很多菜鳥(niǎo)最不愿意去面對(duì)的問(wèn)題。數(shù)字邏輯是任何電子電氣類專業(yè)的專業(yè)基礎(chǔ)知識(shí)，也是必須要學(xué)好的一門課。很多人無(wú)非是學(xué)習(xí)了，考個(gè)試，完了。如果不能將數(shù)字邏輯知識(shí)爛熟于心，養(yǎng)成良好的設(shè)計(jì)習(xí)慣，學(xué)FPGA到最后仍然是霧里看花水中望月，始終是一場(chǎng)空的。以上四條只是我目前總結(jié)菜鳥(niǎo)們?cè)趯W(xué)習(xí)FPGA時(shí)所最容易跑偏的地方，F(xiàn)PGA的學(xué)習(xí)其實(shí)就像學(xué)習(xí)圍棋一樣，學(xué)會(huì)如何在棋盤(pán)上落子很容易，成為一位高手卻是難上加難。

第四篇：FPGA學(xué)習(xí)概述

FPGA學(xué)習(xí)

我常年擔(dān)任多個(gè)有關(guān)FPGA學(xué)習(xí)研討的QQ群管理員，長(zhǎng)期以來(lái)很多新入群的菜鳥(niǎo)們總是在重復(fù)的問(wèn)一些非常簡(jiǎn)單但是又讓新手困惑不解的問(wèn)題。作為管理員經(jīng)常要給這些菜鳥(niǎo)們普及基礎(chǔ)知識(shí)，但是非常不幸的是很多菜鳥(niǎo)懷著一種浮躁的心態(tài)來(lái)學(xué)習(xí)FPGA，總是急于求成。再加上國(guó)內(nèi)大量有關(guān)FPGA的垃圾教材的誤導(dǎo)，所以很多菜鳥(niǎo)始終無(wú)法入門。

為什么大量的人會(huì)覺(jué)得FPGA難學(xué)？作為著名FPGA提供商Altera授權(quán)的金牌培訓(xùn)師，本管理員決心開(kāi)貼來(lái)詳細(xì)講一下菜鳥(niǎo)覺(jué)得FPGA難學(xué)的幾大原因。

1、不熟悉FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。

FPGA為什么是可以編程的？恐怕很多菜鳥(niǎo)不知道，他們也不想知道。因?yàn)樗麄冇X(jué)得這是無(wú)關(guān)緊要的。他們潛意識(shí)的認(rèn)為可編程嘛，肯定就是像寫(xiě)軟件一樣啦。軟件編程的思想根深蒂固，看到Verilog或者VHDL就像看到C語(yǔ)言或者其它軟件編程語(yǔ)言一樣。一條條的讀，一條條的分析。如果這些菜鳥(niǎo)們始終拒絕去了解為什么FPGA是可以編程的，不去了解FPGA的內(nèi)部結(jié)構(gòu)，要想學(xué)會(huì)FPGA恐怕是天方夜譚。雖然現(xiàn)在EDA軟件已經(jīng)非常先進(jìn)，像寫(xiě)軟件那樣照貓畫(huà)虎也能綜合出點(diǎn)東西，但也許只有天知道EDA軟件最后綜合出來(lái)的到底是什么。也許點(diǎn)個(gè)燈，跑個(gè)馬還行。這樣就是為什么很多菜鳥(niǎo)學(xué)了N久以后依然是一個(gè)菜鳥(niǎo)的原因。

那么FPGA為什么是可以“編程”的呢？首先來(lái)了解一下什么叫“程”。啟示“程”只不過(guò)是一堆具有一定含義的01編碼而已。編程，其實(shí)就是編寫(xiě)這些01編碼。只不過(guò)我們現(xiàn)在有了很多開(kāi)發(fā)工具，通常都不是直接編寫(xiě)這些01編碼，而是以高級(jí)語(yǔ)言的形式來(lái)編寫(xiě)，最后由開(kāi)發(fā)工具轉(zhuǎn)換為這種01編碼而已。對(duì)于軟件編程而言，處理器會(huì)有一個(gè)專門的譯碼電路逐條把這些01編碼翻譯為各種控制信號(hào)，然后控制其內(nèi)部的電路完成一個(gè)個(gè)的運(yùn)算或者是其它操作。所以軟件是一條一條的讀，因?yàn)檐浖牟僮魇且徊揭徊酵瓿傻摹?/p>

而FPGA得可編程，本質(zhì)也是依靠這些01編碼實(shí)現(xiàn)其功能的改變，但不同的是FPGA之所以可以完成不同的功能，不是依靠像軟件那樣將01編碼翻譯出來(lái)再去控制一個(gè)運(yùn)算電路，F(xiàn)PGA里面沒(méi)有這些東西。FPGA內(nèi)部主要三塊：可編程的邏輯單元、可編程的連線和可編程的IO模塊?？删幊痰倪壿媶卧鞘裁?？其基本結(jié)構(gòu)某種存儲(chǔ)器（SRAM、FLASH等）制成的4輸入或6輸入1輸出地“真值表”

加上一個(gè)D觸發(fā)器構(gòu)成。任何一個(gè)4輸入1輸出組合邏輯電路，都有一張對(duì)應(yīng)的“真值表”，同樣的如果用這么一個(gè)存儲(chǔ)器制成的4輸入1輸出地“真值表”，只需要修改其“真值表”內(nèi)部值就可以等效出任意4輸入1輸出的組合邏輯。這些“真值表”內(nèi)部值是什么？就是那些01編碼而已。如果要實(shí)現(xiàn)時(shí)序邏輯電路怎么辦？這不又D觸發(fā)器嘛，任何的時(shí)序邏輯都可以轉(zhuǎn)換為組合邏輯+D觸發(fā)器來(lái)完成。但這畢竟只實(shí)現(xiàn)了4輸入1輸出的邏輯電路而已，通常邏輯電路的規(guī)模那是相當(dāng)?shù)拇笈丁Ｄ窃趺崔k呢？這個(gè)時(shí)候就需要用到可編程連線了。在這些連線上有很多用存儲(chǔ)器控制的鏈接點(diǎn)，通過(guò)改寫(xiě)對(duì)應(yīng)存儲(chǔ)器的值就可以確定哪些線是連上的而哪些線是斷開(kāi)的。者就可以把很多可編程邏輯單元組合起來(lái)形成大型的邏輯電路。最后就是可編程的IO，這其實(shí)是FPGA作為芯片級(jí)使用必須要注意的。任何芯片都必然有輸入引腳和輸出引腳。有可編程的IO可以任意的定義某個(gè)非專用引腳（FPGA中有專門的非用戶可使用的測(cè)試、下載用引腳）為輸入還是輸出，還可以對(duì)IO的電平標(biāo)準(zhǔn)進(jìn)行設(shè)置。

總歸一句話，F(xiàn)PGA之所以可編程是因?yàn)榭梢酝ㄟ^(guò)特殊的01代碼制作成一張張“真值表”，并將這些“真值表”組合起來(lái)以實(shí)現(xiàn)大規(guī)模的邏輯功能。不了解FPGA內(nèi)部結(jié)構(gòu)，就不能明白最終代碼如何變到FPGA里面去的。也就無(wú)法深入的了解如何能夠充分運(yùn)用FPGA?，F(xiàn)在的FPGA，不單單是有前面講的那三塊，還有很多專用的硬件功能單元，如何利用好這些單元實(shí)現(xiàn)復(fù)雜的邏輯電路設(shè)計(jì)，是從菜鳥(niǎo)邁向高手的路上必須要克服的障礙。而這一切，還是必須先從了解FPGA內(nèi)部邏輯及其工作原理做起。

2、錯(cuò)誤理解HDL語(yǔ)言，怎么看都看不出硬件結(jié)構(gòu)。

HDL語(yǔ)言的英語(yǔ)全稱是：Hardware Description Language，注意這個(gè)單詞Description，而不是Design。老外為什么要用Description這個(gè)詞而不是Design呢？因?yàn)镠DL確實(shí)不是用用來(lái)設(shè)計(jì)硬件的，而僅僅是用來(lái)描述硬件的。描述這個(gè)詞精確地反映了HDL語(yǔ)言的本質(zhì)，HDL語(yǔ)言不過(guò)是已知硬件電路的文本表現(xiàn)形式而已，只是將以后的電路用文本的形式描述出來(lái)而已。而在編寫(xiě)語(yǔ)言之前，硬件電路應(yīng)該已經(jīng)被設(shè)計(jì)出來(lái)了。語(yǔ)言只不過(guò)是將這種設(shè)計(jì)轉(zhuǎn)化為文字表達(dá)形式而已。但是很多人就不理解了，既然硬件都已經(jīng)被設(shè)計(jì)出來(lái)了，直接拿去制作部就完了，為什么還要轉(zhuǎn)化為文字表達(dá)形式再通過(guò)EDA工具這些麻煩的流程呢？其實(shí)這就

是很多菜鳥(niǎo)沒(méi)有了解設(shè)計(jì)的抽象層次的問(wèn)題，任何設(shè)計(jì)包括什么服裝、機(jī)械、廣告設(shè)計(jì)都有一個(gè)抽象層次的問(wèn)題。就拿廣告設(shè)計(jì)來(lái)說(shuō)吧，最初的設(shè)計(jì)也許就是一個(gè)概念，設(shè)計(jì)出這個(gè)概念也是就是一個(gè)點(diǎn)子而已，離最終拍成廣告還差得很遠(yuǎn)。

硬件設(shè)計(jì)也是有不同的抽象層次，沒(méi)一個(gè)層次都需要設(shè)計(jì)。最高的抽象層次為算法級(jí)、然后依次是體系結(jié)構(gòu)級(jí)、寄存器傳輸級(jí)、門級(jí)、物理版圖級(jí)。使用HDL的好處在于我們已經(jīng)設(shè)計(jì)好了一個(gè)寄存器傳輸級(jí)的電路，那么用HDL描述以后轉(zhuǎn)化為文本的形式，剩下的向更低層次的轉(zhuǎn)換就可以讓EDA工具去做了，者就大大的降低了工作量。這就是可綜合的概念，也就是說(shuō)在對(duì)這一抽象層次上硬件單元進(jìn)行描述可以被EDA工具理解并轉(zhuǎn)化為底層的門級(jí)電路或其他結(jié)構(gòu)的電路。在FPGA設(shè)計(jì)中，就是在將這以抽象層級(jí)的意見(jiàn)描述成HDL語(yǔ)言，就可以通過(guò)FPGA開(kāi)發(fā)軟件轉(zhuǎn)化為問(wèn)題1中所述的FPGA內(nèi)部邏輯功能實(shí)現(xiàn)形式。HDL也可以描述更高的抽象層級(jí)如算法級(jí)或者是體系結(jié)構(gòu)級(jí)，但目前受限于EDA軟件的發(fā)展，EDA軟件還無(wú)法理解這么高的抽象層次，所以HDL描述這樣抽象層級(jí)是無(wú)法被轉(zhuǎn)化為較低的抽象層級(jí)的，這也就是所謂的不可綜合。

所以在閱讀或編寫(xiě)HDL語(yǔ)言，尤其是可綜合的HDL，不應(yīng)該看到的是語(yǔ)言本身，而是要看到語(yǔ)言背后所對(duì)應(yīng)的硬件電路結(jié)構(gòu)。如果看到的HDL始終是一條條的代碼，那么這種人永遠(yuǎn)擺脫不了菜鳥(niǎo)的宿命。假如哪一天看到的代碼不再是一行行的代碼而是一塊一塊的硬件模塊，那么恭喜脫離了菜鳥(niǎo)的級(jí)別，進(jìn)入不那么菜的鳥(niǎo)級(jí)別。

3、FPGA本身不算什么，一切皆在FPGA之外

這一點(diǎn)恐怕也是很多學(xué)FPGA的菜鳥(niǎo)最難理解的地方。FPGA是給誰(shuí)用的？很多學(xué)校解釋為給學(xué)微電子專業(yè)或者集成電路設(shè)計(jì)專業(yè)的學(xué)生用的，其實(shí)這不過(guò)是很多學(xué)校受資金限制，賣不起專業(yè)的集成電路設(shè)計(jì)工具而用FPGA工具替代而已。其實(shí)FPGA是給設(shè)計(jì)電子系統(tǒng)的工程師使用的。這些工程師通常是使用已有的芯片搭配在一起完成一個(gè)電子設(shè)備，如基站、機(jī)頂盒、視頻監(jiān)控設(shè)備等。當(dāng)現(xiàn)有芯片無(wú)法滿足系統(tǒng)的需求時(shí)，就需要用FPGA來(lái)快速的定義一個(gè)能用的芯片。前面說(shuō)了，F(xiàn)PGA里面無(wú)法就是一些“真值表”、觸發(fā)器、各種連線以及一些硬件資源，電子系統(tǒng)工程師使用FPGA進(jìn)行設(shè)計(jì)時(shí)無(wú)非就是考慮如何將這些以后資源組合起來(lái)實(shí)現(xiàn)一定的邏輯功能而已，而不必像IC設(shè)計(jì)工程師那樣一直要關(guān)注到最

后芯片是不是能夠被制造出來(lái)。本質(zhì)上和利用現(xiàn)有芯片組合成不同的電子系統(tǒng)沒(méi)有區(qū)別，只是需要關(guān)注更底層的資源而已。

要想把FPGA用起來(lái)還是簡(jiǎn)單的，因?yàn)闊o(wú)法就是那些資源，在理解了前面兩點(diǎn)再搞個(gè)實(shí)驗(yàn)板，跑跑實(shí)驗(yàn)，做點(diǎn)簡(jiǎn)單的東西是可以的。而真正要把FPGA用好，那光懂點(diǎn)FPGA知識(shí)就遠(yuǎn)遠(yuǎn)不夠了。因?yàn)樽罱K要讓FPGA里面的資源如何組合，實(shí)現(xiàn)何種功能才能滿足系統(tǒng)的需要，那就需要懂得更多更廣泛的知識(shí)。

目前FPGA的應(yīng)用主要是三個(gè)方向：第一個(gè)方向，也是傳統(tǒng)方向主要用于通信設(shè)備的高速接口電路設(shè)計(jì)，這一方向主要是用FPGA處理高速接口的協(xié)議，并完成高速的數(shù)據(jù)收發(fā)和交換。這類應(yīng)用通常要求采用具備高速收發(fā)接口的FPGA，同時(shí)要求設(shè)計(jì)者懂得高速接口電路設(shè)計(jì)和高速數(shù)字電路板級(jí)設(shè)計(jì)，具備EMC/EMI設(shè)計(jì)知識(shí)，以及較好的模擬電路基礎(chǔ)，需要解決在高速收發(fā)過(guò)程中產(chǎn)生的信號(hào)完整性問(wèn)題。FPGA最初以及到目前最廣的應(yīng)用就是在通信領(lǐng)域，一方面通信領(lǐng)域需要高速的通信協(xié)議處理方式，另一方面通信協(xié)議隨時(shí)在修改，非常不適合做成專門的芯片。因此能夠靈活改變功能的FPGA就成為首選。到目前為止FPGA的一半以上的應(yīng)用也是在通信行業(yè)。

第二個(gè)方向，可以稱為數(shù)字信號(hào)處理方向或者數(shù)學(xué)計(jì)算方向，因?yàn)楹艽蟪潭壬线@一方向已經(jīng)大大超出了信號(hào)處理的范疇。例如早就在2006年就聽(tīng)說(shuō)老美將FPGA用于金融數(shù)據(jù)分析，后來(lái)又見(jiàn)到有將FPGA用于醫(yī)學(xué)數(shù)據(jù)分析的案例。在這一方向要求FPGA設(shè)計(jì)者有一定的數(shù)學(xué)功底，能夠理解并改進(jìn)較為復(fù)雜的數(shù)學(xué)算法，并利用FPGA內(nèi)部的各種資源使之能夠變?yōu)閷?shí)際的運(yùn)算電路。目前真正投入實(shí)用的還是在通信領(lǐng)域的無(wú)線信號(hào)處理、信道編解碼以及圖像信號(hào)處理等領(lǐng)域，其它領(lǐng)域的研究正在開(kāi)展中，之所以沒(méi)有大量實(shí)用的主要原因還是因?yàn)閷W(xué)金融的、學(xué)醫(yī)學(xué)的不了解這玩意。不過(guò)最近發(fā)現(xiàn)歐美有很多電子工程、計(jì)算機(jī)類的博士轉(zhuǎn)入到金融行業(yè)，開(kāi)展金融信號(hào)處理，相信隨著轉(zhuǎn)入的人增加，F(xiàn)PGA在其它領(lǐng)域的數(shù)學(xué)計(jì)算功能會(huì)更好的發(fā)揮出來(lái)，而我也有意做一些這些方面的研究。不過(guò)國(guó)內(nèi)學(xué)金融的、學(xué)醫(yī)的恐怕連數(shù)學(xué)都很少用到，就不用說(shuō)用FPGA來(lái)幫助他們完成數(shù)學(xué)運(yùn)算了，這個(gè)問(wèn)題只有再議了。

第三個(gè)方向就是所謂的SOPC方向，其實(shí)嚴(yán)格意義上來(lái)說(shuō)這個(gè)已經(jīng)在FPGA設(shè)計(jì)的范疇之內(nèi)，只不過(guò)是利用FPGA這個(gè)平臺(tái)搭建的一個(gè)嵌入式系統(tǒng)的底層硬

件環(huán)境，然后設(shè)計(jì)者主要是在上面進(jìn)行嵌入式軟件開(kāi)發(fā)而已。設(shè)計(jì)對(duì)于FPGA本身的設(shè)計(jì)時(shí)相當(dāng)少的。但如果涉及到需要在FPGA做專門的算法加速，實(shí)際上需要用到第二個(gè)方向的知識(shí)，而如果需要設(shè)計(jì)專用的接口電路則需要用到第一個(gè)方向的知識(shí)。就目前SOPC方向發(fā)展其實(shí)遠(yuǎn)不如第一和第二個(gè)方向，其主要原因是因?yàn)镾OPC以FPGA為主，或者是在FPGA內(nèi)部的資源實(shí)現(xiàn)一個(gè)“軟”的處理器，或者是在FPGA內(nèi)部嵌入一個(gè)處理器核。但大多數(shù)的嵌入式設(shè)計(jì)卻是以軟件為核心，以現(xiàn)有的硬件發(fā)展情況來(lái)看，多數(shù)情況下的接口都已經(jīng)標(biāo)準(zhǔn)化，并不需要那么大的FPGA邏輯資源去設(shè)計(jì)太過(guò)復(fù)雜的接口。而且就目前看來(lái)SOPC相關(guān)的開(kāi)發(fā)工具還非常的不完善，以ARM為代表的各類嵌入式處理器開(kāi)發(fā)工具卻早已深入人心，大多數(shù)以ARM為核心的SOC芯片提供了大多數(shù)標(biāo)準(zhǔn)的接口，大量成系列的單片機(jī)/嵌入式處理器提供了相關(guān)行業(yè)所需要的硬件加速電路，需要專門定制硬件場(chǎng)合確實(shí)很少。通常是在一些特種行業(yè)才會(huì)在這方面有非常迫切的需求。即使目前Xilinx將ARM的硬核加入到FPGA里面，相信目前的情況不會(huì)有太大改觀，不要忘了很多老掉牙的8位單片機(jī)還在嵌入式領(lǐng)域混呢，嵌入式主要不是靠硬件的差異而更多的是靠軟件的差異來(lái)體現(xiàn)價(jià)值的。我曾經(jīng)看好的是cypress的Psoc這一想法。和SOPC系列不同，Psoc的思想史載SOC芯片里面去嵌入那么一小塊FPGA，那這樣其實(shí)可以滿足嵌入式的那些微小的硬件接口差異，比如某個(gè)運(yùn)用需要4個(gè)USB，而通常的處理器不會(huì)提供那么多，就可以用這么一塊FPGA來(lái)提供多的USB接口。而另一種運(yùn)用需要6個(gè)UART，也可以用同樣的方法完成。對(duì)于嵌入式設(shè)計(jì)公司來(lái)說(shuō)他們只需要備貨一種芯片，就可以滿足這些設(shè)計(jì)中各種微小的差異變化。其主要的差異化仍然是通過(guò)軟件來(lái)完成。但目前cypress過(guò)于封閉，如果其采用ARM作為處理器內(nèi)核，借助其完整的工具鏈。同時(shí)開(kāi)放IP合作，讓大量的第三方為它提供IP設(shè)計(jì)，其實(shí)是很有希望的。但目前cypress的日子怕不太好過(guò)，Psoc的思想也不知道何時(shí)能夠發(fā)光。

4、數(shù)字邏輯知識(shí)是根本。

無(wú)論是FPGA的哪個(gè)方向，都離不開(kāi)數(shù)字邏輯知識(shí)的支撐。FPGA說(shuō)白了是一種實(shí)現(xiàn)數(shù)字邏輯的方式而已。如果連最基本的數(shù)字邏輯的知識(shí)都有問(wèn)題，學(xué)習(xí)FPGA的愿望只是空中樓閣而已。而這，恰恰是很多菜鳥(niǎo)最不愿意去面對(duì)的問(wèn)題。數(shù)字邏輯是任何電子電氣類專業(yè)的專業(yè)基礎(chǔ)知識(shí)，也是必須要學(xué)好的一門課。很

多人無(wú)非是學(xué)習(xí)了，考個(gè)試，完了。如果不能將數(shù)字邏輯知識(shí)爛熟于心，養(yǎng)成良好的設(shè)計(jì)習(xí)慣，學(xué)FPGA到最后仍然是霧里看花水中望月，始終是一場(chǎng)空的。

以上四條只是我目前總結(jié)菜鳥(niǎo)們?cè)趯W(xué)習(xí)FPGA時(shí)所最容易跑偏的地方，F(xiàn)PGA的學(xué)習(xí)其實(shí)就像學(xué)習(xí)圍棋一樣，學(xué)會(huì)如何在棋盤(pán)上落子很容易，成為一位高手卻是難上加難。要真成為李昌鎬那樣的神一般的選手，除了靠刻苦專研，恐怕還確實(shí)得要一點(diǎn)天賦。

第五篇：如何學(xué)習(xí)fpga

如何學(xué)習(xí)FPGA

關(guān)鍵詞：工作人員, 硬件, 設(shè)計(jì), FPGA

掌握FPGA可以找到一份很好的工作，對(duì)于有經(jīng)驗(yàn)的工作人員，使用FPGA可以讓設(shè)計(jì)變得非常有靈活性。掌握了FPGA設(shè)計(jì)，單板硬件設(shè)計(jì)就非常容易(不是系統(tǒng)設(shè)計(jì))，特別是上大學(xué)時(shí)如同天書(shū)的邏輯時(shí)序圖，看起來(lái)就非常親切。但FPGA入門卻有一定難度，因?yàn)樗幌褴浖O(shè)計(jì)，只要有一臺(tái)計(jì)算機(jī)，幾乎就可以完成所有的設(shè)計(jì)。FPGA設(shè)計(jì)與硬件直接相關(guān)，需要實(shí)實(shí)在在的調(diào)試儀器，譬如示波器等。這些硬件設(shè)備一般比較昂貴，這就造成一定的入門門檻，新人在入門時(shí)遇到一點(diǎn)問(wèn)題或者困難，由于沒(méi)有調(diào)試設(shè)備，無(wú)法定位問(wèn)題，最后可能就會(huì)放棄。其實(shí)這時(shí)如果有人稍微指點(diǎn)一下，這個(gè)門檻很容易就過(guò)去。我用FPGA做設(shè)計(jì)很多年了，遠(yuǎn)達(dá)不到精通的境界，只是熟悉使用，在這里把我對(duì)FPGA學(xué)習(xí)步驟理解寫(xiě)出來(lái)，僅是作為一個(gè)參考，不對(duì)的地方，歡迎大家討論和指正。

FPGA學(xué)習(xí)步驟

1、工欲善其事，必先利其器。

計(jì)算機(jī)必不可少。目前FPGA應(yīng)用較多的是Altera和xilinx這兩個(gè)公司，可以選擇安裝quartusII或者ISE軟件。這是必備的軟件環(huán)境。

硬件環(huán)境還需要下載器、目標(biāo)板。雖然有人說(shuō)沒(méi)有下載器和目標(biāo)板也可學(xué)習(xí)fpga，但那總是紙上談兵。這就像談女朋友，總是嘴上說(shuō)說(shuō)，通個(gè)電話，連個(gè)手都沒(méi)牽，能說(shuō)人家是你朋友?雖說(shuō)搭建硬件環(huán)境需要花費(fèi)，但想想，硬件環(huán)境至多幾百元錢，你要真的掌握FPGA的設(shè)計(jì)，起薪比別人都不止高出這么多。這點(diǎn)花費(fèi)算什么?

FPGA學(xué)習(xí)步驟

2、熟悉verilog語(yǔ)言或者vhdl語(yǔ)言，熟練使用quartusII或者ISE軟件。

VHDL和verilog各有優(yōu)點(diǎn)，選擇一個(gè)，建議選擇verilog。熟練使用設(shè)計(jì)軟件，知道怎樣編譯、仿真、下載等過(guò)程。

起步階段不希望報(bào)一些培訓(xùn)班，除非你有錢，或者運(yùn)氣好，碰到一個(gè)水平高、又想把自己的經(jīng)驗(yàn)和別人共享的培訓(xùn)老師，不然的話，培訓(xùn)完后總會(huì)感覺(jué)自己是一個(gè)冤大頭。入門階段可以在利用網(wǎng)絡(luò)資源完成。

FPGA學(xué)習(xí)步驟

3、設(shè)計(jì)一個(gè)小代碼，下載到目標(biāo)板看看結(jié)果

此時(shí)可以設(shè)計(jì)一個(gè)最簡(jiǎn)答的程序，譬如點(diǎn)燈。如果燈在閃爍了，表示基本入門了。如果此時(shí)能夠下載到FPGA外掛的flash，F(xiàn)PGA程序能夠從flash啟動(dòng),表明FPGA的最簡(jiǎn)單設(shè)計(jì)你已經(jīng)成功，可以到下一步。

FPGA學(xué)習(xí)步驟

4、設(shè)計(jì)稍微復(fù)雜的代碼，下載到目標(biāo)板看看結(jié)果。

可以設(shè)計(jì)一個(gè)UART程序，網(wǎng)上有參考，你要懂RS232協(xié)議和FPGA內(nèi)置的邏輯分析儀。網(wǎng)上下載一個(gè)串口調(diào)試助手，調(diào)試一番，如果通信成功了，恭喜，水平有提高。進(jìn)入下一步。

FPGA學(xué)習(xí)步驟

5、設(shè)計(jì)復(fù)雜的代碼，下載到目標(biāo)板看看結(jié)果。

譬如sdram的程序，網(wǎng)上也有參考，這個(gè)設(shè)計(jì)難度有點(diǎn)大?？捎么趤?lái)調(diào)試sdram，把串口的數(shù)據(jù)存儲(chǔ)到sdram，然后讀回，如果成功，那你就比較熟悉FPGA設(shè)計(jì)了

FPGA學(xué)習(xí)步驟

6、設(shè)計(jì)高速接口，譬如ddr2或者高速串行接口

這要對(duì)FPGA的物理特性非常了解，而且要懂得是時(shí)序約束等設(shè)計(jì)方法，要看大量的原廠文檔，這部分成功了，那就對(duì)FPGA的物理接口掌握很深，你就是設(shè)計(jì)高手了

FPGA學(xué)習(xí)步驟

7、設(shè)計(jì)一個(gè)復(fù)雜的協(xié)議

譬如USB、PCIexpress、圖像編解碼等，鍛煉對(duì)系統(tǒng)的整體把握和邏輯劃分。完成這些，你就是一個(gè)一流的高手、FPGA學(xué)習(xí)步驟

8、學(xué)習(xí)再學(xué)習(xí)

學(xué)習(xí)什么，我也不知道，我只知道“學(xué)無(wú)止境，山外有山”。

現(xiàn)在很多FPGA工程師，沒(méi)找到合適，我覺(jué)得很多人從開(kāi)始的時(shí)候就誤入歧途了，對(duì)新手學(xué)習(xí)FPGA設(shè)計(jì)我也說(shuō)一點(diǎn)看法吧。我認(rèn)為要從基礎(chǔ)開(kāi)始做，基礎(chǔ)牢，才有成為高手的可能。

我覺(jué)得FPGA學(xué)習(xí)有以下幾步必須要走：

第一步：學(xué)習(xí)了解FPGA結(jié)構(gòu)，F(xiàn)PGA到底是什么東西，芯片里面有什么，不要開(kāi)始就拿個(gè)開(kāi)發(fā)板照著別人的東西去編程。很多開(kāi)發(fā)板的程序?qū)懙暮軤€，我也做過(guò)一段時(shí)間的開(kāi)發(fā)板設(shè)計(jì)，我覺(jué)得很大程度上，開(kāi)發(fā)板在誤人子弟。不過(guò)原廠提供的正品開(kāi)發(fā)板，代碼很優(yōu)秀的，可以借鑒。只有了解了FPGA內(nèi)部的結(jié)構(gòu)才能明白為什么寫(xiě)Verilog和寫(xiě)C整體思路是不一樣的。

第二步：掌握FPGA設(shè)計(jì)的流程。了解每一步在做什么，為什么要那么做。很多人都是不就是那幾步嗎，有什么奇怪的?呵呵，我想至少有一半以上的人不知道synthesize和traslate的區(qū)別吧。

了解了FPGA的結(jié)構(gòu)和設(shè)計(jì)流程才有可能知道怎么去優(yōu)化設(shè)計(jì)，提高速度，減少資源，不要急躁，不要去在為選擇什么語(yǔ)言和選擇哪個(gè)公司的芯片上下功夫。語(yǔ)言只是一個(gè)表達(dá)的方式，重要的是你的思維，沒(méi)有一個(gè)好的指導(dǎo)思想，語(yǔ)言用得再好，不過(guò)是個(gè)懂語(yǔ)言的人。

第三步：開(kāi)始學(xué)習(xí)代碼了。我建議要學(xué)代碼的人都去Altera或Xilinx的網(wǎng)站上下原廠工程師的代碼學(xué)習(xí)。不要一開(kāi)始就走入誤區(qū)。

第四步：template很重要。能不能高效利用FPGA資源，一是了解fpga結(jié)構(gòu)，二是了解欲實(shí)現(xiàn)的邏輯功能和基本機(jī)構(gòu)，三是使用正確的模板。FPGA內(nèi)部器件種類相對(duì)較單一，用好模板，你的邏輯才能被高效的綜合成FPGA擅長(zhǎng)表達(dá)的結(jié)構(gòu)：)

做FPGA主要是要有電路的思想，作為初學(xué)者，往往對(duì)器件可能不是熟悉，那么應(yīng)該對(duì)于數(shù)字電路的知識(shí)很熟悉吧，F(xiàn)PGA中是由觸發(fā)器和查找表以及互聯(lián)線等基本結(jié)構(gòu)組成的，其實(shí)在我們?cè)诖a里面能夠看到的就是與非門以及觸發(fā)器，不要把verilog和c語(yǔ)言等同起來(lái)，根本就是不同的東西，沒(méi)有什么可比性，在寫(xiě)一句程序的時(shí)候應(yīng)該想到出來(lái)的是一個(gè)什么樣的電路，計(jì)數(shù)

器 選擇器 三態(tài)門等等，理解時(shí)序，邏輯是一拍一拍的東西，在設(shè)計(jì)初期想的不是很清楚的時(shí)候可以畫(huà)畫(huà)時(shí)序圖，這樣思路會(huì)更加的清晰，還有就是仿真很重要，不要寫(xiě)完程序就去往FPGA中去加載，首先要仿真，尤其是對(duì)比較大型一點(diǎn)的程序，想像自己是在做asic，是沒(méi)有二次機(jī)會(huì)的，所以一定要把仿真做好，還有很多新手對(duì)于語(yǔ)言的學(xué)習(xí)不知道選vhdl好還是verilog好，個(gè)人偏好verilog，當(dāng)然不是說(shuō)vhdl不好，反正寫(xiě)出來(lái)的都是電路，那當(dāng)然就不要在語(yǔ)言的語(yǔ)法上面花太多的功夫了，verilog 言簡(jiǎn)意賅assign always case if else 掌握這些幾乎可以寫(xiě)出90%的電路了，上面是我對(duì)FPGA學(xué)習(xí)的一些愚見(jiàn)，希望對(duì)大家有所幫助。