第一篇：數(shù)字邏輯重點(diǎn)

1.基本邏輯和復(fù)合邏輯。如給出輸入信號(hào)的波形，畫出輸出的波形，或者發(fā)過來

2.幾種常見的BCD碼，如8421碼，2421碼，5421碼的轉(zhuǎn)換

3.公式法化簡(jiǎn)，必考一道

4.卡諾圖化簡(jiǎn)，有多余項(xiàng)的函數(shù)化簡(jiǎn)，必考一道

5.組合邏輯電路的分析，按照例題4.1的步驟來分析

6.組合邏輯電路的設(shè)計(jì),7.用譯碼器74LS138或者數(shù)據(jù)選擇器來實(shí)現(xiàn)邏輯函數(shù)，P82-P85

8.編碼器、譯碼器、數(shù)值比較器的擴(kuò)展

9.能寫出一些實(shí)際功能的邏輯函數(shù)，比如三變量多數(shù)表決器，其中A有否決權(quán)F?ABC?ABC?ABC、三變量一致電路等

10.RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器的真值表、特性表、特征方程、狀態(tài)轉(zhuǎn)換圖，11.已知觸發(fā)器的電路，在CP脈沖的作用下，畫出觸發(fā)器的波形，書上的例題，以及習(xí)題例題5.2

12.時(shí)序邏輯電路的分析

13.集成計(jì)數(shù)器的應(yīng)用，74LS161,74LS169,74LS90，74LS192,以及組成任意計(jì)數(shù)器的接法，P131-P133

14.存儲(chǔ)器的分類和擴(kuò)展，圖7-16圖7-17圖7-18

一、單項(xiàng)選擇題。（10小題，每小題2分,共20分）

二、填空題（5小題，每空1分，共10分）

三、邏輯函數(shù)化簡(jiǎn)（2小題，共10分）

四、分析題（共5小題，每小題8分，共40分）

五、設(shè)計(jì)題。（共2小題，共20分）

第二篇：數(shù)字邏輯2013考試復(fù)習(xí)重點(diǎn)

數(shù)字邏輯2013考試復(fù)習(xí)重點(diǎn)

? 分?jǐn)?shù)比例：教材第1～3章、后續(xù)章節(jié)各約占50%。

? 題型包括：

? 單選題（1’×15=15’）

? 判斷題（1’×15=15’）

? 填空題（2’×10=20’）

? 綜合題（5’+5’+16’+16’+8’=50’）

? 各章習(xí)題必須掌握。

? 第1章

? 1.1-1.2熟練掌握

? 1.3熟練掌握各種邏輯函數(shù)表示及簡(jiǎn)化方法

? 第2章

? 2.1-2.3熟練掌握

? 2.4熟練掌握組合邏輯電路的基本設(shè)計(jì)方法，掌握利用譯碼器或數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路的原理與方法。

? 第3章

? 3.1-3.2掌握

? 3.3掌握時(shí)序邏輯電路的基本分析方法。

? 3.4熟練掌握寄存器、計(jì)數(shù)器的分析與設(shè)計(jì)方法，掌握用清零法和置數(shù)法設(shè)計(jì)設(shè)計(jì)N進(jìn)制計(jì)數(shù)器。

? 3.5掌握基本的時(shí)序電路設(shè)計(jì)方法，會(huì)畫狀態(tài)圖。

? 3.6掌握各種基本概念。

? 第4、5章

? Verilog的基本概念

? 熟練掌握各種Verilog的基本操作符、常用系統(tǒng)任務(wù)與函數(shù)。? 熟練掌握各種基本語句與編程風(fēng)格。

? 掌握Libero（特別是ModelSim）的基本使用方法、流程和特點(diǎn)。? 第6章

? 掌握各種基本組合電路的Verilog程序?qū)崿F(xiàn)。

? 掌握加法器、乘法器、補(bǔ)碼生成等電路的Verilog實(shí)現(xiàn)方法。? 第7章

? 掌握各種基本時(shí)序電路的Verilog程序?qū)崿F(xiàn)，包括各類寄存器和計(jì)數(shù)器。? 熟練掌握FSM的概念和屬性。

? 熟練掌握FSM的設(shè)計(jì)方法和Verilog實(shí)現(xiàn)（1、2、3-always），會(huì)根據(jù)狀態(tài)圖編寫程序。

? 考試范圍包括但不限于上述知識(shí)點(diǎn)。

? 請(qǐng)認(rèn)真復(fù)習(xí)，爭(zhēng)取好成績(jī)！

第三篇：《數(shù)字邏輯》復(fù)習(xí)重點(diǎn)和范圍(2010)OK

《數(shù)字邏輯》復(fù)習(xí)重點(diǎn)和范圍

說明：

1．復(fù)習(xí)方法

請(qǐng)參照課件和教材，認(rèn)真、系統(tǒng)復(fù)習(xí)所學(xué)內(nèi)容，重點(diǎn)掌握一些基本概念、公式和定理；數(shù)制的表示和轉(zhuǎn)換方法，原碼、反碼和補(bǔ)碼的表示方法，補(bǔ)碼的加法、減法運(yùn)算；邏輯函數(shù)的不同表示方法，邏輯代數(shù)的基本公式、常用公式和重要定理，邏輯函數(shù)的公式簡(jiǎn)化法；Verilog HDL的詞法和常用語句；構(gòu)成門電路的基本元件（二極管、三極管）的穩(wěn)態(tài)開關(guān)特性，常用門電路的功能、外部特性和主要參數(shù)；常用組合邏輯電路的電路結(jié)構(gòu)和邏輯功能，組合邏輯電路的分析方法和設(shè)計(jì)方法；觸發(fā)器的電路結(jié)構(gòu)、工作原理、功能及約束條件，設(shè)計(jì)方法；時(shí)序邏輯電路的特點(diǎn)、描述方法、分析方法和設(shè)計(jì)方法；半導(dǎo)體存儲(chǔ)器的工作原理和擴(kuò)展存儲(chǔ)容量的方法；PLD的基本結(jié)構(gòu)和設(shè)計(jì)方法。

一定要弄懂每章作業(yè)與習(xí)題答案中的每一道題，并能夠自己獨(dú)立（脫離教材與課件）、熟練完成。

2．課程目標(biāo)

通過本課程的學(xué)習(xí)，應(yīng)熟練掌握數(shù)字邏輯的基本理論（數(shù)制、編碼、邏輯代數(shù)等），熟悉數(shù)字邏輯電路基本器件（數(shù)字集成電路和可編程邏輯器件）的電路結(jié)構(gòu)、功能和使用方法，熟練掌握數(shù)字邏輯電路的分析方法和基于Verilog HDL的設(shè)計(jì)方法。

3．考試題型

填空題、單選題、簡(jiǎn)答與計(jì)算題、分析與設(shè)計(jì)題。題量較大，請(qǐng)同學(xué)一定認(rèn)真對(duì)待、認(rèn)真復(fù)習(xí)！確保做題的速度和質(zhì)量。

凡在課件中注明“了解即可”或“自學(xué)”的內(nèi)容不進(jìn)行考核。預(yù)祝同學(xué)們期末考試取得好成績(jī)！

第1章數(shù)制與編碼

1．重點(diǎn)

?

?

?

? 數(shù)制的表示方法 十進(jìn)制轉(zhuǎn)換為N進(jìn)制的轉(zhuǎn)換方法、二進(jìn)制與八進(jìn)制或十六進(jìn)制的相互轉(zhuǎn)換 原碼、反碼和補(bǔ)碼的表示方法，補(bǔ)碼的加法運(yùn)算和減法運(yùn)算 十進(jìn)制數(shù)的二進(jìn)制編碼

2．范圍

1.2數(shù)制及其轉(zhuǎn)換

1.2.1數(shù)制

1.2.2數(shù)制之間的轉(zhuǎn)換

1.2.3二進(jìn)制算術(shù)運(yùn)算

1.3編碼

1.3.1帶符號(hào)的二進(jìn)制數(shù)的編碼

1.3.3二-十進(jìn)制編碼

第2章邏輯代數(shù)和硬件描述語言基礎(chǔ)

1．重點(diǎn)

? 邏輯函數(shù)的表示方法（由真值表推導(dǎo)出邏輯函數(shù)表達(dá)式的最小項(xiàng)推導(dǎo)法和最大項(xiàng)推導(dǎo)法）

? 邏輯代數(shù)基本公式、基本定理和常用公式

? 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式

? 邏輯函數(shù)的公式簡(jiǎn)化法（“與或”表達(dá)式的化簡(jiǎn)）

? Verilog HDL的詞法

? Verilog HDL的常用語句（如assign語句、if_else語句、case語句，always塊語句的正確使用，任務(wù)和函數(shù)的用法）

2．范圍

2.1邏輯代數(shù)基本概念

2.1.2基本邏輯和復(fù)合邏輯

2.1.3邏輯函數(shù)的表示方法

2.2邏輯代數(shù)的運(yùn)算法則

2.2.1邏輯代數(shù)的基本公式

2.2.2邏輯代數(shù)的基本定理

2.2.3邏輯代數(shù)的常用公式

2.3邏輯函數(shù)的表達(dá)式

2.3.1邏輯函數(shù)的常用表達(dá)式

2.3.2邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式

2.4邏輯函數(shù)的公式簡(jiǎn)化法

2.4.2邏輯函數(shù)的公式簡(jiǎn)化法

2.5Verilog HDL基礎(chǔ)

2.5.2Verilog HDL的詞法

2.5.3Verilog HDL常用語句（賦值語句、條件語句、always塊語句，任務(wù)和函數(shù)）

2.5.4不同抽象級(jí)別的Verilog HDL模型

第3章門電路

1．重點(diǎn)

?

?

?

?

?

?

? 常用邏輯門電路的功能 晶體二極管的穩(wěn)態(tài)開關(guān)特性 晶體三極管的穩(wěn)態(tài)開關(guān)特性 TTL與非門的外部特性（主要是電壓傳輸特性、輸出特性）、主要參數(shù) TTL其他類型門電路（OC門、TS門）MOS門邏輯表達(dá)式推導(dǎo)方法 能夠使用Verilog HDL設(shè)計(jì)門電路

2．范圍

3.2晶體二極管和三極管的開關(guān)特性

3.2.1常用半導(dǎo)體器件（主要是一些基本概念）

3.2.2晶體二極管的開關(guān)特性（主要是穩(wěn)態(tài)開關(guān)特性）

3.2.3晶體三極管的開關(guān)特性（主要是穩(wěn)態(tài)開關(guān)特性）

3.4TTL集成門

3.4.1TTL集成與非門

3.4.2TTL與非門的電氣特性

3.4.3TTL與非門的主要參數(shù)

3.4.4TTL其他類型門電路（主要是OC門、TS門）

3.5MOS集成門

補(bǔ)充—MOS門邏輯表達(dá)式推導(dǎo)方法

補(bǔ)充—各種集成門電路性能比較

3.6基于Verilog HDL的門電路設(shè)計(jì)

第5章組合邏輯電路

1．重點(diǎn)

? 組合邏輯電路與時(shí)序邏輯電路的特點(diǎn)

? 組合邏輯電路的分析方法

根據(jù)給定的某邏輯電路，能夠推導(dǎo)出其邏輯函數(shù)表達(dá)式；利用公式法進(jìn)行化簡(jiǎn)，得到最簡(jiǎn)表達(dá)式；并寫出真值表；通過分析真值表確定其邏輯功能。

? 組合邏輯電路的自動(dòng)設(shè)計(jì)方法

方法一：最簡(jiǎn)單的方法是根據(jù)電路的邏輯功能，直接用Verilog HDL的行為描述方式編寫源程序。適于具有優(yōu)先級(jí)邏輯的電路（例如優(yōu)先編碼器）或根據(jù)不同的條件（一般為使能信號(hào)）執(zhí)行不同的操作的電路（例如譯碼器、數(shù)值比較器等），常用if語句描述；也適于邏輯功能比較簡(jiǎn)單、輸出信號(hào)單一的電路（如加法器、偽碼檢驗(yàn)電路、某判別電路），直接用assign語句描述。

方法二：根據(jù)電路的邏輯功能，列出真值表；然后直接用HDL描述邏輯功能（如case

語句）。適于對(duì)同一組控制信號(hào)取不同的值時(shí)，輸出取不同的值，例如奇偶校驗(yàn)器。

方法三：根據(jù)電路的邏輯功能，列出真值表；然后根據(jù)真值表寫出邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式，再用HDL描述邏輯功能（如用assign語句）。適于邏輯函數(shù)表達(dá)式比較容易寫出的電路。

方法四：根據(jù)電路的邏輯功能，列出真值表；然后根據(jù)真值表寫出邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式；再根據(jù)邏輯函數(shù)表達(dá)式畫出邏輯圖。適于邏輯圖比較簡(jiǎn)單的電路。

? 常用組合邏輯電路的電路結(jié)構(gòu)和邏輯功能（加法器、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、奇偶校驗(yàn)器等）

? 譯碼器的應(yīng)用，數(shù)據(jù)選擇器的應(yīng)用

? 基于Verilog HDL的組合邏輯電路設(shè)計(jì)方法（上述方法一~方法三）

2．范圍

5.1概述

5.1.1組合邏輯電路的結(jié)構(gòu)和特點(diǎn)

5.1.2組合邏輯電路的分析方法

5.1.3組合邏輯電路的設(shè)計(jì)方法

5.2常用組合邏輯電路及其設(shè)計(jì)方法

5.2.1算術(shù)運(yùn)算電路

5.2.2編碼器

5.2.3譯碼器

5.2.4數(shù)據(jù)選擇器

5.2.5數(shù)值比較器

5.2.6奇偶校驗(yàn)器

第6章觸發(fā)器

1．重點(diǎn)

? 觸發(fā)器的特點(diǎn)和分類

? 基本RS觸發(fā)器、鐘控觸發(fā)器、邊沿觸發(fā)器的邏輯功能及描述方法

? 基于Verilog HDL的觸發(fā)器設(shè)計(jì)方法

2．范圍

6.1概述

6.1.2觸發(fā)器的特點(diǎn)

6.2基本RS觸發(fā)器

6.2.1由與非門構(gòu)成的基本RS觸發(fā)器

6.2.2由或非門構(gòu)成的基本RS觸發(fā)器

6.3鐘控觸發(fā)器

6.3.1鐘控RS觸發(fā)器

6.3.2鐘控D型觸發(fā)器

6.3.3鐘控JK觸發(fā)器

6.3.4鐘控T觸發(fā)器

6.3.5鐘控T’觸發(fā)器

6.4集成觸發(fā)器

6.4.2邊沿JK觸發(fā)器

6.5觸發(fā)器之間的轉(zhuǎn)換

6.5.1用JK觸發(fā)器轉(zhuǎn)換

6.5.2用D觸發(fā)器轉(zhuǎn)換

第7章時(shí)序邏輯電路

1．重點(diǎn)

? 時(shí)序邏輯電路的描述方法

? 同步時(shí)序邏輯電路和異步時(shí)序邏輯電路的分析方法（一定要掌握）

Setp1：根據(jù)電路結(jié)構(gòu)寫出各觸發(fā)器的驅(qū)動(dòng)方程和輸出方程，若為異步時(shí)序電路，需再寫出時(shí)鐘方程；

Setp2：求狀態(tài)方程（即將各個(gè)觸發(fā)器的驅(qū)動(dòng)方程代入相應(yīng)的特性方程，并化簡(jiǎn)）； Setp3：將輸入變量和觸發(fā)器初態(tài)的各種取值組合，代入狀態(tài)方程和輸出方程，計(jì)算出各級(jí)觸發(fā)器的次態(tài)值和電路的輸出值，得到狀態(tài)轉(zhuǎn)換表；

Setp4：畫狀態(tài)轉(zhuǎn)換圖或時(shí)序圖；

Setp5：描述電路功能。當(dāng)存在非工作狀態(tài)時(shí)，也需要檢查能否自啟動(dòng)。? 有限狀態(tài)機(jī)FSM的HDL設(shè)計(jì)方法

? 常用時(shí)序邏輯電路的工作原理、邏輯功能及使用方法

? 基于Verilog HDL的時(shí)序邏輯電路設(shè)計(jì)方法

2．范圍

7.1概述

7.1.1時(shí)序邏輯電路的描述方法

7.1.2時(shí)序邏輯電路功能的分析方法

7.2有限狀態(tài)機(jī)

7.2.1有限狀態(tài)機(jī)概述

7.2.2Moore型有限狀態(tài)機(jī)

7.3數(shù)碼寄存器和移位寄存器

7.3.1數(shù)碼寄存器

7.3.2移位寄存器

7.3.3集成移位寄存器

7.4計(jì)數(shù)器

7.4.1同步計(jì)數(shù)器

7.4.2異步計(jì)數(shù)器

7.4.3集成計(jì)數(shù)器（集成計(jì)數(shù)器實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)）

7.5基于Verilog HDL的時(shí)序邏輯電路設(shè)計(jì)

7.5.1數(shù)碼寄存器的設(shè)計(jì)

7.5.2移位寄存器的設(shè)計(jì)

7.5.3計(jì)數(shù)器的設(shè)計(jì)

7.5.4順序脈沖發(fā)生器的設(shè)計(jì)

第8章程序邏輯電路

1．重點(diǎn)

? 半導(dǎo)體存儲(chǔ)器的工作原理

? 擴(kuò)展存儲(chǔ)容量的方法

RAM或ROM的擴(kuò)展：如單片存儲(chǔ)器芯片輸出數(shù)據(jù)的位數(shù)不夠，需進(jìn)行位擴(kuò)展；如單片存儲(chǔ)器芯片的字?jǐn)?shù)不夠，需進(jìn)行字?jǐn)U展；如存儲(chǔ)器芯片的位數(shù)和字?jǐn)?shù)都不夠用，則需同時(shí)進(jìn)行位和字的擴(kuò)展。

? 基于Verilog HDL的存儲(chǔ)器設(shè)計(jì)方法

2．范圍

8.1概述

8.1.1程序邏輯電路的結(jié)構(gòu)及特點(diǎn)

8.1.2半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)

8.1.3半導(dǎo)體存儲(chǔ)器的分類

8.2隨機(jī)存儲(chǔ)器

8.2.1靜態(tài)隨機(jī)存儲(chǔ)器SRAM（“工作原理的分析”不要求）

8.2.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM（“工作原理的分析”不要求）

8.2.3RAM典型芯片

8.2.4RAM芯片擴(kuò)展（重點(diǎn)掌握）

8.3只讀存儲(chǔ)器

8.3.1ROM的結(jié)構(gòu)（幾種ROM的“工作原理的分析”不要求）

8.3.2ROM的擴(kuò)展（與RAM擴(kuò)展相同）

8.3.3ROM的應(yīng)用（ROM實(shí)現(xiàn)任意組合邏輯函數(shù)的設(shè)計(jì)方法）

8.4基于Verilog HDL的存儲(chǔ)器設(shè)計(jì)

8.4.1RAM的HDL設(shè)計(jì)

8.4.2ROM的HDL設(shè)計(jì)

第9章可編輯邏輯器件

1．重點(diǎn)

? 陣列型PLD和單元型PLD的基本結(jié)構(gòu)和特點(diǎn)

主要是一些基本概念

2．范圍

9.1PLD的基本原理

9.1.1可編程邏輯器件的分類

9.1.2陣列型PLD

9.1.3現(xiàn)場(chǎng)可編程門陣列FPGA

9.1.4基于查找表的結(jié)構(gòu)

9.2PLD的設(shè)計(jì)技術(shù)

9.2.1PLD 的設(shè)計(jì)方法

9.2.3在系統(tǒng)可編程技術(shù)（主要是定義）

9.2.4邊界掃描技術(shù)（主要定義）

第四篇：頻率計(jì)(格式)數(shù)字邏輯

課程設(shè)計(jì)任務(wù)書

（指導(dǎo)教師填寫）

課程設(shè)計(jì)名稱 電子技術(shù)課程設(shè)計(jì) 學(xué)生姓名

專業(yè)班級(jí)

設(shè)計(jì)題目

簡(jiǎn)易數(shù)字頻率計(jì)

一、課程設(shè)計(jì)的任務(wù)和目的

任務(wù): 設(shè)計(jì)一個(gè)簡(jiǎn)易數(shù)字頻率計(jì)，用來測(cè)量單位時(shí)間內(nèi)數(shù)字信號(hào)的脈沖個(gè)數(shù)，并用數(shù)碼管顯示出來。

目的：

掌握簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)、組裝、調(diào)試方法。掌握有關(guān)集成電路的工作原理。

二、設(shè)計(jì)內(nèi)容、技術(shù)條件和要求

1.設(shè)計(jì)簡(jiǎn)易數(shù)字頻率計(jì)：

⑴.設(shè)計(jì)一個(gè)簡(jiǎn)易數(shù)字頻率計(jì)，用于測(cè)量數(shù)字信號(hào)的頻率并顯示，用一個(gè)開關(guān)控制頻率計(jì)的起動(dòng)和停止，并可對(duì)頻率計(jì)置數(shù)。

⑵.測(cè)頻范圍為0.1Hz到9999Hz。

⑶.測(cè)量所需時(shí)基時(shí)間可調(diào)，分1秒和10秒兩檔。

⑷.能連續(xù)循環(huán)測(cè)量顯示，若用1秒檔時(shí)要求6秒完成一個(gè)循環(huán)，其中1秒計(jì)數(shù)測(cè)量；4秒顯示結(jié)果；1秒清零。然后依次循環(huán)。

2.根據(jù)上述要求，畫出電路框圖、原理總圖。3.對(duì)原理圖進(jìn)行仿真。4.在實(shí)驗(yàn)箱上組裝、調(diào)試。5.撰寫設(shè)計(jì)總結(jié)報(bào)告。

三、時(shí)間進(jìn)度安排

本課程設(shè)計(jì)共兩周時(shí)間。第一周：理論設(shè)計(jì)

周二

布置設(shè)計(jì)任務(wù)；提出課程設(shè)計(jì)的目的和要求；講解電子電路的一般設(shè)計(jì)方法和電子電路的安裝、調(diào)試技術(shù)；明確對(duì)撰寫總結(jié)報(bào)告和繪制原理總圖的要求；安排答疑、實(shí)驗(yàn)時(shí)間。

周二至周五

學(xué)生查資料，進(jìn)行理論設(shè)計(jì)，其中安排三次答疑，指導(dǎo)學(xué)生設(shè)計(jì)。第二周：仿真和安裝調(diào)試、撰寫設(shè)計(jì)總結(jié)報(bào)告 周一

交設(shè)計(jì)草圖供老師審閱。

周二至周三

在EDA實(shí)驗(yàn)室對(duì)其設(shè)計(jì)的電路進(jìn)行仿真，并可根據(jù)仿真情況修正設(shè)計(jì)以確定設(shè)計(jì)正確，能完成設(shè)計(jì)要求。周三至周四

在實(shí)驗(yàn)箱上進(jìn)行安裝、調(diào)試，并通過老師驗(yàn)收。最后，撰寫設(shè)計(jì)總結(jié)報(bào)告、繪制原理總圖。

四、主要參考文獻(xiàn)

1.各種版本的數(shù)字電子技術(shù)基礎(chǔ)教材； 2.各種版本的電子技術(shù)課程設(shè)計(jì)指導(dǎo)書；

3.集成電路手冊(cè)。

指導(dǎo)教師簽字：

2013 年12月 16 日

第五篇：數(shù)字邏輯理論

參考書（華中科技大學(xué)康華光主編第五版）

第一章 數(shù)字邏輯理論

1.1掌握占空比的概念（04年第九題提到占空比）。

1.2掌握二進(jìn)制，八進(jìn)制，十進(jìn)制，十六進(jìn)制的相互轉(zhuǎn)換關(guān)系和各自的概念，以及二進(jìn)制的優(yōu)點(diǎn)。另外熟悉串行和并行兩種傳輸方式，后面學(xué)到組合邏輯電路的時(shí)候可能會(huì)出把串行電路變成并行電路的題，1.3另外二進(jìn)制加法和減法的運(yùn)算以及原碼。反碼和補(bǔ)碼的變換，以及帶符號(hào)減法運(yùn)算兩種方式。后面設(shè)計(jì)加法器和減法器的時(shí)候可能會(huì)涉及到，1.4編碼的那一塊掌握8421碼5421碼2421碼，能寫出來，記得一年的真題中寫到了要寫出來這幾個(gè)碼，所以要掌握他們的形式，另外要知道什么是有權(quán)碼，什么是無權(quán)碼另外就是重點(diǎn)要掌握格雷碼的性質(zhì)和特點(diǎn)，并且能寫出從0到15各自的格雷碼形式，這是一年的考題！

1.5掌握與或非三種基本的邏輯運(yùn)算和符號(hào)表示，另外就是會(huì)用開關(guān)法表示與或的關(guān)系，有一年的考題三分就是這些簡(jiǎn)單的內(nèi)容，而且重復(fù)會(huì)出現(xiàn)。另外就是掌握與非，或非，異或，同或之間的關(guān)系和符號(hào)表示方法。這是基礎(chǔ)，1．6了解邏輯函數(shù)的表示方法，不用特別的看，明白即可！提到哪種方式要知道，會(huì)表示。這一章一般都是考概念的題，不過他也是后面要學(xué)習(xí)的許多東西的基礎(chǔ)。掌握了才能更明白后面的一些東西，下面把考題寫下，2003 第八題第四個(gè)，2004年第八題第一個(gè)05年的第八題第一個(gè)，06年第八題第一個(gè)08年第八題第一個(gè)07年第八題第一個(gè)第三個(gè)。

第二章

2.1 掌握邏輯代數(shù)的基本形式和基本定律。，和三個(gè)基本規(guī)則，帶入規(guī)則，反演規(guī)則和對(duì)偶規(guī)則。邏輯代數(shù)的化簡(jiǎn)方法這個(gè)重點(diǎn)看自己掌握程度吧，第二節(jié)就是講的是卡諾圖的化簡(jiǎn)方法，2.2卡諾圖的化簡(jiǎn)方法要重點(diǎn)掌握，因?yàn)榈胶髞頃r(shí)序邏輯電路設(shè)計(jì)的時(shí)候用的很多，所以2.1和2.2要做適量的題目，并且要多看幾遍，增強(qiáng)印象，另外卡諾圖的化簡(jiǎn)，書上只涉及到2個(gè)變量，3個(gè)變量，4個(gè)變量，你可以參考其他書，還有5個(gè)6個(gè)變量的情況一般不會(huì)出現(xiàn)，因?yàn)槲覜]有看過，而且做每年的真題，也沒有遇到變量很多的情況。另外書上只提到最小項(xiàng)，其實(shí)還有最大項(xiàng)的說法，這個(gè)要參考其他的書，因?yàn)榭荚嚨臅r(shí)候好像有最大項(xiàng)的提法，這點(diǎn)給的建議是參考那本學(xué)校指定的書，不過內(nèi)容不多，可以大致看看，很容易明白的，還有就是可以參考重郵的那本數(shù)字電路，這個(gè)方面也有介紹，另外我的那個(gè)講義上也講到了自己要看明白，和那些人一起商量搞懂這些知識(shí)，另外就是卡諾圖的化簡(jiǎn)方法及注意的原則要注重掌握，以及卡諾圖畫圈的時(shí)候應(yīng)該注意的規(guī)則，把課后習(xí)題相關(guān)內(nèi)容做完，明白即可。還有就是多余項(xiàng)的處理。要根據(jù)情況去化簡(jiǎn)。這個(gè)在設(shè)計(jì)邏輯電路的時(shí)候經(jīng)常用得到，在講義上叫隨意向，記住叫法的不同。還有最大項(xiàng)和最小項(xiàng)之間的關(guān)系，就是最小項(xiàng)的取反，記住 本章是以后學(xué)習(xí)的基礎(chǔ)，因?yàn)樵僭O(shè)計(jì)邏輯電路的時(shí)候都要涉及到

這張有些東西要是你邏輯思維好的話不難，要掌握方法，因?yàn)閹缀鹾竺娴拿康来箢}基本上都要涉及到邏輯函數(shù)的化簡(jiǎn)，所以要重點(diǎn)掌握。否則大題中你的化簡(jiǎn)做錯(cuò)的情況下，電路就全錯(cuò)了，要注意這一點(diǎn)，一般情況下單獨(dú)出題的情況很少，只有簡(jiǎn)答題中有幾個(gè)吧，不過大體都要涉及到化簡(jiǎn)，03年第八題第五個(gè)，04年第八題的第二個(gè)05年第八題的第二個(gè)。第三個(gè)。

第三章 邏輯門電路

這個(gè)最好根據(jù)講義和題目去看，因?yàn)槲乙矝]有看明白，這一章不算是重點(diǎn)，常考的內(nèi)容我已經(jīng)寫到了講義上。這章有許多題目我也不會(huì)，建議去聽一下優(yōu)酷中的那個(gè)老師講的，是哈工大的老師講的，在搜索中輸入哈工大數(shù)字電路即可出現(xiàn)。下面我把這張重點(diǎn)考得東西寫一下，有些考的我也不是很懂，三極管的原理一定要掌握，分清基極b，集電極c，和發(fā)射極e，還有就是當(dāng)基極和集電極之間的電壓大于0.7V的時(shí)候發(fā)射極和集電極之間是導(dǎo)通的，就是相當(dāng)于短路，如果發(fā)射極接地的話那么集電極就相當(dāng)于接地。一般復(fù)雜的電路都是根據(jù)這個(gè)原理去推斷的，其他的我也不太懂，還有就是開門電平和關(guān)門電平，這個(gè)定義在重郵的那本書上有定義和詳細(xì)的解釋，詳細(xì)的解釋我已經(jīng)寫到了那本將以上了，認(rèn)真看一下吧，開門電阻和關(guān)門電阻的含義，關(guān)門電阻就是當(dāng)電阻小于0.91K歐姆的時(shí)候相當(dāng)于低電平，這個(gè)就是關(guān)門電阻，開門電阻就是當(dāng)電阻大于3.2k歐姆的時(shí)候相當(dāng)于邏輯一，這個(gè)就是開門電阻。另外就是與非門的伏在輸出特性這個(gè)是一年的考題，我當(dāng)時(shí)不知道什么意思，還是重郵的那本書上有這個(gè)講解，那個(gè)講義上也有，也就是當(dāng)與非門的發(fā)射極的電阻高于2k歐姆的時(shí)候則輸出的電壓時(shí)1.4V2008年的第八題的第二個(gè)就是這個(gè)題目和對(duì)應(yīng)講義上的圖的解釋，另外要掌握扇出系數(shù)的概念，就是講義上的，門電路的扇出數(shù)就是在其正常工作的情況下，所能帶同類門電路的最大數(shù)目，還有扇出系數(shù)的計(jì)算方法，下面就是兩類特殊的門，（1）集電極開路門，OC門，這個(gè)掌握的主要是國(guó)標(biāo)的畫法。功能，和特點(diǎn)，我已經(jīng)寫

到講義上了，另外就是上拉電阻的計(jì)算，我沒有看懂。也沒有碰到類似計(jì)算的考題，所以建議看不懂的話就別看了，不過那個(gè)公式要了解，（2）三態(tài)門，三態(tài)門的特點(diǎn)和功能已經(jīng)寫到講義上了，（3）另外就是課本116頁那個(gè)講了多余端口（空余輸入端）的處理，要記下來因?yàn)楹孟?/p>

重復(fù)考了幾次，課本上我已經(jīng)用紅線表示出來了。

2007年第八題第五個(gè)說明OC門的特點(diǎn)和應(yīng)用，08年就是與非門輸出特性，05年簡(jiǎn)述三態(tài)門的特點(diǎn)和應(yīng)用，04年第八題第四個(gè)說明與非門和或非門空余輸入端的處理方法03年第六個(gè)已輸入低電平為例說明TTL門電路為什么會(huì)有扇出限制（我不會(huì)，可以看看優(yōu)酷上的講解把這一章的內(nèi)容搞懂）03年第八題的最后一個(gè)是簡(jiǎn)述OC門的特點(diǎn)和功能用途（07年重復(fù)該題）還有講義上講到的例題。

第四章 組合邏輯電路

4.1組合邏輯電路的分析自己會(huì)分析即可，把課本上的看完，明白其中的道理，以后再分析此類問題的時(shí)候按照書上的步驟做即可，4.2 組合邏輯電路的設(shè)計(jì)類似吧，按說應(yīng)該是先講完組合邏輯電路中的原件后再講這些，呵呵，再設(shè)計(jì)組合邏輯電路的時(shí)候要按照此章的內(nèi)容的步驟去設(shè)計(jì)即可，4.3競(jìng)爭(zhēng)冒險(xiǎn)，明白競(jìng)爭(zhēng)冒險(xiǎn)的原因，然后掌握消除競(jìng)爭(zhēng)冒險(xiǎn)的方法，要記下來，可能會(huì)考概念的問題，一共有三個(gè)：

（1）發(fā)現(xiàn)并消去互補(bǔ)相乘項(xiàng)。

（2）增加乘積項(xiàng)以避免互補(bǔ)項(xiàng)相加，（3）輸出端并聯(lián)電容器

4.4

（1）編碼器：知道什么叫編碼，編碼的位數(shù)和符號(hào)數(shù)之間的關(guān)系要掌握，2的n次冪要大于N，n為編碼位數(shù)，N為要編碼的符號(hào)數(shù)。掌握42編碼器和83編碼器優(yōu)先編碼器理解即可，不需要記住，另外就是編碼器的擴(kuò)展要看懂，理解并掌握。還有編碼器的真值表還有功能要掌握。

（2）譯碼器，和編碼器正好相反，要掌握24譯碼器和38譯碼器和他們的功能，還有就是使能端的作用，還有要會(huì)怎么兩個(gè)38譯碼器擴(kuò)展到416譯碼器，這個(gè)是很重要的，書中一個(gè)例題是用1個(gè)24譯碼器和4個(gè)38譯碼器組合成一個(gè)532譯碼器，這個(gè)要掌握，看懂，其他的原理類似。還有就是用譯碼器實(shí)現(xiàn)一個(gè)邏輯函數(shù)，就是148頁的例題。210進(jìn)制譯碼器不需要掌握，還有七段顯示譯碼器也不需要看。然后就到了數(shù)據(jù)分配器，其實(shí)就是一個(gè)譯碼器?？炊?dāng)?shù)據(jù)分配器的原理，并要記住數(shù)據(jù)分配器的應(yīng)用，可能會(huì)考概念的問題，（3）數(shù)據(jù)選擇器，掌握數(shù)據(jù)選擇器各個(gè)端口的功能，要理解并會(huì)應(yīng)用156頁輸出的那個(gè)表達(dá)式4.4.7，明白其中的含義，另外就是掌握數(shù)據(jù)選擇器的幾個(gè)應(yīng)用，第一：擴(kuò)展，兩種擴(kuò)展方式，一個(gè)是位的擴(kuò)展一個(gè)是字的擴(kuò)展，學(xué)了儲(chǔ)存器以后容易理解了。一般字的擴(kuò)展應(yīng)用比較廣泛。考題中比較多。字的擴(kuò)咱就是用兩個(gè)八位的數(shù)據(jù)選擇器擴(kuò)展為16位的數(shù)據(jù)選擇器。第二：就是邏輯函數(shù)產(chǎn)生器，這個(gè)要掌握例題4.4.7，另外就是數(shù)據(jù)選擇器的優(yōu)點(diǎn)是無需對(duì)函數(shù)進(jìn)行化簡(jiǎn)，第三個(gè)應(yīng)用就是實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。這個(gè)其實(shí)要用到定時(shí)器為實(shí)現(xiàn)其功能。這個(gè)要看看，要明白怎么轉(zhuǎn)化的，以后的考題中可能會(huì)遇到這個(gè)問題。

（4）數(shù)據(jù)比較器

掌握一位數(shù)值比較器和兩位數(shù)值比較器的真值表和各個(gè)端口的作用。看看理解數(shù)值比較器的擴(kuò)展，這個(gè)數(shù)值比較器出一般都是很簡(jiǎn)單的，不會(huì)涉及太深的內(nèi)容。兩種擴(kuò)展方式要掌握。理解。

（5）加法器

第一 半加器的定義沒有考慮低位進(jìn)位的加法運(yùn)算稱為半加。掌握半加器的真值表和表示方法，以及符號(hào)中各個(gè)符號(hào)代表什么，第二：全加器的定義就是能進(jìn)行加數(shù)，被加數(shù)和低位來的進(jìn)位進(jìn)行相加。要掌握全加器的真值表以及各個(gè)端口代表數(shù)的什么意思，163頁4位串行進(jìn)位全加器要掌握其中的原理，如果給出四個(gè)一位的，變成四位的就是這樣變。165頁加法器的擴(kuò)展方式要弄懂，（6）減法器

有一年好像考過吧，不過這個(gè)比較難理解，要把167頁的那個(gè)圖理解了，主要是根據(jù)圖相關(guān)的講解進(jìn)行理解了，好像有過要設(shè)計(jì)減法電路。要注意這方面。

4.5組合可編程邏輯器件屬于存儲(chǔ)器那一部分的內(nèi)容，（暫時(shí)先省略）

這部分組合邏輯電路的設(shè)計(jì)很重要的一般情況下大概有20分左右的題目是單純的組合邏輯電路的，還有一部分是組合邏輯電路和時(shí)序邏輯電路綜合的，所以這部分掌握好很重要。這部分的例題就不一一列舉了，看講義上的那些題目弄懂。建議把課本上的習(xí)題做一遍，第五章鎖存器和觸發(fā)器

5.2 鎖存器

鎖存器是對(duì)脈沖電平敏感的存儲(chǔ)單元電路，而觸發(fā)器是對(duì)邊沿敏感的電路，可以分為上升沿觸發(fā)和下降沿觸發(fā)。這是鎖存器和觸發(fā)器的區(qū)別，另外就是在講義上根本沒有鎖存器的概念，只是重點(diǎn)講解了各個(gè)觸發(fā)器的功能。所以這一章根據(jù)歷年考題來看。SR鎖存器還是看看，為了防止意外考試，然后這一節(jié)重點(diǎn)我都用紅筆畫在書上了，那些就是我感覺的重點(diǎn)。209頁消陡電路時(shí)怎么工作的，我記得當(dāng)時(shí)考重郵的那位同學(xué)問過我，最好看看吧，其他的可以跳過不看。掌握了D鎖存器的特點(diǎn)就行。至于那些傳輸門不用也別了解

5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理

觸發(fā)器的類型根據(jù)將以上看吧，可能會(huì)考簡(jiǎn)答題，書上分為三種，講義上分為四種，以講義為主吧。主從觸發(fā)器中的功能表中有一個(gè)S和R一個(gè)是置0一個(gè)是置1，這個(gè)以后再設(shè)計(jì)電路的時(shí)候可能會(huì)用到這兩個(gè)按鈕的作用。其他的不用看了，5.4觸發(fā)器的邏輯功能（這是重點(diǎn)，好好看看0

(1)首先區(qū)分什么是現(xiàn)態(tài)什么是次態(tài)（225頁課本中有定義）

（2）掌握D觸發(fā)器，特想表特性方程和狀態(tài)圖都要掌握

（3）JK觸發(fā)器同上

（4）T觸發(fā)器（還有T’觸發(fā)器）

（5）SR觸發(fā)器（這個(gè)不是?？?，但是還是要掌握看懂）

（6）各個(gè)觸發(fā)器之間的轉(zhuǎn)化。這個(gè)不僅僅是書上的D觸發(fā)器轉(zhuǎn)化為別的觸發(fā)器，以后做題的過程中會(huì)用得到，掌握轉(zhuǎn)換的過程，講義上也特別的寫明了。

這一章主要的內(nèi)容就是掌握各個(gè)觸發(fā)器的功能，并在實(shí)現(xiàn)邏輯功能的時(shí)候用得上。

這一章的習(xí)題就不一一寫了，許多設(shè)計(jì)的題目要自己看懂。這是時(shí)序邏輯電路設(shè)計(jì)的基礎(chǔ)。

第六章 時(shí)序邏輯電路

6.1 明白什么是次態(tài)，什么是現(xiàn)態(tài)。另外理解什么是輸出方程，什么是激勵(lì)方程。，什么是狀態(tài)方程。了解時(shí)序邏輯電路的主要特征。明白什么是異步時(shí)序電路和同步時(shí)序電路。

（2）248頁的例題要弄懂，三個(gè)邏輯方程組要回列，這個(gè)要做題明白是什么，會(huì)寫狀態(tài)表，畫狀態(tài)圖和時(shí)序圖，這個(gè)一般是分析時(shí)序電路邏輯功能的必要的步驟。

6.2 同步時(shí)序邏輯電路的分析。這一節(jié)要掌握怎么分析同步時(shí)序邏輯電路。多做題去明白。

6.2.1和6.2.2的例題不錯(cuò)，看懂明白，可能會(huì)有問題說最后判斷電路的邏輯功能這個(gè)剛開始做題時(shí)可能不知道為什么書上會(huì)那么想。等你做很多題目的時(shí)候你就能理解了，多做題對(duì)比答案，增強(qiáng)分析能力。多見見這種題型，一般邏輯功能就那么幾個(gè)。

6.3 同步時(shí)序邏輯電路的設(shè)計(jì)

這個(gè)是重點(diǎn)中的重點(diǎn)，一般將近=一半的分?jǐn)?shù)和答題都在這。一半后面的兩道答題會(huì)設(shè)計(jì)和存儲(chǔ)器有關(guān)或者和組合邏輯電路綜合的題目，同步時(shí)序邏輯電路的設(shè)計(jì)這個(gè)過程不是很麻煩，但是后面化簡(jiǎn)的時(shí)候要仔細(xì)認(rèn)真，在建立原始狀態(tài)表和狀態(tài)化簡(jiǎn)的時(shí)候這方面一定要仔細(xì)，一半此類題目考的就是你的耐心和細(xì)心，10年倒數(shù)第二道就是一個(gè)同同步時(shí)序邏輯電路的設(shè)計(jì)題，我花了20多分鐘才寫完，那道題25分。

6.3.1 設(shè)計(jì)步驟這個(gè)要仔細(xì)明白每一部的內(nèi)容。重點(diǎn)我已經(jīng)劃到我的書上了。

6.3.2 同步時(shí)序邏輯電路的設(shè)計(jì)舉例。這一屆要重點(diǎn)掌握它的分析方法。以及每一個(gè)步驟這個(gè)東西要多做題自己去明白和體會(huì)其中的道理。另外就是要重點(diǎn)明白什么是具有自啟動(dòng)能力，還有就是狀態(tài)化簡(jiǎn)的哪一方面，有兩種不同的化簡(jiǎn)方法，現(xiàn)在我不太清楚了，但是有一種就是不需要檢查狀態(tài)就是做出來就具有自啟動(dòng)能力，這個(gè)一定要重點(diǎn)掌握。因?yàn)榭荚嚨臅r(shí)候無論怎么樣都不要做這方面的檢查，因?yàn)槟阋呀?jīng)寫上了，再改的話很麻煩，所以一定要掌握那種不需要檢查是否具有自啟動(dòng)能力的化簡(jiǎn)方法。還有就是6.3.2例題中那個(gè)JK觸發(fā)器的狀態(tài)確定要參考書上的，但是好像講義上給出了另外一種化簡(jiǎn)方法，要掌握講義上的那個(gè)，因?yàn)槟莻€(gè)就是具有自啟動(dòng)能力的那種。書上的化簡(jiǎn)方法也要掌握，但是做題的時(shí)候盡量多的使用講義上的。另外就是原始狀態(tài)圖化簡(jiǎn)的時(shí)候出了書上的那種方法以外還有就是重郵上的那本上也有的另一種方法，有時(shí)間的話最好參考看一下，沒時(shí)間的話掌握現(xiàn)在課本上的即可，這個(gè)要靠做題去體會(huì)了。許多問題要自己去明白了。這一節(jié)可是重點(diǎn)，要把課本上的題目做了，做多了才能明白。

6.4 異步時(shí)序邏輯電路的分析。這個(gè)要明白什么是異步時(shí)序邏輯電路，另外就是要會(huì)分析，這個(gè)不要求會(huì)設(shè)計(jì)，這一定要自己看明白，雖說題目考的不多甚至不考，但是有許多情況下會(huì)考的到，比如異步二進(jìn)制計(jì)數(shù)器的設(shè)計(jì)什么的，很多的，學(xué)會(huì)分析即可。

6.5 若干典型的時(shí)序邏輯集成電路

（1）寄存器，這個(gè)要看看吧，主要看看每個(gè)端口的功能是干什么的，看懂功能表即可，但是好像在我記憶中沒有考到這方面的設(shè)計(jì)內(nèi)容。

（2）移位寄存器這個(gè)要是重點(diǎn)掌握的。首先掌握單項(xiàng)移位寄存器的特點(diǎn)。和基本原理，還

有多功能寄存器的特點(diǎn)，另外就是雙向寄存器的功能表要重點(diǎn)掌握。還有看看環(huán)形計(jì)數(shù)器的特點(diǎn)

（3）計(jì)數(shù)器，這個(gè)算是每年必考的一個(gè)東西，首先掌握簡(jiǎn)單異步二進(jìn)制計(jì)數(shù)器的特點(diǎn)和基本原理。另外就是掌握二進(jìn)制計(jì)數(shù)器的狀態(tài)表。還有就是74161計(jì)數(shù)器要重點(diǎn)掌握它們的功能。掌握各個(gè)端口放入名稱，這個(gè)你們做歷年真題就明白了，這個(gè)是每年都要涉及到的東西。所以要重點(diǎn)看看，必須掌握。另外就是計(jì)數(shù)器的擴(kuò)展，這個(gè)自己要會(huì)，并且明白怎么擴(kuò)展。非二進(jìn)制計(jì)數(shù)器不需要掌握，看懂即可，沒時(shí)間可以不看。

用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制的計(jì)數(shù)器這個(gè)296頁的要看懂，明白，要明白反饋清零法和反饋置數(shù)發(fā)的不同之處。6.5.3和6。5.4的例題 要掌握。后面涉及這方面的題目很多要重點(diǎn)掌握。（4）環(huán)形計(jì)數(shù)器和扭環(huán)形計(jì)數(shù)器要明白它們的狀態(tài)有多少，這個(gè)我在講義上寫了，要重點(diǎn)看看。好像有一年的考題涉及到了。

這算是數(shù)電中最重點(diǎn)也是最難的一章了，一般后面的大題都要涉及到設(shè)計(jì)電路，不是組合就是時(shí)序，所以重點(diǎn)的這幾章內(nèi)容要好好掌握，這個(gè)最好要把后面的習(xí)題做一遍，自己好好掌握。不然你看一遍不做題是沒有感覺的?？炊灰欢ù砟銜?huì)了或者你會(huì)做題了。

第七章 存儲(chǔ)器和可編程邏輯器件，這個(gè)要看看講義上的東西了，講義上的總結(jié)很好，掌握不同可編程邏輯器件的特點(diǎn)，有的或門固定與門可編程，有的相反，有的都可以編。另外就是還要掌握用可編程邏輯器件設(shè)計(jì)電路，或者實(shí)現(xiàn)一個(gè)邏輯表達(dá)式，這個(gè)在組合邏輯電路第五章最后的內(nèi)同要涉及到，那節(jié)自己看看，這一章不算是很重點(diǎn)，但是他會(huì)考察一些概念的問題，有些問題我也不明白。比如08年第四題的第四個(gè)，04年EPLD和FPGA的特點(diǎn)。這些問題都很難的，這個(gè)靠自己去總結(jié)。

7.1.1 明白R(shí)OM的組成。333頁上面明白什么是數(shù)據(jù)線和地址線，什么是字長(zhǎng)即可，其他的不用看，7.2.4存儲(chǔ)量擴(kuò)展，這個(gè)算是這張比較重點(diǎn)了，因?yàn)楹竺嬗械拇痤}就是要么擴(kuò)展字?jǐn)?shù)，要么擴(kuò)展位數(shù)，分值也很大吧。

7.3.2 CPLD的特點(diǎn)看看

7.3.3FPGA的特點(diǎn)也要看看

這章也就是這么多了，另外就是講義上的東西要看看，還有就是那個(gè)優(yōu)酷上的視頻，這章建議有些東西參考老師講可能會(huì)更明白吧，第八章就是脈沖波形的變化與產(chǎn)生

說實(shí)話這章以前我看了看只是考了一些概念性的問題，比如單穩(wěn)態(tài)觸發(fā)器有幾個(gè)狀態(tài)，單穩(wěn)態(tài)觸發(fā)器的分類等等吧，不過10年的考題中有一道是設(shè)計(jì)一個(gè)脈沖波，好像應(yīng)該用到這個(gè)章的內(nèi)容，這章在大綱上沒有要求但是為什么會(huì)考到我也不清楚，不過當(dāng)時(shí)我們考重郵的那些同學(xué)他們是把這一張作為重點(diǎn)，我的建議是大家還是看看吧，我也說不清楚該怎么辦。畢竟我已經(jīng)考上了，我感覺即使看也要有重點(diǎn)的看看電路設(shè)計(jì)的哪一方面吧，關(guān)于什么參數(shù)計(jì)算的應(yīng)該考不到，而且我的建議是參考一下別人的數(shù)電的教材吧，畢竟我考試的時(shí)候還沒有看到關(guān)于555定時(shí)器的應(yīng)用。

第九章 數(shù)模模數(shù)轉(zhuǎn)換

9.1DA轉(zhuǎn)換這個(gè)看看講義把，對(duì)比課本看。因?yàn)椴煌霓D(zhuǎn)換方式可能叫法不同，這一章占得分值不多，可能會(huì)考一些概念的問題，大家可以參考每年的真意出題的重點(diǎn)復(fù)習(xí)。

DA轉(zhuǎn)換器的分類另外就是轉(zhuǎn)換器的一些參數(shù)的比如電流或者電壓的計(jì)算方法大家要掌握。還有就是他們的優(yōu)缺點(diǎn)。也要掌握。

轉(zhuǎn)換器的技術(shù)指標(biāo)就是分辨率的計(jì)算應(yīng)該算是考的，要掌握，課本上和講義上的計(jì)算好像不一樣要參考講義上和他說的那本參考書上的內(nèi)容。

9.2 AD轉(zhuǎn)換器的一般過程掌握名字即可。量化的方法課本上和講義上不太一樣。還是要把課本上先掌握在理解將以上的東西，10年好像沒有涉及到大題是關(guān)于這章的。量化的方法要掌握。并行轉(zhuǎn)換的優(yōu)缺點(diǎn)要掌握，另外就是用的幾個(gè)比較器，448頁我用紅筆寫了，要仔細(xì)看看。并且要掌握并行轉(zhuǎn)換的優(yōu)缺點(diǎn)。449頁上面我用紅筆畫了

逐次比較型的要掌握怎么比較的，這個(gè)好像后面有題，并且寫出轉(zhuǎn)換后的編碼，這個(gè)要看懂。理解掌握。

雙積分的我把各個(gè)參數(shù)的計(jì)算方法看了看，并理解掌握了。不過好像考的題目不會(huì)過多涉及到，而且也比較難理解，我的建議是打擊有時(shí)間的話看看，沒有的話就了解幾個(gè)參數(shù)的計(jì)算方法死記下來也可以，雖說沒有考過，但是不一定以后不考。

AD轉(zhuǎn)換的精度也要會(huì)計(jì)算。

這一章考點(diǎn)不算多，但是唯一比較難的是就是可能以前學(xué)的簡(jiǎn)單，學(xué)起來還有點(diǎn)費(fèi)勁。數(shù)字電路的重點(diǎn)不算是很多而且學(xué)起來相對(duì)信號(hào)容易，因?yàn)樾盘?hào)需要計(jì)算和理解記憶的東西太多了，我給大家的建議就是要在不同時(shí)候參考不同的參考書，還有要和別的學(xué)校考數(shù)字電路的人多商量題目，這樣對(duì)提高你的水平大有幫助，還有就是要多和考同一學(xué)校的資料要分享并且相互商量一些問題，這對(duì)提高你們自身競(jìng)爭(zhēng)力有很大幫助。