第一篇：數(shù)電總結(jié)

時(shí)間過(guò)的真快，轉(zhuǎn)眼十三周的數(shù)電課已經(jīng)結(jié)束，但是對(duì)于我們每個(gè)人來(lái)說(shuō)各自的收獲是不同的。對(duì)于我來(lái)說(shuō)數(shù)電依然是那樣的熟悉又陌生，也許是平時(shí)學(xué)習(xí)不夠認(rèn)真基本知識(shí)學(xué)的不夠扎實(shí)，再也許是平時(shí)對(duì)數(shù)電看的較少、花費(fèi)的精力不夠，所以才會(huì)有這種云里霧里的感覺(jué)吧！考試很快就要到啦，所以我們要抓起書本好好地復(fù)習(xí)，不僅僅是為了考試更是為了鞏固所學(xué)習(xí)的知識(shí)，為以后的專業(yè)課學(xué)習(xí)打下堅(jiān)實(shí)的基??同時(shí)通過(guò)本學(xué)期的學(xué)習(xí)我對(duì)數(shù)電也有了一定的了解。

首先，《數(shù)字電路》課程是電子信息與電氣工程系的專業(yè)基礎(chǔ)課程及相關(guān)專業(yè)必修的一門專業(yè)技術(shù)基礎(chǔ)課，是電學(xué)類學(xué)生知識(shí)結(jié)構(gòu)的重要組成部分，它主要研究各種半導(dǎo)體的性能、電路及其應(yīng)用的科學(xué)。在人才培養(yǎng)中起著十分重要的作用。《數(shù)字電路》課程又是一門實(shí)踐性極強(qiáng)的課程，其先修課程《電路分析基礎(chǔ)》和《模擬電路》，為數(shù)字電路的學(xué)習(xí)提供了引導(dǎo)性的背景知識(shí)；同時(shí)數(shù)字電路的學(xué)習(xí)也為后續(xù)課程后續(xù)課程：《微機(jī)原理》、《EDA技術(shù)》、《單片機(jī)》等的學(xué)習(xí)打下基礎(chǔ)，并以此為平臺(tái)展開學(xué)習(xí)。

該課程不但要求我們熟練地掌握理論知識(shí)，同時(shí)對(duì)動(dòng)手能力、實(shí)踐能力和系統(tǒng)設(shè)計(jì)能力有較高的要求，為后續(xù)的課程的學(xué)習(xí)打下基礎(chǔ)，同時(shí)為以后走上工作崗位打下基礎(chǔ)。我們想要學(xué)好本門課程，僅僅做到：“課堂緊跟教師、積極思考、學(xué)會(huì)邏輯思維、學(xué)會(huì)歸納和總結(jié)的方法，能夠做到舉一反三，并且課后多做練習(xí)，鞏固做學(xué)的知識(shí)，達(dá)到熟練掌握一般數(shù)字電路的分析方法和設(shè)計(jì)方法；熟悉各類常用的數(shù)字集成電路的特性和原理，掌握其典型應(yīng)用?！笔遣粔虻?，我們還要在課外時(shí)間花費(fèi)大量時(shí)間去圖書館、互聯(lián)網(wǎng)、閱覽室等查詢我們用到的資料，同時(shí)也要多多和老師溝通互動(dòng)以便更好的掌握、利用數(shù)字電子器件實(shí)現(xiàn)要求的電路功能，并熟悉新型數(shù)字電子器件、產(chǎn)品的工程應(yīng)用。并且為以后的專業(yè)課程的學(xué)習(xí)打下良好的基礎(chǔ)。驗(yàn)證性的實(shí)驗(yàn)課程同時(shí)與數(shù)電的學(xué)習(xí)相輔相成，所以我有必要上好每次實(shí)驗(yàn)課，認(rèn)真記錄數(shù)據(jù)，分析試驗(yàn)過(guò)程中遇到的現(xiàn)象，學(xué)會(huì)分析問(wèn)題、解決問(wèn)題的方法。這樣對(duì)于我們數(shù)電的課學(xué)習(xí)將大有裨益。

在學(xué)習(xí)的過(guò)程中遇到問(wèn)題是在所難免的，最初的時(shí)候聽到數(shù)電是從高年級(jí)的學(xué)長(zhǎng)那里聽來(lái)的，他們口中的數(shù)電是簡(jiǎn)單的，到我們真正自己接觸到的時(shí)候發(fā)現(xiàn)：“開始的時(shí)候數(shù)電的確不難因?yàn)槲覀儗W(xué)過(guò)C語(yǔ)言，開始的數(shù)制是我們學(xué)習(xí)過(guò)的課程，可是到了后來(lái)的說(shuō)觸發(fā)器、編碼器、譯碼器、計(jì)數(shù)器等知識(shí)。特別是關(guān)于邏輯電路的分析與設(shè)計(jì)的學(xué)習(xí)，才發(fā)現(xiàn)數(shù)電原來(lái)并不容易，學(xué)習(xí)開始有點(diǎn)吃力，與自己設(shè)想的、聽到的不一樣。”感到吃力的時(shí)候是我認(rèn)識(shí)到僅僅書本課堂是解決不了問(wèn)題的，課后下功夫才是王道，所以去圖書館、瀏覽網(wǎng)頁(yè)成了必修課，從那以后我就更加深刻的認(rèn)識(shí)到自己學(xué)習(xí)的重要性，大學(xué)里并不是所有的知識(shí)都是

老師教授的，大部分的知識(shí)是靠自己努力學(xué)來(lái)的！

在為期十三周的數(shù)電學(xué)習(xí)過(guò)程中，胡老師的認(rèn)真的教學(xué)態(tài)度、嚴(yán)謹(jǐn)?shù)闹螌W(xué)風(fēng)格無(wú)時(shí)無(wú)刻不在影響著我們，在我們遇到問(wèn)題時(shí)胡老師的悉心指導(dǎo)的聲音縈繞耳旁，在我們不懂的時(shí)候胡老師更是不厭其煩的一遍遍講解，點(diǎn)點(diǎn)滴滴都在感動(dòng)著我們！

最后祝愿胡老師：工作順利、萬(wàn)事如意、身體健康！

學(xué)生：

08電子（3）班

第二篇：數(shù)電實(shí)驗(yàn)總結(jié)

浙江大學(xué)2010-2011學(xué)年下學(xué)期《數(shù)字電子技術(shù)基礎(chǔ)實(shí)驗(yàn)》總結(jié)報(bào)告

數(shù)電實(shí)驗(yàn)總結(jié)

在本學(xué)期的數(shù)電實(shí)驗(yàn)中我發(fā)現(xiàn)了實(shí)驗(yàn)的樂(lè)趣，并且十分享受做實(shí)驗(yàn)的過(guò)程。用各種不同功能的芯片來(lái)實(shí)現(xiàn)各種各樣的電路，在短短的一個(gè)夏學(xué)期，從簡(jiǎn)單的與非門做起，到與或非、觸發(fā)器、計(jì)數(shù)器等集成電路芯片，組合連接，自己設(shè)計(jì)電路構(gòu)成，來(lái)實(shí)現(xiàn)最終的電路要達(dá)到的目的。

實(shí)驗(yàn)中，我們不僅學(xué)習(xí)了Quartus與Multisim軟件的仿真應(yīng)用，也學(xué)習(xí)了怎樣用手里的芯片從頭開始設(shè)計(jì)電路。首先分析電路要實(shí)現(xiàn)的功能，利用真值表與卡諾圖寫出輸入輸出的邏輯函數(shù)，再配合芯片改寫成合適的邏輯函數(shù)，最后連接成一個(gè)完整的電路。除了掌握了實(shí)驗(yàn)箱與示波器的使用之外，對(duì)電路錯(cuò)誤的調(diào)試也有了一定的了解。與其他實(shí)驗(yàn)相比，數(shù)電實(shí)驗(yàn)的輸入輸出只采用高低電平，結(jié)果一目了然，同時(shí)信號(hào)的輸出更容易受導(dǎo)線與空載的影響，這是實(shí)驗(yàn)中要尤其注意的事情。

與其他班級(jí)不同的是，x老師的數(shù)電實(shí)驗(yàn)班采用開放式自主性實(shí)驗(yàn)設(shè)計(jì)，除了需要掌握的推薦電路以外，每次實(shí)驗(yàn)還有很多額外的電路供同學(xué)們?cè)O(shè)計(jì)與參考，給了我們很大的選題自由，也讓我們見識(shí)到了更多的數(shù)電電路。為了在實(shí)驗(yàn)課上能快速地成功連接電路，需要非常充分的課前預(yù)習(xí)，如果課前對(duì)要做的實(shí)驗(yàn)沒(méi)有一定的研究的話，實(shí)驗(yàn)的效率就會(huì)較低。這也是我第一次意識(shí)到課前預(yù)習(xí)的重要性。

這種自主性設(shè)計(jì)實(shí)驗(yàn)，其實(shí)也是一種競(jìng)爭(zhēng)機(jī)制。因?yàn)闆](méi)有規(guī)定只做哪幾個(gè)電路，所以為了最后的分?jǐn)?shù)，普遍認(rèn)為做的越多越好，這也使得要寫出一份實(shí)驗(yàn)報(bào)告需要花一定的時(shí)間和精力。這樣也使得我更加認(rèn)真地去對(duì)待每一份實(shí)驗(yàn)報(bào)告，把設(shè)計(jì)過(guò)程與仿真都詳細(xì)寫出，每次動(dòng)手實(shí)驗(yàn)后也會(huì)總結(jié)出一些經(jīng)驗(yàn)。相比其他班級(jí)的每次兩三頁(yè)了事的實(shí)驗(yàn)報(bào)告，我認(rèn)為我們的實(shí)驗(yàn)報(bào)告更像一份自己的實(shí)驗(yàn)報(bào)告，而不是千篇一律的作業(yè)。對(duì)于FPGA的創(chuàng)新實(shí)驗(yàn)，我認(rèn)為這種方式非常的難得，身為普通的學(xué)生，我們難以接觸到真正可以用于實(shí)際的電路板，并把自己設(shè)計(jì)的程序下載到板子上去。結(jié)合在這方面遇到的困難，我有以下兩點(diǎn)建議：

1、在介紹Quartus的使用時(shí)，老師從各模塊的編程到模塊間的連接到最后的引腳分配，詳細(xì)講解了一個(gè)計(jì)時(shí)器的實(shí)現(xiàn)。由于第一次接觸這個(gè)軟件，老師講解時(shí)把參考書翻過(guò)來(lái)翻過(guò)去，不是按一定的順序，而我聽課時(shí)做筆記也沒(méi)有做的很系統(tǒng)，因此后來(lái)有些遺忘，編程遇到了一定的困難，參考書里內(nèi)容頗多，查閱時(shí)有點(diǎn)無(wú)從下手。所以希望老師可以把用Quartus做程序的要點(diǎn)寫在課件上，可以方便我們課后復(fù)習(xí)與查閱；或者當(dāng)堂課布置作業(yè)練手；或者對(duì)同學(xué)們強(qiáng)調(diào)筆記一定要做全，否則以后就想不起來(lái)了。

2、希望老師對(duì)應(yīng)試方面的編程有所強(qiáng)調(diào)。

最后，感謝x老師一學(xué)期以來(lái)認(rèn)真負(fù)責(zé)的教導(dǎo)，并且感謝老師親切的答疑解惑，與提供實(shí)驗(yàn)室的開放。

2011年6月21日

第三篇：數(shù)電實(shí)驗(yàn)總結(jié)

六、實(shí)驗(yàn)總結(jié)

74LS138 是一個(gè) 線

線二進(jìn)制譯碼器，可以對(duì)數(shù)據(jù)進(jìn)行二進(jìn)制譯碼。

并可用其邏輯功能構(gòu)

成一些功能性器件?？捎?/p>

74LS138 和

74LS20 構(gòu)成一位全減器進(jìn)行全減運(yùn)算。

74LS138 可以

與一個(gè)與非門邏輯電路構(gòu)成一個(gè)數(shù)據(jù)分配器，進(jìn)行數(shù)據(jù)分配運(yùn)算。

實(shí)驗(yàn)中，我還有許多地方

做得不對(duì)，如設(shè)備操作規(guī)則和方法，還有沒(méi)有理解透實(shí)驗(yàn)的方法，導(dǎo)致實(shí)驗(yàn)花費(fèi)時(shí)間過(guò)長(zhǎng)，并且實(shí)驗(yàn)數(shù)據(jù)有時(shí)出現(xiàn)錯(cuò)誤，以后一定要充分預(yù)習(xí)實(shí)習(xí)的內(nèi)容，了解實(shí)驗(yàn)的方法，以后爭(zhēng)取

把實(shí)驗(yàn)做的更好，進(jìn)一步提改自己的思維方法和動(dòng)手能力，使自己更上一層樓。

另外在邏輯

門電路的線路連接方面我的技術(shù)還不成熟，還有很多方面需要提高，經(jīng)常出現(xiàn)的錯(cuò)誤老是不

知道該怎樣處理，老是由于粗心而把電路連錯(cuò)，這些方面以后一定要注意。

通過(guò)實(shí)習(xí)，我的

動(dòng)手能力得到了很大的提高，并且開闊了自己的視野，我一定努力改變自己的不足，好好的

參與實(shí)習(xí)，一定把實(shí)驗(yàn)做的更好

第四篇：數(shù)電概念總結(jié)

以PPT內(nèi)容、例題、課本課后題為主。

數(shù)電部分概念總結(jié)

第一章

1.數(shù)制的表示方法以及相互之間的轉(zhuǎn)換：十進(jìn)制數(shù)、二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù) 2．碼制

（1）n位有符號(hào)二進(jìn)制數(shù)的編碼——正數(shù)編碼的符號(hào)位為0、負(fù)數(shù)編碼的符號(hào)位為1。

正數(shù)的原碼、反碼、補(bǔ)碼相同。

負(fù)數(shù)原碼的數(shù)值位等于二進(jìn)制真值的絕對(duì)值。

負(fù)數(shù)反碼的數(shù)值位為二進(jìn)制真值的絕對(duì)值各位取反；

負(fù)數(shù)補(bǔ)碼的數(shù)值位為二進(jìn)制真值的絕對(duì)值各位取反后加1。

（2）二——十進(jìn)制編碼——BCD碼是用四位二進(jìn)制碼對(duì)十進(jìn)制數(shù)符編碼，分為8421BCD、5421BCD、2421BCD等有權(quán)碼和余三BCD、格雷BCD等無(wú)權(quán)碼。

有權(quán)BCD碼的碼符權(quán)值疊加后等于其代表的十進(jìn)制數(shù)符值，無(wú)權(quán)BCD碼的碼符沒(méi)有權(quán)值意義。

十進(jìn)制數(shù)用BCD碼表示時(shí)，各碼組的位權(quán)仍為10的n次冪，例如，個(gè)位組碼的位權(quán)0為

10、十位組碼的位權(quán)為1 01、百位組碼的位權(quán)為102、??。

（3）可靠性代碼具有易于交錯(cuò)的編碼規(guī)則——格雷碼相鄰碼組只有一位碼符不同，奇偶校驗(yàn)碼的校驗(yàn)位反映了信息位中1符個(gè)數(shù)的奇偶性（校驗(yàn)位與信息位中1符的總個(gè)數(shù)為奇或偶）。

第二章

1． 邏輯函數(shù)的基本概念和表示方法（真值表、邏輯式、邏輯圖、波形圖）。2． 邏輯代數(shù)的基本定律（德?摩根定律）和常用公式。3． 邏輯代數(shù)的對(duì)偶規(guī)則、反演規(guī)則、代入規(guī)則。

4． 邏輯函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（包含函數(shù)所有變量的與項(xiàng)）和最小項(xiàng)和式∑mi。5．一般與或表達(dá)式可以通過(guò)對(duì)與項(xiàng)乘互補(bǔ)缺失變量之和構(gòu)成最小項(xiàng)表達(dá)式。

6．邏輯函數(shù)的最簡(jiǎn)與或表達(dá)式是與項(xiàng)最少、與項(xiàng)中變量最少的函數(shù)式；最簡(jiǎn)或與表達(dá)式是或項(xiàng)最少、或項(xiàng)中變量最少的函數(shù)式。8．邏輯函數(shù)的化簡(jiǎn)（1）公式法化簡(jiǎn)。（2）卡諾圖法化簡(jiǎn)。

（3）具有無(wú)關(guān)項(xiàng)di的邏輯函數(shù)表達(dá)式及其化簡(jiǎn)。

第三章

1．TTL邏輯門電路的輸入級(jí)和輸出級(jí)都采用三極管。TTL電路的速度高，輸出級(jí)采用推挽形式，帶負(fù)載能力強(qiáng)，速度快。

2.CMOS邏輯門是用成對(duì)溝道互補(bǔ)（N、P）、開啟電壓絕對(duì)值相同的MOS管組成邏輯門電路。CMOS電路的工作電源范圍寬，靜態(tài)功耗極小、輸出擺幅大，抗干擾能力強(qiáng)。

3．OC（集電極開路）或OD（漏極開路）邏輯門的輸出為低電平或高阻狀態(tài)。OC(OD)邏輯門可以互相連接并接上拉電阻后實(shí)現(xiàn)“線與”功能（并接后的輸出函數(shù)等于各OC（OD）邏輯門的輸出函數(shù)相與）。

4．三態(tài)（TSL）邏輯門具有輸出使能控制，使電路的輸出有高電平、低電平、高阻三種狀態(tài)，要構(gòu)成雙向數(shù)據(jù)總線必須采用三態(tài)門。

5．當(dāng)三態(tài)門的使能無(wú)效時(shí)，輸出為高阻狀態(tài)；當(dāng)三態(tài)門的使能有效時(shí)，輸出與輸入滿足邏輯門的運(yùn)算功能。當(dāng)三態(tài)門輸出并接時(shí)，任意時(shí)刻只能有一個(gè)三態(tài)門的使能有效。6．傳輸門是控制模擬信號(hào)的開關(guān)器件，從多路模擬信號(hào)中選擇一路信號(hào)必須采用傳輸門；而從多路數(shù)字信號(hào)中選擇一路信號(hào)可以采用數(shù)據(jù)選擇器、三態(tài)門或傳輸門。

第四章

1． 組合邏輯電路的輸出只受當(dāng)前的輸入信號(hào)控制，與電路原來(lái)的狀態(tài)無(wú)關(guān)，電路中沒(méi)有反饋通路，不含記憶元件。典型組合邏輯功能電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)字比較器、并行多位.加法器、只讀存儲(chǔ)器等。

2． 編碼器的邏輯功能是將N個(gè)電平信號(hào)編程對(duì)應(yīng)的n位二進(jìn)制碼，其中N≤2n。

3．3線-8線譯碼器74LS138輸入3位二進(jìn)制碼，輸出8個(gè)表示不同輸入碼組的低電平有效的信號(hào)。當(dāng)使能有效時(shí)，3線-8線譯碼器的輸出是輸入碼變量全部最小項(xiàng)的反函數(shù)。

4．七段顯示譯碼器輸入4位二進(jìn)制代碼，輸出7個(gè)控制數(shù)碼顯示管段極的信號(hào)。正常顯示時(shí)，共陰顯示管的公共極接低電位，段極信號(hào)高電平有效；共陽(yáng)顯示管的公共極接高電位，段極信號(hào)低電平有效。

5．?dāng)?shù)據(jù)選擇器的邏輯功能是根據(jù)n位選擇碼的狀態(tài)從2n個(gè)數(shù)據(jù)輸入中選擇一個(gè)到輸出。如4選1數(shù)據(jù)選擇器74LS153、8選1數(shù)據(jù)選擇器74LS151。

6．當(dāng)多位數(shù)二進(jìn)制數(shù)相加時(shí)，每一位的加運(yùn)算不僅需要考慮本位的兩個(gè)加數(shù)，還要考慮低位的進(jìn)位，稱為“全加”運(yùn)算。全加器實(shí)現(xiàn)的是三個(gè)一位的二進(jìn)制數(shù)加法運(yùn)算，輸出一位二進(jìn)制運(yùn)算和以及向高位的進(jìn)位信號(hào)。

7．?dāng)?shù)值比較器7485的功能是對(duì)輸入的兩組4位的二進(jìn)制數(shù)A（A3~A0）和B（B3~B0）進(jìn)行比較，用三個(gè)高電平有效的開關(guān)量A>B、Ab，a

8．邏輯函數(shù)式中的互補(bǔ)變量是存在競(jìng)爭(zhēng)條件的變量，該變量變化時(shí)可能產(chǎn)生冒險(xiǎn)現(xiàn)象。消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有加選通信號(hào)、修改邏輯設(shè)計(jì)增加冗余項(xiàng)、加濾波電容。

第五章

1．雙穩(wěn)態(tài)觸發(fā)器是時(shí)序邏輯電路的基本元件。根據(jù)激勵(lì)功能分為 RS、D、JK、T和T’觸發(fā)器。觸發(fā)器的觸發(fā)方式分為直接觸發(fā)、電平觸發(fā)和邊沿觸發(fā)。直接觸發(fā)的觸發(fā)器狀態(tài)變化只受激勵(lì)信號(hào)控制；電平觸發(fā)的觸發(fā)器在使能電平有效時(shí)狀態(tài)隨激勵(lì)功能改變；邊沿觸發(fā)的觸發(fā)器在CP脈沖信號(hào)的有效邊沿時(shí)狀態(tài)隨激勵(lì)功能改變。

2．觸發(fā)器的特性方程描述了觸發(fā)條件滿足時(shí)次態(tài)與激勵(lì)、現(xiàn)態(tài)的邏輯關(guān)系。

D觸發(fā)器的特性方程Qn+1=D，JK觸發(fā)器的特性方程Qn?1?JQn?KQn，T觸發(fā)器的特性方程Qn?1?T?Qn。

第六章

1．時(shí)序邏輯電路的輸出不僅與當(dāng)前的輸入有關(guān)，還與其原來(lái)的輸出狀態(tài)有關(guān)，具有記憶功能。電路含有記憶元件（雙穩(wěn)態(tài)觸發(fā)器），電路中有反饋路徑。時(shí)序邏輯典型功能電路寄存器、鎖存器、計(jì)數(shù)器、靜態(tài)隨機(jī)存儲(chǔ)器等。

2.時(shí)序邏輯電路根據(jù)電路中觸發(fā)器的時(shí)鐘控制方式分為同步和異步兩種。同步時(shí)序電路中所有觸發(fā)器由同一時(shí)鐘信號(hào)控制，觸發(fā)器的狀態(tài)變化是同時(shí)進(jìn)行的。異步時(shí)序電路中至少有一個(gè)觸發(fā)器的時(shí)鐘信號(hào)源與其他觸發(fā)器不同，各觸發(fā)器的次態(tài)是在其自身的時(shí)鐘控制有效時(shí)才會(huì)產(chǎn)生，電路的狀態(tài)變化不同步。3.從電路輸出的控制方式分類，時(shí)序邏輯電路可分為米利(Mealy)型時(shí)序電路和莫爾(Moore)型時(shí)序電路。米利型時(shí)序邏輯電路的輸出是觸發(fā)器狀態(tài)和外部輸入控制的組合邏輯函數(shù)；莫爾型時(shí)序邏輯電路的輸出僅受觸發(fā)器狀態(tài)控制，與外部輸入無(wú)關(guān)。

4.計(jì)數(shù)器在數(shù)字系統(tǒng)中可以實(shí)現(xiàn)計(jì)數(shù)、狀態(tài)機(jī)、信號(hào)分頻、定時(shí)、延時(shí)等功能，移位寄存器在數(shù)字系統(tǒng)中可以實(shí)現(xiàn)移存型計(jì)數(shù)、狀態(tài)機(jī)、信號(hào)傳輸方式轉(zhuǎn)換等功能。

5．集成計(jì)數(shù)器可以利用輸出狀態(tài)控制反饋清零或反饋置數(shù)來(lái)減少有效狀態(tài)數(shù)。當(dāng)計(jì)數(shù)器的清零或預(yù)置控制為異步方式時(shí)，產(chǎn)生控制信號(hào)的狀態(tài)為無(wú)效狀態(tài)；當(dāng)計(jì)數(shù)器的清零或預(yù)置控制方式為同步方式（CP脈沖必須同時(shí)有效）時(shí)，產(chǎn)生控制信號(hào)的狀態(tài)為有效效態(tài)。6．集成計(jì)數(shù)器可以通過(guò)級(jí)聯(lián)使有效狀態(tài)數(shù)增加（級(jí)聯(lián)計(jì)數(shù)器的模相乘）。

7．移存型計(jì)數(shù)器的狀態(tài)碼周期性循環(huán)變化，并且具有移位特性。移位寄存器采用輸出狀態(tài)控制串行輸入可以實(shí)現(xiàn)移存型計(jì)數(shù)器。

第七章

1．多諧振蕩器沒(méi)有穩(wěn)定狀態(tài)，輸出自動(dòng)在“0”和“1”兩個(gè)暫穩(wěn)態(tài)間切換，能夠產(chǎn)生頻率一定的矩形脈沖信號(hào)。

2．施密特觸發(fā)器的輸入可以是模擬信號(hào)，輸出是具有兩個(gè)穩(wěn)定狀態(tài)的數(shù)字信號(hào)。在輸入信號(hào)上升達(dá)到上觸發(fā)電平UT+時(shí)或下降達(dá)到下觸發(fā)電平UT-時(shí)，輸出電平翻轉(zhuǎn)。施密特觸發(fā)器能夠?qū)斎胄盘?hào)幅度進(jìn)行整形。

3． 單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)定狀態(tài)。在輸入信號(hào)激勵(lì)下，輸出進(jìn)入暫穩(wěn)態(tài)，然后自動(dòng)回到穩(wěn)態(tài)，從而產(chǎn)生寬度恒定的脈沖信號(hào)，單穩(wěn)態(tài)觸發(fā)器可以對(duì)輸入信號(hào)的寬度進(jìn)行整形或?qū)崿F(xiàn)延時(shí)、定時(shí)功能。

4． 555定時(shí)器有兩個(gè)模擬量的輸入，一個(gè)開關(guān)量輸出和一個(gè)放電管的OC輸出。兩個(gè)輸入分別和兩個(gè)參考電平U+、U-比較。當(dāng)兩個(gè)輸入都高于其比較電平時(shí)，輸出為低電平、放電管導(dǎo)通；當(dāng)兩個(gè)輸入都低于其比較電平時(shí)，輸出為高電平、放電管截止；當(dāng)輸入信號(hào)的幅度都在兩個(gè)參考電平之間時(shí)，輸出保持原狀態(tài)。

5． 555定時(shí)器的參考電平U+=0.5U－。U+可以通過(guò)555定時(shí)器的CON端（5腳）外加電壓控制，當(dāng)CON端（5腳）不加控制電壓時(shí)，U+等于三分之二的電源電壓值。

6． 可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器在電路處于暫穩(wěn)態(tài)時(shí)，新的觸發(fā)脈沖可以使暫穩(wěn)態(tài)過(guò)程重新開始，輸出脈沖的寬度可以由觸發(fā)信號(hào)控制無(wú)限延長(zhǎng)。在輸入脈沖周期小于電路的暫穩(wěn)態(tài)時(shí)間時(shí)，電路不能回到穩(wěn)態(tài)。

第八章

1． 隨機(jī)存儲(chǔ)器RAM能夠隨時(shí)在存儲(chǔ)器任意指定的單元中存、取信息，但系統(tǒng)斷電后存儲(chǔ)信息丟失。只讀存儲(chǔ)器ROM在系統(tǒng)運(yùn)行中ROM只能讀出指定單元中的信息但不能修改信息，系統(tǒng)斷電存儲(chǔ)器的信息不會(huì)丟失。

2． 存儲(chǔ)器的地址碼位數(shù)n決定了存儲(chǔ)器所含的存儲(chǔ)單元的個(gè)數(shù)N（N =2 n），即存儲(chǔ)器的字?jǐn)?shù)。存儲(chǔ)器數(shù)據(jù)線的位數(shù)m決定了存儲(chǔ)器的字長(zhǎng)。存儲(chǔ)器含有的存儲(chǔ)元總數(shù)稱為存儲(chǔ)容量M，M = N× m（容量等于字?jǐn)?shù)乘以字長(zhǎng)）。

3． 當(dāng)存儲(chǔ)系統(tǒng)的信息字?jǐn)?shù)或字長(zhǎng)超過(guò)所選存儲(chǔ)器的的字?jǐn)?shù)或字長(zhǎng)時(shí)需要擴(kuò)展。擴(kuò)展需要的存儲(chǔ)器數(shù)量=擴(kuò)展后的總存儲(chǔ)容量÷單片存儲(chǔ)器容量。

第九章

1． R-2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的輸出電壓范圍與參考電壓的幅值有關(guān)，轉(zhuǎn)換分辨率取決于輸入數(shù)字碼的位數(shù)。

2． 數(shù)模轉(zhuǎn)換器輸出的模擬電壓Uo與輸入的數(shù)字值ND成正比，Uo=NDULSB；其中分辨電壓ULSB?Uref2n，Uref是參考基準(zhǔn)電壓。3．模數(shù)轉(zhuǎn)換器的輸出數(shù)字值ND?ui，根據(jù)量化方式不同ND的取值可以去零留整或四ULSB舍五入，轉(zhuǎn)換誤差ε≈ui-NDULSB。模數(shù)轉(zhuǎn)換器的最大輸入電壓uimax=ULSB（2n-1），ULSB?(2n?1)Uref2n?Uref.4． 并行ADC的轉(zhuǎn)換速度最快，但分辨率提高時(shí)器件成本劇增。逐位逼近ADC的性價(jià)比高，分辨率較高，轉(zhuǎn)換速度較快。雙積分ADC的分辨率可以很高，抗周期性干擾能力強(qiáng)，轉(zhuǎn)換速度最低。

參考習(xí)題：

1.2、1.3、1.6、1.7、1.9、2.3、2.4、2.5、2.6、2.12、3.5、3.8、3.13、4.4、4.9、4.10、4.12、5.2、5.3、5.13、6.11、6.17、6.26、6.29、7.5、7.10、8.4、8.5、9.10、9.13、9.14、9.21

第五篇：數(shù)電部分概念總結(jié)

數(shù)電部分概念總結(jié)

第一章

1.數(shù)制的表示方法以及相互之間的轉(zhuǎn)換：十進(jìn)制數(shù)、二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)

2．碼制

（1）n位有符號(hào)二進(jìn)制數(shù)的編碼——正數(shù)編碼的符號(hào)位為0、負(fù)數(shù)編碼的符號(hào)位為1。

正數(shù)的原碼、反碼、補(bǔ)碼相同。

負(fù)數(shù)原碼的數(shù)值位等于二進(jìn)制真值的絕對(duì)值。

負(fù)數(shù)反碼的數(shù)值位為二進(jìn)制真值的絕對(duì)值各位取反；

負(fù)數(shù)補(bǔ)碼的數(shù)值位為二進(jìn)制真值的絕對(duì)值各位取反后加1。

（2）二——十進(jìn)制編碼——BCD碼是用四位二進(jìn)制碼對(duì)十進(jìn)制數(shù)符編碼，分為8421BCD、5421BCD、2421BCD等有權(quán)碼和余三BCD、格雷BCD等無(wú)權(quán)碼。

有權(quán)BCD碼的碼符權(quán)值疊加后等于其代表的十進(jìn)制數(shù)符值，無(wú)權(quán)BCD碼的碼符沒(méi)有權(quán)值意義。

十進(jìn)制數(shù)用BCD碼表示時(shí)，各碼組的位權(quán)仍為10的n次冪，例如，個(gè)位組碼的位權(quán)為100、十位組碼的位權(quán)為101、百位組碼的位權(quán)為102、……。

（3）可靠性代碼具有易于交錯(cuò)的編碼規(guī)則——格雷碼相鄰碼組只有一位碼符不同，奇偶校驗(yàn)碼的校驗(yàn)位反映了信息位中1符個(gè)數(shù)的奇偶性（校驗(yàn)位與信息位中1符的總個(gè)數(shù)為奇或偶）。

第二章

1．邏輯函數(shù)的基本概念和表示方法（真值表、邏輯式、邏輯圖、波形圖）。

2．邏輯代數(shù)的基本定律（德?摩根定律）和常用公式。

3．邏輯代數(shù)的對(duì)偶規(guī)則、反演規(guī)則、代入規(guī)則。

4．邏輯函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（包含函數(shù)所有變量的與項(xiàng)）和最小項(xiàng)和式∑mi。

5．一般與或表達(dá)式可以通過(guò)對(duì)與項(xiàng)乘互補(bǔ)缺失變量之和構(gòu)成最小項(xiàng)表達(dá)式。

6．邏輯函數(shù)的最簡(jiǎn)與或表達(dá)式是與項(xiàng)最少、與項(xiàng)中變量最少的函數(shù)式；最簡(jiǎn)或與表達(dá)式是或項(xiàng)最少、或項(xiàng)中變量最少的函數(shù)式。

8．邏輯函數(shù)的化簡(jiǎn)

（1）公式法化簡(jiǎn)。

（2）卡諾圖法化簡(jiǎn)。

（3）具有無(wú)關(guān)項(xiàng)di的邏輯函數(shù)表達(dá)式及其化簡(jiǎn)。

第三章

1．TTL邏輯門電路的輸入級(jí)和輸出級(jí)都采用三極管。TTL電路的速度高，輸出級(jí)采用推挽形式，帶負(fù)載能力強(qiáng)，速度快。

2.CMOS邏輯門是用成對(duì)溝道互補(bǔ)（N、P）、開啟電壓絕對(duì)值相同的MOS管組成邏輯門電路。CMOS電路的工作電源范圍寬，靜態(tài)功耗極小、輸出擺幅大，抗干擾能力強(qiáng)。

3．OC（集電極開路）或OD（漏極開路）邏輯門的輸出為低電平或高阻狀態(tài)。OC(OD)邏輯門可以互相連接并接上拉電阻后實(shí)現(xiàn)“線與”功能（并接后的輸出函數(shù)等于各OC（OD）邏輯門的輸出函數(shù)相與）。

4．三態(tài)（TSL）邏輯門具有輸出使能控制，使電路的輸出有高電平、低電平、高阻三種狀態(tài)，要構(gòu)成雙向數(shù)據(jù)總線必須采用三態(tài)門。

5．當(dāng)三態(tài)門的使能無(wú)效時(shí)，輸出為高阻狀態(tài)；當(dāng)三態(tài)門的使能有效時(shí)，輸出與輸入滿足邏輯門的運(yùn)算功能。當(dāng)三態(tài)門輸出并接時(shí)，任意時(shí)刻只能有一個(gè)三態(tài)門的使能有效。

6．傳輸門是控制模擬信號(hào)的開關(guān)器件，從多路模擬信號(hào)中選擇一路信號(hào)必須采用傳輸門；而從多路數(shù)字信號(hào)中選擇一路信號(hào)可以采用數(shù)據(jù)選擇器、三態(tài)門或傳輸門。

第四章

1．組合邏輯電路的輸出只受當(dāng)前的輸入信號(hào)控制，與電路原來(lái)的狀態(tài)無(wú)關(guān)，電路中沒(méi)有反饋通路，不含記憶元件。典型組合邏輯功能電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)字比較器、并行多位.加法器、只讀存儲(chǔ)器等。

2．編碼器的邏輯功能是將N個(gè)電平信號(hào)編程對(duì)應(yīng)的n位二進(jìn)制碼，其中N≤2n。

3．3線-8線譯碼器74LS138輸入3位二進(jìn)制碼，輸出8個(gè)表示不同輸入碼組的低電平有效的信號(hào)。當(dāng)使能有效時(shí)，3線-8線譯碼器的輸出是輸入碼變量全部最小項(xiàng)的反函數(shù)。

4．七段顯示譯碼器輸入4位二進(jìn)制代碼，輸出7個(gè)控制數(shù)碼顯示管段極的信號(hào)。正常顯示時(shí)，共陰顯示管的公共極接低電位，段極信號(hào)高電平有效；共陽(yáng)顯示管的公共極接高電位，段極信號(hào)低電平有效。

5．?dāng)?shù)據(jù)選擇器的邏輯功能是根據(jù)n位選擇碼的狀態(tài)從2n個(gè)數(shù)據(jù)輸入中選擇一個(gè)到輸出。如4選1數(shù)據(jù)選擇器74LS153、8選1數(shù)據(jù)選擇器74LS151。

6．當(dāng)多位數(shù)二進(jìn)制數(shù)相加時(shí)，每一位的加運(yùn)算不僅需要考慮本位的兩個(gè)加數(shù)，還要考慮低位的進(jìn)位，稱為“全加”運(yùn)算。全加器實(shí)現(xiàn)的是三個(gè)一位的二進(jìn)制數(shù)加法運(yùn)算，輸出一位二進(jìn)制運(yùn)算和以及向高位的進(jìn)位信號(hào)。

7．?dāng)?shù)值比較器7485的功能是對(duì)輸入的兩組4位的二進(jìn)制數(shù)A（A3~A0）和B（B3~B0）進(jìn)行比較，用三個(gè)高電平有效的開關(guān)量A>B、Ab，a

8．邏輯函數(shù)式中的互補(bǔ)變量是存在競(jìng)爭(zhēng)條件的變量，該變量變化時(shí)可能產(chǎn)生冒險(xiǎn)現(xiàn)象。消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有加選通信號(hào)、修改邏輯設(shè)計(jì)增加冗余項(xiàng)、加濾波電容。

第五章

1．雙穩(wěn)態(tài)觸發(fā)器是時(shí)序邏輯電路的基本元件。根據(jù)激勵(lì)功能分為

RS、D、JK、T和T’觸發(fā)器。觸發(fā)器的觸發(fā)方式分為直接觸發(fā)、電平觸發(fā)和邊沿觸發(fā)。直接觸發(fā)的觸發(fā)器狀態(tài)變化只受激勵(lì)信號(hào)控制；電平觸發(fā)的觸發(fā)器在使能電平有效時(shí)狀態(tài)隨激勵(lì)功能改變；邊沿觸發(fā)的觸發(fā)器在CP脈沖信號(hào)的有效邊沿時(shí)狀態(tài)隨激勵(lì)功能改變。

2．觸發(fā)器的特性方程描述了觸發(fā)條件滿足時(shí)次態(tài)與激勵(lì)、現(xiàn)態(tài)的邏輯關(guān)系。

D觸發(fā)器的特性方程Qn+1=D，JK觸發(fā)器的特性方程，T觸發(fā)器的特性方程。

第六章

1．時(shí)序邏輯電路的輸出不僅與當(dāng)前的輸入有關(guān)，還與其原來(lái)的輸出狀態(tài)有關(guān)，具有記憶功能。電路含有記憶元件（雙穩(wěn)態(tài)觸發(fā)器），電路中有反饋路徑。時(shí)序邏輯典型功能電路寄存器、鎖存器、計(jì)數(shù)器、靜態(tài)隨機(jī)存儲(chǔ)器等。

2.時(shí)序邏輯電路根據(jù)電路中觸發(fā)器的時(shí)鐘控制方式分為同步和異步兩種。同步時(shí)序電路中所有觸發(fā)器由同一時(shí)鐘信號(hào)控制，觸發(fā)器的狀態(tài)變化是同時(shí)進(jìn)行的。異步時(shí)序電路中至少有一個(gè)觸發(fā)器的時(shí)鐘信號(hào)源與其他觸發(fā)器不同，各觸發(fā)器的次態(tài)是在其自身的時(shí)鐘控制有效時(shí)才會(huì)產(chǎn)生，電路的狀態(tài)變化不同步。

3.從電路輸出的控制方式分類，時(shí)序邏輯電路可分為米利(Mealy)型時(shí)序電路和莫爾(Moore)型時(shí)序電路。米利型時(shí)序邏輯電路的輸出是觸發(fā)器狀態(tài)和外部輸入控制的組合邏輯函數(shù)；莫爾型時(shí)序邏輯電路的輸出僅受觸發(fā)器狀態(tài)控制，與外部輸入無(wú)關(guān)。

4.計(jì)數(shù)器在數(shù)字系統(tǒng)中可以實(shí)現(xiàn)計(jì)數(shù)、狀態(tài)機(jī)、信號(hào)分頻、定時(shí)、延時(shí)等功能，移位寄存器在數(shù)字系統(tǒng)中可以實(shí)現(xiàn)移存型計(jì)數(shù)、狀態(tài)機(jī)、信號(hào)傳輸方式轉(zhuǎn)換等功能。

5．集成計(jì)數(shù)器可以利用輸出狀態(tài)控制反饋清零或反饋置數(shù)來(lái)減少有效狀態(tài)數(shù)。當(dāng)計(jì)數(shù)器的清零或預(yù)置控制為異步方式時(shí)，產(chǎn)生控制信號(hào)的狀態(tài)為無(wú)效狀態(tài)；當(dāng)計(jì)數(shù)器的清零或預(yù)置控制方式為同步方式（CP脈沖必須同時(shí)有效）時(shí)，產(chǎn)生控制信號(hào)的狀態(tài)為有效效態(tài)。

6．集成計(jì)數(shù)器可以通過(guò)級(jí)聯(lián)使有效狀態(tài)數(shù)增加（級(jí)聯(lián)計(jì)數(shù)器的模相乘）。

7．移存型計(jì)數(shù)器的狀態(tài)碼周期性循環(huán)變化，并且具有移位特性。移位寄存器采用輸出狀態(tài)控制串行輸入可以實(shí)現(xiàn)移存型計(jì)數(shù)器。

第七章

1．多諧振蕩器沒(méi)有穩(wěn)定狀態(tài)，輸出自動(dòng)在“0”和“1”兩個(gè)暫穩(wěn)態(tài)間切換，能夠產(chǎn)生頻率一定的矩形脈沖信號(hào)。

2．施密特觸發(fā)器的輸入可以是模擬信號(hào)，輸出是具有兩個(gè)穩(wěn)定狀態(tài)的數(shù)字信號(hào)。在輸入信號(hào)上升達(dá)到上觸發(fā)電平UT+時(shí)或下降達(dá)到下觸發(fā)電平UT-時(shí)，輸出電平翻轉(zhuǎn)。施密特觸發(fā)器能夠?qū)斎胄盘?hào)幅度進(jìn)行整形。

3．單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)定狀態(tài)。在輸入信號(hào)激勵(lì)下，輸出進(jìn)入暫穩(wěn)態(tài)，然后自動(dòng)回到穩(wěn)態(tài)，從而產(chǎn)生寬度恒定的脈沖信號(hào)，單穩(wěn)態(tài)觸發(fā)器可以對(duì)輸入信號(hào)的寬度進(jìn)行整形或?qū)崿F(xiàn)延時(shí)、定時(shí)功能。

4．555定時(shí)器有兩個(gè)模擬量的輸入，一個(gè)開關(guān)量輸出和一個(gè)放電管的OC輸出。兩個(gè)輸入分別和兩個(gè)參考電平U+、U-比較。當(dāng)兩個(gè)輸入都高于其比較電平時(shí)，輸出為低電平、放電管導(dǎo)通；當(dāng)兩個(gè)輸入都低于其比較電平時(shí)，輸出為高電平、放電管截止；當(dāng)輸入信號(hào)的幅度都在兩個(gè)參考電平之間時(shí)，輸出保持原狀態(tài)。

5．555定時(shí)器的參考電平U+=0.5U－。U+可以通過(guò)555定時(shí)器的CON端（5腳）外加電壓控制，當(dāng)CON端（5腳）不加控制電壓時(shí)，U+等于三分之二的電源電壓值。

6．可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器在電路處于暫穩(wěn)態(tài)時(shí)，新的觸發(fā)脈沖可以使暫穩(wěn)態(tài)過(guò)程重新開始，輸出脈沖的寬度可以由觸發(fā)信號(hào)控制無(wú)限延長(zhǎng)。在輸入脈沖周期小于電路的暫穩(wěn)態(tài)時(shí)間時(shí)，電路不能回到穩(wěn)態(tài)。

第八章

1．隨機(jī)存儲(chǔ)器RAM能夠隨時(shí)在存儲(chǔ)器任意指定的單元中存、取信息，但系統(tǒng)斷電后存儲(chǔ)信息丟失。只讀存儲(chǔ)器ROM在系統(tǒng)運(yùn)行中ROM只能讀出指定單元中的信息但不能修改信息，系統(tǒng)斷電存儲(chǔ)器的信息不會(huì)丟失。

2．存儲(chǔ)器的地址碼位數(shù)n決定了存儲(chǔ)器所含的存儲(chǔ)單元的個(gè)數(shù)N（N

=2

n），即存儲(chǔ)器的字?jǐn)?shù)。存儲(chǔ)器數(shù)據(jù)線的位數(shù)m決定了存儲(chǔ)器的字長(zhǎng)。存儲(chǔ)器含有的存儲(chǔ)元總數(shù)稱為存儲(chǔ)容量M，M

=

N×

m（容量等于字?jǐn)?shù)乘以字長(zhǎng)）。

3．當(dāng)存儲(chǔ)系統(tǒng)的信息字?jǐn)?shù)或字長(zhǎng)超過(guò)所選存儲(chǔ)器的的字?jǐn)?shù)或字長(zhǎng)時(shí)需要擴(kuò)展。擴(kuò)展需要的存儲(chǔ)器數(shù)量=擴(kuò)展后的總存儲(chǔ)容量÷單片存儲(chǔ)器容量。

第九章

1．R-2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的輸出電壓范圍與參考電壓的幅值有關(guān)，轉(zhuǎn)換分辨率取決于輸入數(shù)字碼的位數(shù)。

2．?dāng)?shù)模轉(zhuǎn)換器輸出的模擬電壓Uo與輸入的數(shù)字值ND成正比，Uo=NDULSB；其中分辨電壓，Uref是參考基準(zhǔn)電壓。

3．模數(shù)轉(zhuǎn)換器的輸出數(shù)字值ND，根據(jù)量化方式不同ND的取值可以去零留整或四舍五入，轉(zhuǎn)換誤差ε≈ui-NDULSB。模數(shù)轉(zhuǎn)換器的最大輸入電壓uimax=ULSB（2n-1），ULSB.4．

并行ADC的轉(zhuǎn)換速度最快，但分辨率提高時(shí)器件成本劇增。逐位逼近ADC的性價(jià)比高，分辨率較高，轉(zhuǎn)換速度較快。雙積分ADC的分辨率可以很高，抗周期性干擾能力強(qiáng)，轉(zhuǎn)換速度最低。

參考習(xí)題：

1.2、1.3、1.6、1.7、1.9、2.3、2.4、2.5、2.6、2.12、3.5、3.8、3.13、4.4、4.9、4.10、4.12、5.2、5.3、5.13、6.11、6.17、6.26、6.29、7.5、7.10、8.4、8.5、9.10、9.13、9.14、9.21