第一篇：EDA讀后感（范文模版）

有關(guān)EDA書籍的讀后感

在大二的下學(xué)期，我們做的數(shù)電課程設(shè)計(jì)用的EDA仿真工具，那時(shí)開(kāi)始對(duì)EDA有了初步的認(rèn)識(shí)。第一感覺(jué)就是EDA真的很方便，通過(guò)VHDL語(yǔ)言以及運(yùn)行仿真在下載到芯片就可以模擬出相應(yīng)硬件電路的區(qū)別。

在這學(xué)期我們開(kāi)設(shè)了這們課，當(dāng)然對(duì)EDA也有了更深的認(rèn)識(shí)。EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。推薦三本有關(guān)EDA的書籍?！禘DA技術(shù)及應(yīng)用》本書主要講述了EDA技術(shù)的特點(diǎn)、概念和數(shù)字系統(tǒng)的設(shè)計(jì)方法，VHDL語(yǔ)言的基本語(yǔ)法特點(diǎn)、程序結(jié)構(gòu)、常用語(yǔ)句以及相關(guān)基礎(chǔ)知識(shí)以及一些典型的基本門電路、組合邏輯電路和時(shí)序邏輯電路VHDL語(yǔ)言的實(shí)現(xiàn)方式。還有目前的主要的芯片制造商Aitera公司的綜合開(kāi)發(fā)軟件的特點(diǎn)和使用，還有EDA技術(shù)在不同專業(yè)的工程應(yīng)用案例以及一些綜合實(shí)驗(yàn)教程?！稊?shù)字電路EDA設(shè)計(jì)與應(yīng)用》本書以數(shù)字電路的EDA設(shè)計(jì)為主線，結(jié)合豐富的實(shí)例，按照由淺入深的學(xué)習(xí)規(guī)律，逐步引入EDA技術(shù)和工具，圖文并茂，重點(diǎn)突出。全書分為三部分。第一部分是基礎(chǔ)篇，介紹EDA技術(shù)和硬件描述語(yǔ)言。第二部分是軟件操作篇，主要介紹MAX+plus II和Quartus II軟件工具的使用。第三部分是設(shè)計(jì)應(yīng)用篇，通過(guò)大量典型的應(yīng)用實(shí)例，使讀者掌握數(shù)字系統(tǒng)EDA設(shè)計(jì)的方法和技巧。還有一本就是《EDA與可編程實(shí)驗(yàn)教程》本書主要就介紹一些EDA的實(shí)驗(yàn)教程，是不可或缺的實(shí)驗(yàn)性教程。

閱讀的書籍：

1.《EDA技術(shù)及應(yīng)用》 孫宏國(guó)，周磊編 北京機(jī)械工業(yè)出版社 2013

2.《數(shù)字電路EDA設(shè)計(jì)與應(yīng)用》 聶小燕，魯才編 北京人民郵電出版社 2010.04

3.《EDA與可編程實(shí)驗(yàn)教程》 羅中華，楊戈編 重慶大學(xué)出版社 2007

第二篇：EDA技術(shù)應(yīng)用讀后感

EDA技術(shù)應(yīng)用讀后感

大三的第一學(xué)期我們學(xué)一門關(guān)于EDA技術(shù)的課程，雖然對(duì)于這個(gè)名稱不算陌生，之前也聽(tīng)過(guò)，但是它有什么功能卻什么也不知道。今天在老師的引導(dǎo)下我們讀了一些關(guān)于這方面的文章，初步的對(duì)EDA有了一定的認(rèn)識(shí)。DA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)已經(jīng)成為當(dāng)今世界電子技術(shù)發(fā)展的重要領(lǐng)域之一。

電子設(shè)計(jì)的必由之路是數(shù)字化，電子系統(tǒng)的發(fā)展到現(xiàn)在已經(jīng)很多年了，經(jīng)過(guò)多年的發(fā)展，現(xiàn)在的發(fā)展正是最迅速最完美的時(shí)期。EDA的發(fā)展涉及多方面，例如，教學(xué)方面，在科學(xué)研究和新產(chǎn)品開(kāi)發(fā)方面，產(chǎn)品的設(shè)計(jì)與制作方面。隨州EDA技術(shù)的發(fā)展，世界各國(guó)都積極的行動(dòng)了起來(lái)，我國(guó)也積極響應(yīng)世界的發(fā)展趨勢(shì)大力提倡技術(shù)的發(fā)展。EDA技術(shù)越來(lái)越廣泛的應(yīng)用，電子產(chǎn)品的日新月異，這項(xiàng)技術(shù)已經(jīng)成為電子設(shè)計(jì)的何核心，我們作為新一代的大學(xué)生更應(yīng)該深刻認(rèn)識(shí)這一點(diǎn)，努力學(xué)習(xí)知識(shí)，做一名有價(jià)值的中國(guó)人。

《EDA技術(shù)的應(yīng)用與發(fā)展》 作者：張曉霞來(lái)源：《中國(guó)新技術(shù)新產(chǎn)品》 2012-5-25期刊

《EDA技術(shù)的發(fā)展與應(yīng)用現(xiàn)狀》 作者：張楊林來(lái)源：《當(dāng)代農(nóng)機(jī)》 2007-4-25期刊 《EDA技術(shù)的發(fā)展》作者：江冰來(lái)源：《河海大學(xué)常州分校學(xué)報(bào)》 2004-6-25期刊

建議：希望老師可以上課聲音大一點(diǎn)，盡量有耐心的講的細(xì)一點(diǎn)。課堂可以多做一些演示方

便我們理解。

第三篇：有關(guān)EDA技術(shù)的讀后感

有關(guān)EDA技術(shù)的讀后感

經(jīng)過(guò)大二下學(xué)期數(shù)電課本知識(shí)以及相關(guān)EDA實(shí)驗(yàn)的訓(xùn)練，再加上最近選修課的學(xué)習(xí)和課余有關(guān)EDA技術(shù)及應(yīng)用電子書籍的閱讀，我對(duì)EDA技術(shù)的現(xiàn)代應(yīng)用和發(fā)展前景感觸頗深。EDA技術(shù)（Electronic Design Automation的縮寫）是指電子設(shè)計(jì)自動(dòng)化，EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作?！禘DA技術(shù)及應(yīng)用》主要講述EDA技術(shù)的特點(diǎn)、概念和主要內(nèi)容。取材廣泛，內(nèi)容簡(jiǎn)明，堅(jiān)持案例化教學(xué)，引人大量典型實(shí)例。章節(jié)結(jié)構(gòu)合理，前后知識(shí)點(diǎn)銜接流暢，適合作為本?？聘叩仍盒ｋ娮?、通信、計(jì)算機(jī)、物理等相關(guān)專業(yè)的教材或教師參考書。同時(shí)也是一本不錯(cuò)的入門級(jí)自學(xué)教程?！稊?shù)字電子與EDA技術(shù)》以數(shù)字電子技術(shù)基本理論和基本技能為引導(dǎo)，以EDA平臺(tái)和硬件描述語(yǔ)言為主要設(shè)計(jì)手段，以全面提升學(xué)生的課程應(yīng)用能力為宗旨，將傳統(tǒng)的數(shù)字電子技術(shù)課程和EDA技術(shù)課程深度融合，建立傳統(tǒng)數(shù)字電子技術(shù)設(shè)計(jì)和現(xiàn)代設(shè)計(jì)方法設(shè)計(jì)相結(jié)合的新課程體系。在電子系統(tǒng)設(shè)計(jì)中，突出現(xiàn)代設(shè)計(jì)方法設(shè)計(jì)；在傳統(tǒng)設(shè)計(jì)中，有效的利用EDA工具加強(qiáng)教學(xué)。《電子設(shè)計(jì)自動(dòng)化（EDA）》以CPLD/FPGA系列器件為機(jī)型，從軟件和硬件兩方面講述了微機(jī)的基本原理、指令系統(tǒng)及接口技術(shù)，為EDA綜合設(shè)計(jì)實(shí)例，提供了一些實(shí)用的設(shè)計(jì)實(shí)例，是一本初學(xué)者極易入門的學(xué)習(xí)材料。

通過(guò)對(duì)這些書籍的閱讀我深切的的感受到了EDA技術(shù)的現(xiàn)實(shí)實(shí)用性和良好的發(fā)展前途，我們真的應(yīng)該充分利用這門選修課，深入閱讀有關(guān)方面的書籍，力爭(zhēng)把EDA技術(shù)學(xué)好。

閱讀的書籍：

1、《EDA技術(shù)及應(yīng)用》 萬(wàn)隆、巴奉麗清華大學(xué)出版社2011、102、《數(shù)字電子與EDA技術(shù)》 秦進(jìn)平科學(xué)出版社2011、083、《電子設(shè)計(jì)自動(dòng)化（EDA）》 劉婷婷 李軍北京師范大學(xué)出版社2007、04、

第四篇：EDA實(shí)驗(yàn)報(bào)告

實(shí)驗(yàn)一：

QUARTUS II 軟件使用及組合電路設(shè)計(jì)仿真

實(shí)驗(yàn)?zāi)康模?/p>

學(xué)習(xí)QUARTUS II 軟件的使用，掌握軟件工程的建立，VHDL源文件的設(shè)計(jì)和波形仿真等基本內(nèi)容。

實(shí)驗(yàn)內(nèi)容：

1.四選一多路選擇器的設(shè)計(jì) 基本功能及原理 ：

選擇器常用于信號(hào)的切換，四選一選擇器常用于信號(hào)的切換，四選一選擇器可以用于4路信號(hào)的切換。四選一選擇器有四個(gè)輸入端a,b,c,d，兩個(gè)信號(hào)選擇端s(0)和s(1)及一個(gè)信號(hào)輸出端y。當(dāng)s輸入不同的選擇信號(hào)時(shí)，就可以使a,b,c,d中某一個(gè)相應(yīng)的輸入信號(hào)與輸出y端接通。

邏輯符號(hào)如下：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上四選一選擇器的VHDL源程序后就可以對(duì)它進(jìn)行編譯了，編譯的最終目的是為了生成可以進(jìn)行仿真、定時(shí)分析及下載到可編程器件的相關(guān)文件。仿真分析：

仿真結(jié)果如下圖所示

分析：

由仿真圖可以得到以下結(jié)論：

當(dāng)s=0(00)時(shí)y=a;當(dāng)s=1(01)時(shí)y=b；當(dāng) s=2(10)時(shí)y=c；當(dāng)s=3(11)時(shí)y=d。符合我們最開(kāi)始設(shè)想的功能設(shè)計(jì)，這說(shuō)明源程序正確。2.七段譯碼器程序設(shè)計(jì) 基本功能及原理：

七段譯碼器是用來(lái)顯示數(shù)字的，7段數(shù)碼是純組合電路，通常的小規(guī)模專用IC，如74或4000系列的器件只能作十進(jìn)制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的，所以輸出表達(dá)都是16進(jìn)制的，為了滿足16進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用VHDL譯碼程序在FPGA或CPLD中實(shí)現(xiàn)。本項(xiàng)實(shí)驗(yàn)很容易實(shí)現(xiàn)這一目的。輸出信號(hào)的7位分別接到數(shù)碼管的7個(gè)段，本實(shí)驗(yàn)中用的數(shù)碼管為共陽(yáng)極的，接有低電平的段發(fā)亮。數(shù)碼管的圖形如下

七段譯碼器的邏輯符號(hào)：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上七段譯碼器的VHDL源程序后就可以對(duì)它進(jìn)行編譯了，編譯的最終目的是為了生成可以進(jìn)行仿真、定時(shí)分析及下載到可編程器件的相關(guān)文件

。仿真分析：

仿真結(jié)果如下圖所示:

分析: 由仿真的結(jié)果可以得到以下結(jié)論：

當(dāng)a=0(0000)時(shí)led7=1000000 此時(shí)數(shù)碼管顯示0； 當(dāng)a=1(0001)時(shí)led7=1111001 此時(shí)數(shù)碼管顯示1； 當(dāng)a=2(0010)時(shí)led7=0100100 此時(shí)數(shù)碼管顯示2； 當(dāng) a=3(0011)時(shí)led7=0110000 此時(shí)數(shù)碼管顯示3； 當(dāng) a=4(0100)時(shí)led7=0011001 此時(shí)數(shù)碼管顯示4； 當(dāng) a=5(0101)時(shí)led7=0010010 此時(shí)數(shù)碼管顯示5； 當(dāng) a=6(0110)時(shí)led7=0000010 此時(shí)數(shù)碼管顯示6； 當(dāng) a=7(0111)時(shí)led7=1111000 此時(shí)數(shù)碼管顯示7； 當(dāng) a=8(1000)時(shí)led7=0000000 此時(shí)數(shù)碼管顯示8； 當(dāng)a=9(1001)時(shí)led7=0010000 此時(shí)數(shù)碼管顯示9； 當(dāng)a=10(1010)時(shí)led7=0001000 此時(shí)數(shù)碼管顯示A； 當(dāng)a=11(1011)時(shí)led7=0000011 此時(shí)數(shù)碼管顯示B； 當(dāng) a=12(1100)時(shí)led7=1000110 此時(shí)數(shù)碼管顯示C； 當(dāng)a=13(1101)時(shí)led7=0100001 此時(shí)數(shù)碼管顯示D； 當(dāng)a=14(1110)時(shí)led7=0000110 此時(shí)數(shù)碼管顯示E； 當(dāng)a=15(1111)時(shí)led7=0001110 此時(shí)數(shù)碼管顯示F；

這完全符合我們最開(kāi)始的功能設(shè)計(jì)，所以可以說(shuō)明源VHDL程序是正確的。

實(shí)驗(yàn)心得：

通過(guò)這次實(shí)驗(yàn)，我基本掌握了QUARTUS II軟件的使用，也掌握了軟件工程的建立，VHDL源文件的設(shè)計(jì)和波形仿真等基本內(nèi)容。在實(shí)驗(yàn)中，我發(fā)現(xiàn)EDA這門課十分有趣，從一個(gè)器件的功能設(shè)計(jì)到程序設(shè)計(jì)，再到編譯成功，最后得到仿真的結(jié)果，這其中的每一步都需要認(rèn)真分析，一遍又一遍的編譯，修改。當(dāng)然，中間出現(xiàn)過(guò)錯(cuò)誤，但我依然不放棄，一點(diǎn)一點(diǎn)的修改，驗(yàn)證，最終終于出現(xiàn)了正確的仿真結(jié)果，雖然有一些毛刺，但是總的來(lái)說(shuō)，不影響整體的結(jié)果。

實(shí)驗(yàn)二：計(jì)數(shù)器設(shè)計(jì)與顯示

實(shí)驗(yàn)?zāi)康模?/p>

（1）熟悉利用QUARTUS II中的原理圖輸入法設(shè)計(jì)組合電路，掌握層次化的設(shè)計(jì)方法；

（2）學(xué)習(xí)計(jì)數(shù)器設(shè)計(jì)，多層次設(shè)計(jì)方法和總線數(shù)據(jù)輸入方式的

仿真，并進(jìn)行電路板下載演示驗(yàn)證。實(shí)驗(yàn)內(nèi)容:

1.完成計(jì)數(shù)器設(shè)計(jì)

基本功能及原理：

本實(shí)驗(yàn)要設(shè)計(jì)一個(gè)含有異步清零和計(jì)數(shù)使能的4位二進(jìn)制加減可控計(jì)數(shù)器，即有一個(gè)清零端和使能端，當(dāng)清零端為1時(shí)異步清零，即所有輸出值都為0，當(dāng)使能端為0時(shí)，計(jì)數(shù)器停止工作，當(dāng)使能端為1時(shí)，正常工作，由時(shí)鐘控制。另外，還應(yīng)該有一個(gè)控制端，當(dāng)控制端為0時(shí)，進(jìn)行減法運(yùn)算，當(dāng)控制端為1時(shí)，進(jìn)行加法運(yùn)算。輸出端有輸出值和進(jìn)位端，當(dāng)進(jìn)行加法運(yùn)算時(shí)，輸出值遞增，當(dāng)減法運(yùn)算時(shí)，輸出值遞減，同時(shí)進(jìn)位端進(jìn)行相應(yīng)的變化。

4位二進(jìn)制加減計(jì)數(shù)器的邏輯符號(hào)：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上4位二進(jìn)制加減計(jì)數(shù)器的VHDL源程序后就可以對(duì)它進(jìn)行編譯了，編譯的最終目的是為了生成可以進(jìn)行仿真、定時(shí)分析及下載到可編程器件的相關(guān)文件。仿真分析： 仿真結(jié)果如下:

分析：

由仿真圖可以得到以下結(jié)論：

當(dāng)enable端為0時(shí)，所有數(shù)值都為0，當(dāng)enable端為1時(shí)，計(jì)數(shù)器正常工作；當(dāng)reset端為1時(shí)，異步清零，所有輸出數(shù)值為0，當(dāng)reset端為0時(shí)，正常工作；當(dāng)updown端為0時(shí)，進(jìn)行減法運(yùn)算，當(dāng)updown為1時(shí)，進(jìn)行加法運(yùn)算；另外，當(dāng)程序進(jìn)行減法運(yùn)算時(shí)，出現(xiàn)借位時(shí)，co為1，其余為0，當(dāng)進(jìn)行加法運(yùn)算時(shí)，出現(xiàn)進(jìn)位時(shí)，co為1，其余為0。圖中所有的功能與我們?cè)O(shè)計(jì)的完全一樣，所以說(shuō)明源程序正確。2.50M分頻器的設(shè)計(jì)

基本功能及原理：

50M分頻器的作用主要是控制后面的數(shù)碼管顯示的快慢。即一個(gè)模為50M的計(jì)數(shù)器，由時(shí)鐘控制，分頻器所有的端口基本和上述4位二進(jìn)制加減計(jì)數(shù)器的端口一樣，原理也基本相同。分頻器的進(jìn)位端（co）用來(lái)控制加減計(jì)數(shù)器的時(shí)鐘，將兩個(gè)器件連接起來(lái)。50M分頻器的邏輯符號(hào)如下：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上50M分頻器的VHDL源程序后就可以對(duì)它進(jìn)行編譯了，編譯的最終目的是為了生成可以進(jìn)行仿真、定時(shí)分析及下載到可編程器件的相關(guān)文件。仿真分析： 結(jié)果如下：

上圖為仿真圖的一部分，由于整個(gè)圖太大，所以顯示一部分即可，其余部分如圖以上圖規(guī)律一直遞增，直到50M為止，然后再重復(fù)，如此循環(huán)。

上圖是部分輸出的顯示，由于整個(gè)圖太大，所以只顯示部分，其余部分如圖遞增。

分析：

由仿真圖可以看出，當(dāng)reset為0，enable為1時(shí)（因?yàn)楸緦?shí)驗(yàn)中計(jì)數(shù)器的模值太大，為了盡可能多的觀察出圖形，可讓reset一直為0，enable一直為1，即一直正常工作），輸出值由0一直遞增到50M，構(gòu)成一個(gè)加法計(jì)數(shù)器，與我們?cè)O(shè)計(jì)的功能一致。3.七段譯碼器程序設(shè)計(jì)

基本功能及原理：

七段譯碼器是用來(lái)顯示數(shù)字的，7段數(shù)碼是純組合電路，通常的小規(guī)模專用IC，如74或4000系列的器件只能作十進(jìn)制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的，所以輸出表達(dá)都是16進(jìn)制的，為了滿足16進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用VHDL譯碼程序在FPGA或CPLD中實(shí)現(xiàn)。本項(xiàng)實(shí)驗(yàn)很容易實(shí)現(xiàn)這一目的。輸出信號(hào)的7位分別接到數(shù)碼管的7個(gè)段，本實(shí)驗(yàn)中用的數(shù)碼管為共陽(yáng)極的，接有低電平的段發(fā)亮。

七段譯碼器的邏輯符號(hào)：

程序設(shè)計(jì)：

軟件編譯：

在編輯器中輸入并保存了以上七段譯碼器的VHDL源程序后就可以對(duì)它進(jìn)行編譯了，編譯的最終目的是為了生成可以進(jìn)行仿真、定時(shí)分析及下載到可編程器件的相關(guān)文件。仿真分析：

仿真結(jié)果如下圖所示:

分析：具體分析與實(shí)驗(yàn)一中七段譯碼器的分析相同，在此不再贅述。計(jì)數(shù)器和譯碼器連接電路的頂層文件原理圖：

原理圖連接好之后就可以進(jìn)行引腳的鎖定，然后將整個(gè)程序下載到已經(jīng)安裝好的電路板上，即可進(jìn)行仿真演示。

實(shí)驗(yàn)心得：

經(jīng)過(guò)本次試驗(yàn)，我學(xué)到了很多。首先，我加強(qiáng)了對(duì)QUARTUS II軟件的掌握；其次，我掌握了電路圖的頂層文件原理圖的連接，學(xué)會(huì)了如何把自己設(shè)計(jì)的程序正確的轉(zhuǎn)化為器件，然后正確的連接起來(lái)，形成一個(gè)整體的功能器件；最后，我學(xué)會(huì)了如何安裝以及如何正確的把完整的程序下載到電路板上，并進(jìn)行演示驗(yàn)證。

實(shí)驗(yàn)三：大作業(yè)設(shè)計(jì)

（循環(huán)彩燈控制器）

實(shí)驗(yàn)?zāi)康模?/p>

綜合應(yīng)用數(shù)字電路的各種設(shè)計(jì)方法，完成一個(gè)較為復(fù)雜的電路設(shè)計(jì)。實(shí)驗(yàn)內(nèi)容：

流水燈（循環(huán)彩燈）的設(shè)計(jì) 設(shè)計(jì)任務(wù)：

設(shè)計(jì)一個(gè)循環(huán)彩燈控制器，該控制器可控制10個(gè)發(fā)光二極管循環(huán)點(diǎn)亮，間隔點(diǎn)亮或者閃爍等花型。要求至少三種以上花型，并用按鍵控制花型之間的轉(zhuǎn)換，用數(shù)碼管顯示花型的序號(hào)。基本原理：

該控制器由兩部分組成，一部分是一個(gè)50M的分頻器，其主要用來(lái)控制花色變化的快慢；另一部分是一個(gè)彩燈控制器，該彩燈控制器可由兩個(gè)開(kāi)關(guān)控制花型的序號(hào)，10個(gè)輸出分別控制10個(gè)發(fā)光二極管的亮暗，當(dāng)輸出為1時(shí)，該發(fā)光二極管亮，輸出為0時(shí)，該二極管滅。將分頻器的co端用來(lái)控制彩燈控制器的時(shí)鐘，將兩個(gè)器件連接起來(lái)。1.分頻器的設(shè)計(jì)

50M分頻器與實(shí)驗(yàn)二中的分頻器一樣，這里不再贅述。2.彩燈控制器的設(shè)計(jì) 基本原理：

該彩燈控制器由時(shí)鐘控制，reset異步清零，enable當(dāng)做使能端，由兩個(gè)開(kāi)關(guān)do(0-1)來(lái)控制選擇不同的花型，10個(gè)輸出端lig(0-9)來(lái)控制10個(gè)LED燈的亮滅。因?yàn)橛昧藘蓚€(gè)開(kāi)關(guān)來(lái)控制花型，所以一共有4種花色。

彩燈控制器的邏輯符號(hào)：

程序設(shè)計(jì)：

3.七段譯碼器的設(shè)計(jì)

七段譯碼器是用來(lái)顯示不同花型的序號(hào)的，其設(shè)計(jì)與實(shí)驗(yàn)一中的設(shè)計(jì)一樣，這里不再贅述。循環(huán)彩燈控制器的原理圖：

仿真波形如下： 第一種花型：

第二種花型：

第三種花型：

第四種花型：

仿真分析：

將以上仿真波形圖和源程序?qū)Ρ?，我們可以看到，仿真出?lái)的波形和我們?cè)O(shè)計(jì)的功能一致，這說(shuō)明源VHDL程序是正確的。實(shí)驗(yàn)心得：

本次試驗(yàn)是在沒(méi)有老師指導(dǎo)的情況下自己完成的，我在參考了網(wǎng)上的程序的情況下，最終成功的設(shè)計(jì)并正確的演示出了循環(huán)彩燈的不同花型。通過(guò)本次試驗(yàn)，我真正的體會(huì)到了DEA這門課的樂(lè)趣，也發(fā)現(xiàn)它對(duì)我們的學(xué)習(xí)和生活帶來(lái)很大的方便。

第五篇：EDA學(xué)習(xí)心得

EDA

專業(yè);姓名；學(xué)號(hào)；學(xué)習(xí)心 得

劉華

201530220109

電氣自動(dòng)化技術(shù)

本學(xué)期對(duì)EDA技術(shù)的學(xué)習(xí)為我的專業(yè)知識(shí)學(xué)習(xí)打開(kāi)了一個(gè)全新的窗口——微電子技術(shù)領(lǐng)域。對(duì)EDA技術(shù)，我更是有了全新的認(rèn)識(shí)。

微電子技術(shù)的進(jìn)步主要表現(xiàn)在大規(guī)模集成電路加工技術(shù)即半導(dǎo)體工藝技術(shù)的發(fā)展上，使得表征半導(dǎo)體工藝水平的線寬已經(jīng)達(dá)到了納米級(jí)。所以，集成電路設(shè)計(jì)正在不斷地向超大規(guī)模、極低功耗和超高速的方向發(fā)展。

而現(xiàn)代電子設(shè)計(jì)技術(shù)的核心已日趨轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動(dòng)化技術(shù)，即EDA技術(shù)。EDA技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、布局布線以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。EDA技術(shù)使得設(shè)計(jì)者的工作僅限于利用軟件的方式，即利用硬件描述語(yǔ)言和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)，這是電子設(shè)計(jì)技術(shù)的一個(gè)巨大進(jìn)步。EDA技術(shù)在進(jìn)入21世紀(jì)后，得到了更大的發(fā)展。嵌入式處理器軟核的成熟，使得SOPC步入大規(guī)模應(yīng)用階段。電子技術(shù)領(lǐng)域全方位融入EDA技術(shù)，除了日益成熟的數(shù)字技術(shù)外，傳統(tǒng)的電路系統(tǒng)設(shè)計(jì)建模理念發(fā)生了重大的變化。同時(shí)，EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容。這些都利于設(shè)計(jì)人員利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)，如全定制或半定制ASIC設(shè)計(jì)，F(xiàn)PGA/CPLD開(kāi)發(fā)應(yīng)用和印制電路板 從EDA技術(shù)的特點(diǎn)不難看出，相比于傳統(tǒng)的數(shù)字電子系統(tǒng)或IC設(shè)計(jì)，EDA技術(shù)擁有獨(dú)特的優(yōu)勢(shì)。在傳統(tǒng)的數(shù)字電子系統(tǒng)或IC設(shè)計(jì)中，手工設(shè)計(jì)占了較大的比例。因此，也存在很多缺點(diǎn)。例如：復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難；由于無(wú)法進(jìn)行硬件系統(tǒng)仿真，如果某一過(guò)程存在錯(cuò)誤，查找和修改十分不便；設(shè)計(jì)過(guò)程中產(chǎn)生大量文檔，不易管理；可移植性差等。相比之下，EDA技術(shù)有很大不同。它運(yùn)用HDL對(duì)數(shù)字系統(tǒng)進(jìn)行抽象的行為與功能描述到具體的內(nèi)部線路結(jié)構(gòu)描述，從而可以在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次進(jìn)行計(jì)算機(jī)模擬驗(yàn)證，保證設(shè)計(jì)過(guò)程的正確性，可以大大降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期。由于有各類庫(kù)的支持，能夠完成各種自動(dòng)設(shè)計(jì)過(guò)程。它極大地簡(jiǎn)化了設(shè)計(jì)文檔的管理，邏輯設(shè)計(jì)仿真測(cè)試技術(shù)也日益強(qiáng)大。VHDL在現(xiàn)在的EDA設(shè)計(jì)中使用最多，也擁有幾乎所有主流EDA工具的支持。VHDL作為一個(gè)規(guī)范語(yǔ)言和建模語(yǔ)言，不僅可以作為系統(tǒng)模擬的建模工具，而且可以作為電路系統(tǒng)的設(shè)計(jì)工具，可以利用軟件工具將VHDL源碼自動(dòng)地轉(zhuǎn)化為文本方式表達(dá)的基本邏輯元件連接圖，即網(wǎng)表文件。這種方法顯然對(duì)于電路自動(dòng)設(shè)計(jì)是一個(gè)極大的推進(jìn)。它具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。EDA技術(shù)良好的可移植性與可 測(cè)試性，將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂向下的設(shè)計(jì)方案中。它不但在整個(gè)設(shè)計(jì)流程上充分利用計(jì)算機(jī)的自動(dòng)設(shè)計(jì)能力、在各個(gè)設(shè)計(jì)層次上利用計(jì)算機(jī)完成不同內(nèi)容的仿真模擬，而且在系統(tǒng)板設(shè)計(jì)結(jié)束后仍可利用計(jì)算機(jī)對(duì)硬件系統(tǒng)進(jìn)行完整的測(cè)試

書中通過(guò)大量的圖示對(duì)PLD硬件特性與編程技術(shù)進(jìn)行了形象的講解，不僅融合了之前學(xué)習(xí)的關(guān)于電路設(shè)計(jì)的知識(shí)還將EDA的技術(shù)加入其中。對(duì)VHDL語(yǔ)言的詳盡講解更是讓我深刻理解了VHDL語(yǔ)言的編程原理。由于本門課程是一門硬件學(xué)習(xí)課程，所以實(shí)驗(yàn)必不可少。通過(guò)課程最后實(shí)驗(yàn)，我體會(huì)一些VHDL語(yǔ)言相對(duì)于其他編程語(yǔ)言的特點(diǎn)。

相對(duì)于其它計(jì)算機(jī)語(yǔ)言的學(xué)習(xí)，如C 或匯編語(yǔ)言，VHDL 具有明顯的特點(diǎn)。這不僅僅是由于VHDL 作為一種硬件描述語(yǔ)言的學(xué)習(xí)需要了解較多的數(shù)字邏輯方面的硬件電路知識(shí)，包括目標(biāo)芯片基本結(jié)構(gòu)方面的知識(shí)更重要的是由于VHDL 描述的對(duì)象始終是客觀的電路系統(tǒng)。由于電路系統(tǒng)內(nèi)部的子系統(tǒng)乃至部分元器件的工作狀態(tài)和工作方式可以是相互獨(dú)立、互不相關(guān)的，也可以是互為因果的。這表明，在任一時(shí)刻，電路系統(tǒng)可以有許多相關(guān)和不相關(guān)的事件同時(shí)并行發(fā)生。例如可以在多個(gè)獨(dú)立的模塊中同時(shí)入行不同方式的數(shù)據(jù)交換和控制信號(hào)傳輸，這種并行工作方式是任何一種基于CPU 的軟件程序語(yǔ)言所無(wú)法描繪和實(shí)現(xiàn)的。傳統(tǒng)的軟件編程語(yǔ)言只能根據(jù)CPU 的工作方式，以排隊(duì)式指令的形式來(lái)對(duì)特定的事件和信息進(jìn)行控制或接收。在CPU 工作的任一時(shí)間段內(nèi)只能完成一種操作。因此，任何復(fù)雜的程序在一個(gè)單CPU 的計(jì)算機(jī)中的運(yùn)行，永遠(yuǎn)是單向和一維的。因而程序設(shè)計(jì)者也幾乎只需以一維的思維模式就可以編程和工作了。

VHDL 雖然也含有類似于軟件編程語(yǔ)言的順序描述語(yǔ)句結(jié)構(gòu)，但其工作方式是完全不同的。軟件語(yǔ)言的語(yǔ)句是根據(jù)CPU 的順序控制信號(hào)，按時(shí)鐘節(jié)拍對(duì)應(yīng)的指令周期節(jié)拍逐條運(yùn)行的，每運(yùn)行一條指令都有確定的執(zhí)行周期。但VHDL 則不同，從表面上觀，VHDL 的順序語(yǔ)句與軟件語(yǔ)句有相同的行為描述方式，但在標(biāo)準(zhǔn)的仿真執(zhí)行中有很大的區(qū)別。VHDL 的語(yǔ)言描述只是綜合器賴以構(gòu)成硬件結(jié)構(gòu)的一種依據(jù)，但進(jìn)程語(yǔ)句結(jié)構(gòu)中的順序語(yǔ)句的執(zhí)行方式?jīng)Q非是按時(shí)鐘節(jié)拍運(yùn)行的。實(shí)際情況是其中的每一條語(yǔ)句的執(zhí)行時(shí)間幾乎是0（但該語(yǔ)句的運(yùn)行時(shí)間卻不一定為0）,即1000 條順序語(yǔ)句與10 條順序語(yǔ)句的執(zhí)行時(shí)間是相同的。在此，語(yǔ)句的運(yùn)行和執(zhí)行具有不同的概念（在軟件語(yǔ)言中,它們的概念是相同）,的執(zhí)行是指啟動(dòng)一條語(yǔ)句,允許它運(yùn)行一次,而運(yùn)行就是指該語(yǔ)句完成其設(shè)定的功能。通過(guò)實(shí)驗(yàn)，我認(rèn)識(shí)到理論要與實(shí)際結(jié)合，培養(yǎng)動(dòng)手動(dòng)腦能力的重要性，做事情要抱著一絲不茍的態(tài)度，這樣才能做好事情。同時(shí)也入一步了解到EDA的強(qiáng)大之處，硬件電路的優(yōu)秀的地方，對(duì)硬件方面更感興趣了。這門課程的學(xué)習(xí)，為我以后的專業(yè)知識(shí)的學(xué)習(xí)打下了良好的基礎(chǔ)。