第一篇：數(shù)字電路教案-閻石 第七章

第七章．半導(dǎo)體存儲(chǔ)器

7．1．概述

7．2．只讀存儲(chǔ)器（ROM）

7．2．1．掩模只讀存儲(chǔ)器

7．2．2．可編程只讀存儲(chǔ)器（PROM）

7．2．3．可擦除的可編程只讀存儲(chǔ)器（EPROM）

一． EPROM 二． E2PROM 三． Flash Memory

7．3．隨機(jī)存儲(chǔ)器（RAM）

7．3．1．SRAM 7．3．2．DRAM

7．4．存儲(chǔ)器容量的擴(kuò)展

7．4．1．位擴(kuò)展方式 7．4．2．字?jǐn)U展方式

7．5．用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù)

7．6．用可編程邏輯陣列（PLA）實(shí)現(xiàn)組合邏輯函數(shù)

可編程邏輯陣列就其典型電路結(jié)構(gòu)形式而言，可以看成是由一個(gè)與門陣列和一一個(gè)或門陣列組成的。見下圖?！瑼0A1An與門陣列P0P1P2或門陣列……

與門陣列由若干與門組成，它實(shí)現(xiàn)對(duì)輸入信號(hào)A0?An中有關(guān)變量的與運(yùn)算，其輸出P0?Pm是一些由變量作為因子組成的乘積項(xiàng)，或門陣列由若干或門組成，它實(shí)現(xiàn)對(duì)P0?Pm中有關(guān)乘積項(xiàng)的或運(yùn)算，其輸出Z0?Zl就是一些由乘積項(xiàng)組成的邏輯函數(shù)。而且，在與門陣列中應(yīng)該將哪些變量相乘，在或門陣列中應(yīng)該將哪些乘積項(xiàng)相加，是完全由使用者設(shè)計(jì)決定，依次把這樣的與或門陣列叫做可編程邏輯陣列。

從例7.5.2我們發(fā)現(xiàn)，用ROM產(chǎn)生組合邏輯函數(shù)時(shí)，存儲(chǔ)單元的利用率 往往很低。由表7.5.3可知，Y1,Y2,Y3,Y4中只包含最小項(xiàng)：m2,m3,m4,m6,m7,m10,m14和m15，因而存儲(chǔ)矩陣只要這8列就夠了。因此，地址譯碼器只需給出w2,w3,w4,w6,w7,w10,w14,w15這8個(gè)地址信號(hào)。倘若把地址譯碼器改成部分最小項(xiàng)譯碼器，僅挑選邏輯函數(shù)中所包含的最小項(xiàng)譯出，那么譯碼矩陣將能大大壓縮。這對(duì)于提高器件的利用率，節(jié)省芯片的面積是非常不利的。

這種譯碼矩陣和存儲(chǔ)矩陣均可變成的電路就叫做可編程邏輯陣列，簡稱PLA。

下圖為PLA的結(jié)構(gòu)示意圖。它包含一個(gè)與邏輯陣列和一個(gè)或邏輯陣列。與邏輯陣列可將邏輯函.數(shù)所用的最小項(xiàng)或若干最小項(xiàng)合并后的乘積項(xiàng)譯出，或邏輯陣列再把這些最小項(xiàng)或最小項(xiàng)之和的信號(hào)有選擇地組合，得到所需的邏輯函數(shù)。

…………PmZ0Z1Zl ABCDABCDABCDABCDABCDABCDABCD與陣列ABCDABCD或陣列Y1Y2Y3Y4

比較上圖和書中圖7.5.2即可看出，用ROM產(chǎn)生式(7.5.2)的邏輯函數(shù)時(shí)，譯碼矩陣和存儲(chǔ)矩陣共需要8*16+4*16=192個(gè)存儲(chǔ)單元，而用PLA產(chǎn)生同樣的邏輯函數(shù)只需要8*8+4*8=96個(gè)存儲(chǔ)單元，少用一半。

實(shí)際上上圖還可簡化，因?yàn)閙6和m7僅同時(shí)存在于Y1和Y2中，所以可將它們合并譯碼，使與邏輯陣列和或邏輯陣列皆減少一列存儲(chǔ)單元。

為了方便用戶選用，同時(shí)也為了降低成本，PLA也為預(yù)先制造系列化的定型產(chǎn)品。具體內(nèi)容見書中的第八章。

第二篇：數(shù)字電路理論上機(jī)教案

數(shù)字電路理論上機(jī)教案

學(xué)習(xí)掌握軟件QuartusII的使用方法，以及熟練應(yīng)用VHDL語言編程。學(xué)習(xí)步驟：

1.軟件介紹

1.1 安裝破解

首先安裝Quartus II 9.0(32-Bit)：

找到安裝文件內(nèi)的Crack_QII90文件夾下的Quartus_II_9.0破解器.exe 把破解器復(fù)制到C:altera90quartusbin路徑下，運(yùn)行。

生成license.dat文件，把文件保存在C:altera90quartusbin路徑下。啟動(dòng)在Quartus II 9.0的Tools菜單下選擇License Setup，復(fù)制下NIC ID 用記事本打開剛才生成的license.dat文件，把文件里的2處XXXXXXXXXXXX用NIC ID替換。

然后在Quartus II 9.0的Tools菜單下選擇License Setup，然后選擇License file，最后點(diǎn)擊OK。

破解成功后，在啟動(dòng)畫面中可以看見“Altera中國區(qū)代理――駿龍科技有限公司”的防偽字樣。

1.2 軟件界面

1.3 開發(fā)步驟

2.VHDL編程

以三與門為例，介紹VHDL編程步驟。

① 建立工程文件夾 D:學(xué)號(hào)。注意：工程文件不能放在根目錄下，必須建立文件夾。② 建立工程yumen3.qdf。注意：三名一致。

啟動(dòng)軟件：桌面快捷方式，或 開始-》程序-》Alteral-》QuartusII打開。打開工程向?qū)В狐c(diǎn)擊菜單欄File->New Project Wizard?，彈出新建工程引導(dǎo)窗口。

第一頁：Introduction直接next。

第二頁：三個(gè)空白，第一段：選擇路徑，放在你自己的工程文件夾下。

第二段：工程名，注意命名規(guī)則。和三名一致。

第三段：頂層模塊名稱，忽略。直接next。第三頁：add file添加文件，直接next。

第四頁：選擇硬件，F(xiàn)amily & Device settings。Family：CycloneII Availabel Device：EP2C35F672C6 第五頁：EDA Tools Settings，EDA工具配置，直接忽略next。第六頁：Summary概況。finish ③ VHDL程序文本輸入：

選擇輸入方式：菜單File->New彈出對(duì)話框，選擇VHDL File，出現(xiàn)編程界面。

保存VHDL文件。File->Save As 文件名為yumen3.vhd注意命名規(guī)則。和三名一致。編寫三與門程序： library ieee;use ieee.std_logic_1164.all;entity yumen3 is port(a,b,c:in std_logic;y:out std_logic);end yumen3;architecture nand3 of yumen3 is begin y<=a and b and c;end nand3;④ 編譯工程 菜單欄Processing->Compiler Tool->Start；或者工具欄紫色三角符號(hào)。

⑤ 本部分注意事項(xiàng)：文本拼寫錯(cuò)誤，標(biāo)點(diǎn)符號(hào)缺漏錯(cuò)誤，文件路徑，三名（工程名，文件名，實(shí)體名）不一致。

3.電路圖繪制

1.1 新建原理圖文件File->New 在新建對(duì)話框中選Block Diagram/Schematic File 點(diǎn)擊ok 1.2 出現(xiàn)畫圖窗口后，在帶點(diǎn)的空白處雙擊鼠標(biāo)，出現(xiàn)symbol窗口。左邊樹狀分支有三種選擇：megafunctions, others, primitives。1.3 真實(shí)邏輯芯片選擇others->maxplus2，08,32,86,112等等 1.4 邏輯門選擇primitives->logic，and3,nor2 1.5 輸入輸出primitives->pin->input/output 1.6 窗口中右鍵單擊下拉菜單選擇Insert->symbol

4.仿真

4.1 仿真設(shè)置：

菜單欄Assignment->settings?彈出設(shè)置窗口。

左側(cè)文件樹中選擇Simulator Settings，在右側(cè)Simulator mode中可以選擇：功能仿真Functional；時(shí)序仿真Timing，和快速時(shí)序仿真。

在Simulator input中輸入：yumen3.swf 4.2 新建一個(gè)波形文件：

點(diǎn)擊New->出現(xiàn)新建對(duì)話框中選擇Verification/Debugging Files中的

Vector Waveform File點(diǎn)擊ok，出現(xiàn)波形編輯界面。

波形編輯界面分為兩個(gè)窗口，有name的信號(hào)窗口和波形窗口。

4.3 輸入信號(hào)節(jié)點(diǎn) 在有name的信號(hào)窗口雙擊鼠標(biāo)左鍵，出現(xiàn)插入指針對(duì)話框insert node or bus。在對(duì)話框上點(diǎn)擊右邊第三個(gè)Node finder按鈕，彈出Node finder對(duì)話框。點(diǎn)擊右上角list->點(diǎn)擊雙大于號(hào)》》點(diǎn)ok 另一個(gè)對(duì)話框也點(diǎn)ok 4.4 設(shè)置仿真時(shí)間和網(wǎng)格間距并賦值

菜單Edit->End Time 彈出Time窗口輸入10 菜單Edit->Grid Size 彈出窗口輸入10ns 鼠標(biāo)點(diǎn)擊手動(dòng)賦值。

4.5 保存仿真

保存仿真文件為yumen3.vwf在yumen3文件夾中。

4.6 仿真

功能仿真 菜單Processing->Generate Functional Simulation Netlist成功后

菜單Processing->Simulator Tool選擇Functional選中Overwrite simulation input file with simulation result->Start 時(shí)序仿真 同上，只是在Processing->Simulator Tool選擇Timing

5.分配管腳

1.選擇硬件：點(diǎn)擊菜單Assignments->Device出現(xiàn)Settings對(duì)話框。選擇CycloneII, EP2C35F672C6，點(diǎn)擊ok。2.手動(dòng)鎖定：SW0-N25 LEDG0-AE22 SW1-N26 SW2-P25 點(diǎn)擊Assignments->Pins打開引腳鎖定編輯器Pin Planer雙擊信號(hào)的location欄進(jìn)行選擇。

3.重新編譯：Processing->Compilation Tool->start。

6.下載

1.下載配置：點(diǎn)擊Tools->programmer打開下載界面，軟件自動(dòng)產(chǎn)生chain1.cdf保存chain1.cdf可以多次下載。2.點(diǎn)擊hardware setup選擇使用下載電纜類型。3.正確連接DE2開發(fā)板，打開開發(fā)板電源開關(guān)。

4.選中Program/Configure任務(wù)，點(diǎn)擊start進(jìn)行下載。

第三篇：數(shù)字電路基礎(chǔ)教案

第7章

數(shù)字電路基礎(chǔ)

【課題】

7.1 概述

【教學(xué)目的】

1.讓學(xué)生了解數(shù)字電子技術(shù)對(duì)于認(rèn)知數(shù)碼世界的重要現(xiàn)實(shí)意義，培養(yǎng)學(xué)生學(xué)習(xí)該科目的濃厚興趣。

2.明確該科目的學(xué)習(xí)重點(diǎn)和學(xué)習(xí)方法?！窘虒W(xué)重點(diǎn)】

1.電信號(hào)的種類和各自的特點(diǎn)。2.數(shù)字信號(hào)的表示方法。

3.脈沖波形主要參數(shù)的含義及常見脈沖波形。4.數(shù)字電路的特點(diǎn)和優(yōu)越性?！窘虒W(xué)難點(diǎn)】

數(shù)字信號(hào)在日常生活中的應(yīng)用?！窘虒W(xué)方法】

講授法，討論法 【參考教學(xué)課時(shí)】

1課時(shí) 【教學(xué)過程】

一、新授內(nèi)容

7.1.1 數(shù)字信號(hào)與模擬信號(hào)

1.模擬信號(hào)：在時(shí)間和數(shù)值上是連續(xù)變化的信號(hào)稱為模擬信號(hào)。2.數(shù)字信號(hào)：在時(shí)間和數(shù)值上是離散的信號(hào)稱為數(shù)字信號(hào)。討論： 請同學(xué)們列舉幾種常見的數(shù)字信號(hào)和模擬信號(hào)。7.1.2 脈沖信號(hào)及其參數(shù)

1.脈沖信號(hào)的定義：在瞬間突然變化、作用時(shí)間極短的電壓或電流信號(hào)。2．脈沖的主要參數(shù)：脈沖幅值Vm、脈沖上升時(shí)間tr、脈沖下降時(shí)間tf、脈沖寬度tW、脈沖周期T及占空比D。7.1.3 數(shù)字電路的特點(diǎn)及應(yīng)用

特點(diǎn)：1.電路結(jié)構(gòu)簡單，便于實(shí)現(xiàn)數(shù)字電路集成化。2.抗干擾能力強(qiáng)，可靠性高。（例如手機(jī)）

3.數(shù)字電路實(shí)際上是一種邏輯運(yùn)算電路，電路分析與設(shè)計(jì)方法簡單、方便。4.數(shù)字電路可以方便地保存、傳輸、處理數(shù)字信號(hào)。（例如計(jì)算機(jī)）5.精度高、功能完備、智能化。（例如數(shù)字電視和數(shù)碼照相機(jī)）

應(yīng)用：數(shù)字電路在家電產(chǎn)品、測量儀器、通信設(shè)備、控制裝置等領(lǐng)域得到廣泛的應(yīng)用，數(shù)字化的發(fā)展前景非常寬闊。

討論：1.你用過哪些數(shù)字電路產(chǎn)品，請列出1~2個(gè)較為典型的例子，并就其中一個(gè)產(chǎn)品說明它的功能及優(yōu)點(diǎn)和缺點(diǎn)。

二、課堂小結(jié)

1.數(shù)字信號(hào)與模擬信號(hào)的概念 2.脈沖信號(hào)及其參數(shù) 3.數(shù)字電路的特點(diǎn)及應(yīng)用

三、課堂思考

討論：談?wù)勅绾尾拍軐W(xué)好數(shù)字電路課程？

四、課后練習(xí)

P143思考與練習(xí)題：1、2、3。

【課題】

7.2 常用數(shù)制與編碼

【教學(xué)目的】

1.掌握二進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)的表示方法及數(shù)制間的相互轉(zhuǎn)換。

2.了解8421BCD碼的表示形式?！窘虒W(xué)重點(diǎn)】

1.二進(jìn)制、十六進(jìn)制數(shù)的表示方法。

2.數(shù)字電路中為什么廣泛采用二、十六進(jìn)制數(shù)。3.為什么要進(jìn)行不同數(shù)制之間的轉(zhuǎn)換。

4.進(jìn)行二進(jìn)制、十進(jìn)制數(shù)、十六進(jìn)制之間的相互轉(zhuǎn)換。5.8421BCD碼?！窘虒W(xué)難點(diǎn)】

十進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換?！窘虒W(xué)方法】

講授法 【參考教學(xué)課時(shí)】

2課時(shí) 【教學(xué)過程】

一、復(fù)習(xí)提問

數(shù)字電路的特點(diǎn)及應(yīng)用。

二、新授內(nèi)容

7.2.1 數(shù)制

基本概念：（1）進(jìn)位制（2）基數(shù)（3）位權(quán)

1.十進(jìn)制：十進(jìn)制數(shù)有0、1、2、3、4、5、6、7、8、9共10個(gè)數(shù)碼。十進(jìn)制數(shù)作加法運(yùn)算時(shí)遵循“逢十進(jìn)一”，作減法運(yùn)算時(shí)遵循“借一當(dāng)十”的規(guī)則。

小提示：在實(shí)際的數(shù)字電路中，采用十進(jìn)制十分不便，因?yàn)槭M(jìn)制有十個(gè)數(shù)碼，要想嚴(yán)格地區(qū)分開必須有十種不同的電路狀態(tài)與之相對(duì)應(yīng)，這在技術(shù)上實(shí)現(xiàn)起來比較困難。因此，在實(shí)際的數(shù)字電路中一般不直接采用十進(jìn)制數(shù)。

2.二進(jìn)制：二進(jìn)制數(shù)僅有0和1兩個(gè)不同的數(shù)碼。進(jìn)位規(guī)則為“逢二進(jìn)一”；借位規(guī)則為“借一當(dāng)二”。

小提示：二進(jìn)制是數(shù)字電路中使用最廣泛的一種數(shù)制。因?yàn)槎M(jìn)制數(shù)只有0、1兩個(gè)數(shù)碼，容易通過電路或器件的狀態(tài)來表示；其次，二進(jìn)制的運(yùn)算規(guī)則簡單。

3．十六進(jìn)制：十六進(jìn)制的進(jìn)位規(guī)律是“逢十六進(jìn)一”。7.2.2數(shù)制間的轉(zhuǎn)換

1．二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)

轉(zhuǎn)換方法是：寫出二進(jìn)制的權(quán)展開式，然后將各數(shù)值按十進(jìn)制相加，即可得到等值的十進(jìn)制數(shù)。

2．十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)

轉(zhuǎn)換方法是：將十進(jìn)制整數(shù)逐次用2除取余數(shù)，一直除到商為零。其中最先出現(xiàn)的余數(shù)為二進(jìn)制數(shù)的最低位數(shù)碼。這種轉(zhuǎn)換方法通常稱為短除取余倒計(jì)法。

3．二進(jìn)制數(shù)轉(zhuǎn)換為十六制數(shù)

轉(zhuǎn)換方法是：將二進(jìn)制數(shù)自右向左每4位分為一組，最后不足4位的一組，高位用零補(bǔ)足；然后寫出每一組等值的十六進(jìn)制數(shù)。

4．十六進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)

轉(zhuǎn)換方法是：只要把每一位十六進(jìn)制數(shù)用相應(yīng)的四位二進(jìn)制數(shù)代替即可。7.2.3 編碼

1．二-十進(jìn)制代碼

常用的二-十進(jìn)制代碼是用4位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)，也稱BCD碼。2.字符代碼

三、課堂小結(jié)

1．?dāng)?shù)制

2．?dāng)?shù)制間的轉(zhuǎn)換

3．編碼

四、課堂練習(xí)

1.將下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)：（1）(101001)

2(2)（10110)2

2.分別求出10~20所對(duì)應(yīng)的二進(jìn)制數(shù)。3．將下列十進(jìn)制數(shù)用8421BCD碼表示：（1）17

（2）432

五、課后練習(xí)

P147思考與練習(xí)題：1、2、3。

【課題】

7.3 邏輯門電路

【教學(xué)目的】

1.掌握基本邏輯門和常用復(fù)合門的邏輯功能及電路符號(hào)。2.了解集成邏輯門的內(nèi)部結(jié)構(gòu)和常用集成邏輯門的系列品種?！窘虒W(xué)重點(diǎn)】

1.基本邏輯門的邏輯功能。

2.與非門、或非門、與或非門、異或門等復(fù)合邏輯門的邏輯功能，會(huì)畫電路符號(hào)，會(huì)使用真值表。【教學(xué)難點(diǎn)】

特殊邏輯門的作用和應(yīng)用。【教學(xué)方法】

講授法、討論法及實(shí)物展示?！緟⒖冀虒W(xué)課時(shí)】

4課時(shí) 【教學(xué)過程】

一、復(fù)習(xí)提問

1.簡述各數(shù)制之間的轉(zhuǎn)換方法。2.將下列十進(jìn)制數(shù)用8421BCD碼表示。（1）28

（2〕3895

二、新授內(nèi)容 7.3.1 基本邏輯門

基本概念： 邏輯關(guān)系、邏輯門電路 1.與邏輯門

（1）與邏輯關(guān)系：“只有當(dāng)決定一件事情（燈亮）的各種條件（開關(guān)S1、S2閉合）完全具備時(shí)，該事情（燈亮）才發(fā)生，否則就不發(fā)生”，這樣的邏輯關(guān)系稱為與邏輯關(guān)系。（2）與門電路： 邏輯符號(hào)、表達(dá)式、真值表 討論：聯(lián)系生活說明有哪些常見的與邏輯。2．或邏輯門

（1）或邏輯關(guān)系：“在決定一件事情（燈亮）的各種條件（開關(guān)S1、S2閉合）中，只要有一個(gè)條件具備，該事情（燈亮）就會(huì)發(fā)生”，這樣的邏輯關(guān)系稱為或邏輯關(guān)系。（2）或門電路：邏輯符號(hào)、表達(dá)式、真值表 討論：聯(lián)系生活說明有哪些常見的或邏輯。3．非邏輯門

(1)非邏輯關(guān)系：“事情的結(jié)果（燈亮）與條件（開關(guān)閉合）總是呈相反狀態(tài)”。(2)非門電路：邏輯符號(hào)、表達(dá)式、真值表 討論：聯(lián)系生活說明有哪些常見的非邏輯。7.3.2 復(fù)合邏輯門

1．與非門：邏輯功能、邏輯符號(hào)、表達(dá)式、真值表 2．或非門：邏輯功能、邏輯符號(hào)、表達(dá)式、真值表 3．與或非門：邏輯功能、邏輯符號(hào)、表達(dá)式、真值表 4．異或門：邏輯功能、邏輯符號(hào)、表達(dá)式、真值表

5.同或門：邏輯功能、邏輯符號(hào)、表達(dá)式、真值表（補(bǔ)充）* 7.3.3 特殊邏輯門 1.集電極開路與非門（OC門）

（1）OC門的工作原理、邏輯符號(hào)、邏輯表達(dá)式及邏輯功能（2）OC門的應(yīng)用舉例 ①實(shí)現(xiàn)線與

②驅(qū)動(dòng)顯示器 ③實(shí)現(xiàn)電平轉(zhuǎn)換 2.三態(tài)門（TSL門）

（1）三態(tài)門的邏輯符號(hào)及功能（2）三態(tài)輸出門的應(yīng)用舉例 ①用三態(tài)輸出門實(shí)現(xiàn)數(shù)據(jù)單向傳送 ②用三態(tài)輸出門實(shí)現(xiàn)數(shù)據(jù)雙向傳送 7.3.4 常用集成邏輯門

1.集成門電路的內(nèi)部結(jié)構(gòu)（教材圖7.19）補(bǔ)充： 雙列直插式集成電路(1)外形封裝（實(shí)物展示）（2）引腳的編號(hào)辨認(rèn)

2.集成與門、與非門：邏輯功能，電路符號(hào) 3.集成或門、或非門：邏輯功能，電路符號(hào) 4.常用集成非門

三、課堂小結(jié)

1．基本邏輯門的邏輯符號(hào)及邏輯功能

2．復(fù)合邏輯門的邏輯符號(hào)及邏輯功能 3．特殊邏輯門的邏輯符號(hào)及邏輯功能 4．常用集成邏輯門

四、課堂練習(xí)

1．寫出下列各門電路的輸出結(jié)果：

2.如何判別雙列直插式集成電路引腳的編號(hào)順序？

3.在一條長廊中，想用三個(gè)開關(guān)去控制一盞燈，如奇數(shù)個(gè)開關(guān)合上時(shí)，則燈亮；如偶數(shù)個(gè)開關(guān)合上時(shí)（0是偶數(shù)），則燈熄。根據(jù)該文字描述建立真值表。

五、課后練習(xí)

1.P156思考與練習(xí)題： 2、3、5。

2.將學(xué)過的各種門電路的邏輯功能歸總列表。

【課題】

7.4 邏輯函數(shù)的化簡

【教學(xué)目的】

掌握邏輯代數(shù)的基本定律、常用公式與化簡方法。【教學(xué)重點(diǎn)】

1.了解邏輯函數(shù)化簡和變換的意義。2.掌握邏輯代數(shù)的基本定律和基本公式。3.理解邏輯表達(dá)式化簡的標(biāo)準(zhǔn)。4.用邏輯函數(shù)基本公式化簡邏輯函數(shù)。【教學(xué)難點(diǎn)】

利用配項(xiàng)法進(jìn)行邏輯函數(shù)化簡。【教學(xué)方法】

講授法、討論法 【參考教學(xué)課時(shí)】

2課時(shí) 【教學(xué)過程】

一、復(fù)習(xí)提問

畫出基本邏輯門的邏輯符號(hào)并說明其邏輯功能。

二、新授內(nèi)容

7.4.1邏輯代數(shù)的基本定律 7.4.2 邏輯函數(shù)的代數(shù)法化簡 補(bǔ)充：化簡在實(shí)用中的意義 1．邏輯函數(shù)的表示方法 2．邏輯函數(shù)化簡的基本原則 3．邏輯代數(shù)常用公式 4．邏輯函數(shù)的化簡方法 5.例題講解

討論：通過例題講解可知，對(duì)于比較復(fù)雜的邏輯函數(shù)式，可用不同的公式和方法進(jìn)行化簡，其結(jié)果是相同的，但有繁有簡。我們要善于選擇比較精煉的方法來完成。

三、課堂小結(jié)

1.邏輯代數(shù)的基本定律 2.邏輯函數(shù)的代數(shù)法化簡

四、課堂思考

P159 思考與練習(xí)題：

1、2。

五、課后練習(xí)

1.P159 思考與練習(xí)題：3、4、5。

2.在課外資料上尋找有關(guān)題目，擴(kuò)展學(xué)生知識(shí)面。

【課題】

* 7.5 數(shù)字集成電路的基本使用常識(shí)

【教學(xué)目的】

1.了解典型TTL、CMOS數(shù)字集成電路的主流系列品種、主要特點(diǎn)及使用常識(shí)。

2..培養(yǎng)學(xué)生應(yīng)用能力，提高學(xué)生的動(dòng)手能力。【教學(xué)重點(diǎn)】

1.TTL、CMOS集成電路的主流系列品種、主要特點(diǎn)及使用常識(shí)，并會(huì)測試其邏輯功能。2.邏輯門閑置引腳的處理方法?！窘虒W(xué)難點(diǎn)】

根據(jù)要求，合理選用集成門電路。【教學(xué)方法】

講授法、舉例法 【參考教學(xué)課時(shí)】

1課時(shí) 【教學(xué)過程】

一、復(fù)習(xí)提問

寫出各種邏輯門電路的邏輯功能與邏輯表達(dá)式。

二、新授內(nèi)容

7.5.1數(shù)字集成電路的分類

1.TTL數(shù)字集成電路 2.CMOS數(shù)字集成電路 7.5.2數(shù)字集成電路的使用注意事項(xiàng)

1.閑置輸入引腳的處理 2.集成電路使用應(yīng)注意的問題

3.TTL數(shù)字集成電路應(yīng)用舉例（補(bǔ)充）

圖7.1所示為簡易邏輯測試筆電路圖，可用來檢測TTL數(shù)字集成電路的邏輯電平值。說明該電路的工作原理。（提示：分析TTL輸出電平值為0和1時(shí)，發(fā)光二極管的發(fā)光情況）

圖7.1

三、課堂小結(jié)

1.數(shù)字集成電路的分類

2.數(shù)字集成電路的使用注意事項(xiàng)

四、課堂思考

P163 思考與練習(xí)題：

2、3。

五、課后練習(xí)

P163 思考與練習(xí)題：

1、4

【課題】

實(shí)訓(xùn)項(xiàng)目 7.1 數(shù)字電路實(shí)訓(xùn)箱的初步使用

【實(shí)訓(xùn)目標(biāo)】

1.認(rèn)識(shí)數(shù)字實(shí)訓(xùn)箱的結(jié)構(gòu)。2.掌握數(shù)字實(shí)訓(xùn)箱的使用?！緦?shí)訓(xùn)重點(diǎn)】

數(shù)字實(shí)訓(xùn)箱的使用?！緦?shí)訓(xùn)難點(diǎn)】

實(shí)訓(xùn)箱故障的診斷與排除?！緦?shí)訓(xùn)方法】 實(shí)驗(yàn)實(shí)訓(xùn) 【參考實(shí)訓(xùn)課時(shí)】

1課時(shí) 【實(shí)訓(xùn)過程】

一、實(shí)訓(xùn)任務(wù)

任務(wù)一

認(rèn)識(shí)數(shù)字實(shí)訓(xùn)箱的結(jié)構(gòu)

1.認(rèn)識(shí)實(shí)訓(xùn)箱的結(jié)構(gòu) 2.使用注意事項(xiàng) 任務(wù)二

實(shí)訓(xùn)箱的初步使用

1.觀察實(shí)訓(xùn)箱插件板的結(jié)構(gòu)。

2.開機(jī)后，可以看到操作面板上十六位紅色發(fā)光二極管點(diǎn)亮，六位數(shù)碼管顯示出初始狀態(tài)，這時(shí)可用萬用表測出數(shù)碼管驅(qū)動(dòng)芯片接Vcc引腳的電平值=

V；接GND引腳的電平值=

V?？捎萌f用表檢查電源電壓=

V，看是否符合電路或集成組件的要求，一般TTL電路為5V。

3.測試十六位邏輯開關(guān)和十六位發(fā)光二極管紅、綠燈的顯示功能 4.測試單脈沖及連續(xù)脈沖的輸出功能

二、實(shí)訓(xùn)總結(jié)

1.數(shù)字實(shí)訓(xùn)箱的操作面板上包含有哪幾部分內(nèi)容，使用時(shí)有哪些注意事項(xiàng)？ 2.總結(jié)數(shù)字實(shí)訓(xùn)箱的使用方法。

三、課堂思考

1．?dāng)?shù)字實(shí)訓(xùn)箱的操作面板上包含有哪幾部分內(nèi)容，使用時(shí)有哪些注意事項(xiàng)？

四、課后作業(yè)

完成實(shí)訓(xùn)報(bào)告，寫出本次實(shí)訓(xùn)的體會(huì)和收獲。

【課題】

實(shí)訓(xùn)項(xiàng)目7.2 集成邏輯門電路的功能測試

【實(shí)訓(xùn)目標(biāo)】

1.掌握邏輯門電路的邏輯功能測試方法。

2.掌握在實(shí)訓(xùn)箱上連接實(shí)現(xiàn)數(shù)字電路的方法?！緦?shí)訓(xùn)重點(diǎn)】

掌握在實(shí)訓(xùn)箱上連接實(shí)現(xiàn)數(shù)字電路的方法?！緦?shí)訓(xùn)難點(diǎn)】

集成電路多余輸入端的處理方法。

【實(shí)訓(xùn)方法】

實(shí)驗(yàn)實(shí)訓(xùn) 【參考實(shí)訓(xùn)課時(shí)】

1課時(shí) 【實(shí)訓(xùn)過程】

一、復(fù)習(xí)提問

1．基本邏輯門電路的邏輯功能。

2．?dāng)?shù)字實(shí)訓(xùn)箱使用時(shí)有哪些注意事項(xiàng)？

二、實(shí)訓(xùn)任務(wù)

任務(wù)一

與非門邏輯功能測試

1.測試電路原理 2.操作步驟

任務(wù)二

用與非門控制信號(hào)輸出

1.實(shí)訓(xùn)電路原理 2.實(shí)訓(xùn)內(nèi)容

三、實(shí)訓(xùn)總結(jié)

1.畫出電路原理圖，并標(biāo)明集成塊名稱和接線時(shí)使用的引腳號(hào)。2.按照實(shí)訓(xùn)操作過程記錄、整理實(shí)訓(xùn)內(nèi)容和結(jié)果，填好測試數(shù)據(jù)。

四、課堂思考

1．當(dāng)與非門的一個(gè)輸入端接脈沖源時(shí)，請問其余輸入端在什么狀態(tài)下允許脈沖通過？什么狀態(tài)下禁止脈沖通過？

2．如何檢測與非門集成電路質(zhì)量的好壞？

五、課后作業(yè)

完成實(shí)訓(xùn)報(bào)告，寫出本次實(shí)訓(xùn)的體會(huì)和收獲

第四篇：數(shù)字電路與邏輯設(shè)計(jì)(4月教案)

中規(guī)模通用集成電路及其應(yīng)用

教學(xué)內(nèi)容：本節(jié)內(nèi)容是針對(duì)上節(jié)組合邏輯電路分析的推廣，主要介紹采用中、大規(guī)模集成電路組成數(shù)字系統(tǒng)的方法以及應(yīng)用。包括使用最廣泛的中規(guī)模組合邏輯集成電路有二進(jìn)制并行加法器、譯碼器、編碼器、多路選擇器和多路分配器等。

教學(xué)重點(diǎn)：加法器和譯碼器的功能，設(shè)計(jì)應(yīng)用的方法和技巧。教學(xué)難點(diǎn)：并行和串行集成電路的設(shè)計(jì)思想。

教學(xué)方法：課堂教學(xué)為主，輔以恰當(dāng)?shù)膶?shí)驗(yàn)。緊密結(jié)合前面所學(xué)的基礎(chǔ)內(nèi)容，用豐富詳盡的例題，讓學(xué)生充分理解集成芯片設(shè)計(jì)方法，并通過課堂練習(xí)掌握學(xué)生學(xué)習(xí)情況。課后配套實(shí)驗(yàn)，讓學(xué)生透徹理解課堂所學(xué)。

教學(xué)要求：了解集成電路的分類，重點(diǎn)掌握加法器和譯碼器的設(shè)計(jì)，以及其應(yīng)用方法。

7.1常用中規(guī)模組合邏輯電路

教學(xué)內(nèi)容：（1）熟悉常用中規(guī)模通用集成電路的邏輯符號(hào)、基本邏輯功能、外部特性和使用方法。（2）常用中規(guī)模通用集成電路作為基本部件，恰當(dāng)?shù)亍㈧`活地、充分地利用它們完成各種邏輯電路的設(shè)計(jì)，有

效地實(shí)現(xiàn)各種邏輯功能。

教學(xué)重點(diǎn)：二進(jìn)制并行加法器和譯碼器。

教學(xué)難點(diǎn)：二進(jìn)制并行加法器和譯碼器功能、結(jié)構(gòu)、外部特性及應(yīng)用。

教學(xué)方法：課堂教學(xué)為主，通過提問和練習(xí)掌握中規(guī)模通用集成電路功能和應(yīng)用。

采用中、大規(guī)模集成電路組成數(shù)字系統(tǒng)具有體積小、功耗低、可靠性高等優(yōu)點(diǎn)，且易于設(shè)計(jì)、調(diào)試和維護(hù)。

使用最廣泛的中規(guī)模組合邏輯集成電路有：

★ 二進(jìn)制并行加法器

★ 譯碼器 ★ 編碼器

★ 多路選擇器 ★ 多路分配器等

7.1.1二進(jìn)制并行加法器

一．定義

二進(jìn)制并行加法器:是一種能并行產(chǎn)生兩個(gè)二進(jìn)制數(shù)算術(shù)和的組合邏輯部件.二．分類及典型產(chǎn)品 按其進(jìn)位方式的不同，可分為串行進(jìn)位二進(jìn)制并行加法器和超前進(jìn)位二進(jìn)制并行加法器兩種類型。

1.串行進(jìn)位二進(jìn)制并行加法器：由全加器級(jí)聯(lián)構(gòu)成，高位的進(jìn)位依賴于低位的進(jìn)位。典型芯片有四位二進(jìn)制并行加法器T692。四位二進(jìn)制并行加法器T692的結(jié)構(gòu)框圖如圖7.1所示。

圖7.1 T692的結(jié)構(gòu)框圖

串行進(jìn)位二進(jìn)制并行加法器的特點(diǎn)是：被加數(shù)和加數(shù)的各位能同時(shí)并行到達(dá)各位的輸入端，而各位全加器的進(jìn)位輸入則是按照由低位向高位逐級(jí)串行傳遞的，各進(jìn)位形成一個(gè)進(jìn)位鏈。由于每一位相加的和都與本位進(jìn)位輸入有關(guān)，所以，最高位必須等到各低位全部相加完成并送來進(jìn)位信號(hào)之后才能產(chǎn)生運(yùn)算結(jié)果。顯然，這種加法器運(yùn)算速度較慢，而且位數(shù)越多，速度就越低。

為了提高加法器的運(yùn)算速度，必須設(shè)法減小或去除由于進(jìn)位信號(hào)逐級(jí)傳送所花的時(shí)間，使各位的進(jìn)位直接由加數(shù)和被加數(shù)來決定，而不需依賴低位進(jìn)位。根據(jù)這一思想設(shè)計(jì)的加法器稱為超前進(jìn)位(又稱先行進(jìn)位)二進(jìn)制并行加法器。

2．超前進(jìn)位二進(jìn)制并行加法器：由邏輯電路根據(jù)輸入信號(hào)同時(shí)形成各位向高位的進(jìn)位，又稱為先行進(jìn)位二進(jìn)制并行加法器或者并行進(jìn)位二進(jìn)制并行加法器。典型芯片有四位二進(jìn)制并行加法器74LS283。

四位二進(jìn)制并行加法器74LS283構(gòu)成思想如下：

第i位全加器的進(jìn)位輸出函數(shù)表達(dá)式為

Ci = AiBi+(Ai+Bi)Ci-1

令 Ai+Bi→Pi（進(jìn)位傳遞函數(shù)）

AiBi→Gi（進(jìn)位產(chǎn)生函數(shù)）

則有 Ci=PiCi-1+Gi 于是，當(dāng)i=1、2、3、4時(shí)，可得到4位并行加法器各位的進(jìn)位輸出函數(shù)表達(dá)式為

C1=P1C0+G1

C2=P2C1+G2=P2P1C0+P2G1+GC3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3

C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4

由于C1～C4是Pi、Gi和C0的函數(shù)，而Pi、Gi又是 Ai、Bi的函數(shù)，所以，在輸入Ai、Bi和C0之后，可以同時(shí)產(chǎn)生C1～C4。通常將根據(jù)Pi、Gi和C0形成C1～C4的邏輯電路稱為先行進(jìn)位發(fā)生器。采用先行進(jìn)位發(fā)生器的并行加法器稱為超前進(jìn)位二進(jìn)制并行加法器。

三．四位二進(jìn)制并加法器的外部特性和邏輯符號(hào) 1.外部特性

74LS283、4008芯片的管腳排列圖如圖7.2(a)所示。圖中，VCC B2 A2 S2 B3 A3 S3 C3 16 15 14 13 12 11 10 974LS283 1 2 3 4 5 6 7 8S1 B1 A1 S0 B0 A0 C0-1 GNDTTL加法器74LS283引腳圖VDDB3C3 S3 S2 S1 S0 C0-1 16 15 14 13 12 11 10 94008 1 2 3 4 5 6 7 8A3 B2 A2 B1 A1 B0 A0 VSSCMOS加法器4008引腳圖圖7.2 74LS283，4008的管腳排列圖和邏輯符號(hào) A4、A3、A2、A1----------二進(jìn)制被加數(shù)； B4、B3、B2、B1----------二進(jìn)制加數(shù)； F4、F3、F2、F1----------相加產(chǎn)生的和數(shù)；

C0----來自低位的進(jìn)位輸入；FC4----向高位的進(jìn)位輸出。2．邏輯符號(hào)

四位二進(jìn)制并行加法器邏輯符號(hào)如圖7.2所示。

四．應(yīng)用舉例

二進(jìn)制并行加法器除實(shí)現(xiàn)二進(jìn)制加法運(yùn)算外，還可實(shí)現(xiàn)代碼轉(zhuǎn)換、二進(jìn)制減法運(yùn)算、二進(jìn)制乘法運(yùn)算、十進(jìn)制加法運(yùn)算等功能。下面舉例說明。

例1 用4位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)將8421碼轉(zhuǎn)換成余3碼的代碼轉(zhuǎn)換電路。例2 用4位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)4位二進(jìn)制并行加法/減法器。

例3 用一個(gè)4位二進(jìn)制并行加法器和六個(gè)與門設(shè)計(jì)一個(gè)乘法器，實(shí)現(xiàn)A×B,其中A=a3a2a1,B= b2b1.例4 用4位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)用余3碼表示的1位十進(jìn)制數(shù)加法器。

7.1.2譯碼器和編碼器

譯碼器(Decoder)和編碼器(Encoder)是數(shù)字系統(tǒng)中廣泛使用的多輸入多輸出組合邏輯部件。

一.譯碼器

譯碼器的功能是對(duì)具有特定含義的輸入代碼進(jìn)行“翻譯”，將其轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。

譯碼器的種類很多，常見的有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和數(shù)字顯示譯碼器。

1．二進(jìn)制譯碼器

(1)定義

二進(jìn)制譯碼器:能將n個(gè)輸入變量變換成2個(gè)輸出函數(shù)，且輸出函數(shù)與輸入變量構(gòu)成的最小項(xiàng)具有對(duì)應(yīng)關(guān)系

n的一種多輸出組合邏輯電路。

(2)特點(diǎn)

● 二進(jìn)制譯碼器一般具有n個(gè)輸入端、2個(gè)輸出端和一個(gè)(或多個(gè))使能輸入端。

● 在使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸入代碼，僅一個(gè)輸出端為有效電平，其余輸出端為無效電平(與有效電平相反)。

● 有效電平可以是高電平(稱為高電平譯碼)，也可以是低電平(稱為低電平譯碼)。

(3)典型芯片

常見的MSI二進(jìn)制譯碼器有2-4線(2輸入4輸出)譯碼器、3-8線(3輸入8輸出)譯碼器和4-16線(4輸入16輸出)譯碼器等。書P231所示分別是74LS138型3-8線譯碼器的管腳排列圖和邏輯符號(hào)。

n2.二-十進(jìn)制譯碼器

二-十進(jìn)制譯碼器的功能:將4位BCD碼的10組代碼翻譯成10個(gè)十進(jìn)制數(shù)字符號(hào)對(duì)應(yīng)的輸出信號(hào)。

例如，常用芯片T331是一個(gè)將8421碼轉(zhuǎn)換成十進(jìn)制數(shù)字的譯碼器，其輸入A3～A0為8421碼，輸出Y0～Y9分別代表十進(jìn)制數(shù)字0～9。該譯碼器的輸出為低電平有效。其次，對(duì)于8421碼中不允許出現(xiàn)的6個(gè)非法碼(1010～1111)，譯碼器輸出端Y0～Y9均無低電平信號(hào)產(chǎn)生，即譯碼器對(duì)這6個(gè)非法碼拒絕翻譯。這種譯碼器的優(yōu)點(diǎn)是當(dāng)輸入端出現(xiàn)非法碼時(shí)，電路不會(huì)產(chǎn)生錯(cuò)誤譯碼。（該譯碼器的邏輯電路圖和真值表見教材中有關(guān)部分）

3.數(shù)字顯示譯碼器

數(shù)字顯示譯碼器是不同于上述譯碼器的另一種譯碼器。在數(shù)字系統(tǒng)中，通常需要將數(shù)字量直觀地顯示出來，一方面供人們直接讀取處理結(jié)果，另一方面用以監(jiān)視數(shù)字系統(tǒng)工作情況。因此，數(shù)字顯示電路是許多數(shù)字設(shè)備不可缺少的部分。

數(shù)字顯示譯碼器是驅(qū)動(dòng)顯示器件(如熒光數(shù)碼管、液晶數(shù)碼管等)的核心部件，它可以將輸入代碼轉(zhuǎn)換成相應(yīng)數(shù)字，并在數(shù)碼管上顯示出來。

常用的數(shù)碼管由七段或八段構(gòu)成字形，與其相對(duì)應(yīng)的有七段數(shù)字顯示譯碼器和八段數(shù)字顯示譯碼器。例如，中規(guī)模集成電路74LS47，是一種常用的七段顯示譯碼器，該電路的輸出為低電平有效，即輸出為0時(shí)，對(duì)應(yīng)字段點(diǎn)亮；輸出為1時(shí)對(duì)應(yīng)字段熄滅。該譯碼器能夠驅(qū)動(dòng)七段顯示器顯示0～15共16個(gè)數(shù)字的字形。輸入A3、A2、A1和A0接收4位二進(jìn)制碼，輸出Qa、Qb、Qc、Qd、Qe、Qf和Qg分別驅(qū)動(dòng)七段顯示器的a、b、c、d、e、f和g段。（74LS47邏輯圖和真值表可參見教材中有關(guān)部分。）

七段譯碼顯示原理圖如圖7.8(a)所示，圖7.8(b)給出了七段顯示筆畫與0～15共16個(gè)數(shù)字的對(duì)應(yīng)關(guān)系。

圖7.8 七段譯碼顯示原理及筆畫與數(shù)字關(guān)系

4．譯碼器應(yīng)用舉例

譯碼器在數(shù)字系統(tǒng)中的應(yīng)用非常廣泛，它的典型用途是實(shí)現(xiàn)存儲(chǔ)器的地址譯碼、控制器中的指令譯碼、代碼翻譯、顯示譯碼等。除此之外，還可用譯碼器實(shí)現(xiàn)各種組合邏輯功能。下面 舉例說明在邏輯設(shè)計(jì)中的應(yīng)用。 例1 用3-8線譯碼器T4138和適當(dāng)?shù)呐c非門實(shí)現(xiàn)全減器的功能。例2 用譯碼器和與非門實(shí)現(xiàn)邏輯函數(shù)  F(A,B,C,D)=∑m(2,4,6,8,10,12,14) 

二.編碼器

編碼器的功能恰好與譯碼器相反，它是對(duì)輸入信號(hào)按一定規(guī)律進(jìn)行編排，使每組輸出代碼具有其特定的含義。

編碼器按照被編信號(hào)的不同特點(diǎn)和要求，有各種不同的類型，最常見的有二-十進(jìn)制編碼器(又稱十進(jìn)制-BCD碼編碼器)和優(yōu)先編碼器。

1.二-十進(jìn)制編碼器

(1)功能：將十進(jìn)制數(shù)字0～9分別編碼成4位BCD碼。

(2)結(jié)構(gòu)框圖

這種編碼器由10個(gè)輸入端代表10個(gè)不同數(shù)字，4個(gè)輸出端代表相應(yīng)BCD代碼。結(jié)構(gòu)框圖如圖7.11所示。

圖7.11 編碼器結(jié)構(gòu)框圖

注意：二-十進(jìn)制編碼器的輸入信號(hào)是互斥的，即任何時(shí)候只允許一個(gè)輸入端為有效信號(hào)。

最常見的有8421碼編碼器，例如，按鍵式8421碼編碼器（詳見教材中有關(guān)內(nèi)容）。

2.優(yōu)先編碼器

(1)功能：識(shí)別輸入信號(hào)的優(yōu)先級(jí)別，選中優(yōu)先級(jí)別最高的一個(gè)進(jìn)行編碼,實(shí)現(xiàn)優(yōu)先權(quán)管理。

優(yōu)先編碼器是數(shù)字系統(tǒng)中實(shí)現(xiàn)優(yōu)先權(quán)管理的一個(gè)重要邏輯部件。它與上述二-十進(jìn)制編碼器的最大區(qū)別是，優(yōu)先編碼器的各個(gè)輸入不是互斥的，它允許多個(gè)輸入端同時(shí)為有效信號(hào)。優(yōu)先編碼器的每個(gè)輸入具有不同的優(yōu)先級(jí)別，當(dāng)多個(gè)輸入信號(hào)有效時(shí)，它能識(shí)別輸入信號(hào)的優(yōu)先級(jí)別，并對(duì)其中優(yōu)先級(jí)別最高的一個(gè)進(jìn)行編碼，產(chǎn)生相應(yīng)的輸出代碼。

(2)典型芯片

書P238所示為常見MSI優(yōu)先編碼器74LS148的管腳排列圖和邏輯符號(hào)。書P23874LS148

真值表。

3.應(yīng)用舉例

例 用優(yōu)先編碼器74LS148設(shè)計(jì)一個(gè)能裁決16級(jí)不同中斷請求的中斷優(yōu)先編碼器。

7.1.3多路選擇器和多路分配器

多路選擇器和多路分配器是數(shù)字系統(tǒng)中常用的中規(guī)模集成電路。其基本功能是完成對(duì)多路數(shù)據(jù)的選擇與分配、在公共傳輸線上實(shí)現(xiàn)多路數(shù)據(jù)的分時(shí)傳送。此外，還可完成數(shù)據(jù)的并-串轉(zhuǎn)換、序列信號(hào)產(chǎn)生等多種邏輯功能以及實(shí)現(xiàn)各種邏輯函數(shù)功能。因而，屬于通用中規(guī)模集成電路。

一.多路選擇器

多路選擇器(Multiplexer)又稱數(shù)據(jù)選擇器或多路開關(guān)，常用MUX表示。它是一種多路輸入、單路輸出的組合邏輯電路。

1.邏輯特性

(1)邏輯功能：從多路輸入中選中某一路送至輸出端，輸出對(duì)輸入的選擇受選擇控制量控制。通常，對(duì)于一個(gè)具有2路輸入和一路輸出的多路選擇器有n個(gè)選擇控制變量，控制變量的每種取值組合對(duì)應(yīng)選中一路輸入送至輸出。

(2)構(gòu)成思想: 多路選擇器的構(gòu)成思想相當(dāng)于一個(gè)單刀多擲開關(guān)，即 n

2.典型芯片

常見的MSI多路選擇器有4路選擇器、8路選擇器和16路選擇器。

(1)四路數(shù)據(jù)選擇器74153的管腳排列圖和邏輯符號(hào)

書P240(2)四路數(shù)據(jù)選擇器74153的功能表

四路數(shù)據(jù)選擇器的功能表書P240。

(3)四路數(shù)據(jù)選擇器74153的輸出函數(shù)表達(dá)式

由功能表可知,當(dāng)A1A0=00時(shí),W=D0；當(dāng)A1A0 =01時(shí),W=D1；當(dāng)A1A0 =10時(shí),W=D2；當(dāng)A1A0 =11時(shí),W=D3。即在A1A0的控制下,依次選中D0～D3端的信息送至輸出端。其輸出表達(dá)式為

式中，mi為選擇變量A1、A0組成的最小項(xiàng)，Di為i端的輸入數(shù)據(jù)，取值等于0或1。 類似地，可以寫出2路選擇器的輸出表達(dá)式 n

式中，mi為選擇控制變量An-1，An-2，…，A1，A0組成的最小項(xiàng)；Di為2n路輸入中的第i路數(shù)據(jù)輸入，取值0或1。

3．應(yīng)用舉例

多路選擇器除完成對(duì)多路數(shù)據(jù)進(jìn)行選擇的基本功能外，在邏輯設(shè)計(jì)中主要用來實(shí)現(xiàn)各種邏輯函數(shù)功能。

(1)用具有n個(gè)選擇控制變量的多路選擇器實(shí)現(xiàn)n個(gè)變量函數(shù)

一般方法：將函數(shù)的n個(gè)變量依次連接到MUX的n個(gè)選擇變量端，并將函數(shù)表示成最小項(xiàng)之和的形式。若函數(shù)表達(dá)式中包含最小項(xiàng)mi，則相應(yīng)MUX的Di接1，否則Di接0。

例1 用多路選擇器實(shí)現(xiàn)如下邏輯函數(shù)的功能  F(A,B,C)=∑m(2,3,5,6)

(2)用具有n個(gè)選擇控制變量的多路選擇器實(shí)現(xiàn)n+1個(gè)變量的函數(shù)

一般方法:從函數(shù)的n+1個(gè)變量中任n個(gè)作為MUX選擇控制變量,并根據(jù)所選定的選擇控制變量將函數(shù)變換成如下形式：

以確定各數(shù)據(jù)輸入Di。假定剩余變量為X，則Di的取值只可能是0、1或X,X四者之一。例2 假定采用4路數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)

F(A,B,C)=∑m(2,3,5,6) 上述兩種方法表明：用具有n個(gè)選擇控制變量的MUX實(shí)現(xiàn)n個(gè)變量的函數(shù)或n+1個(gè)變量的函數(shù)時(shí)，不需要任何輔助電路，可由MUX直接實(shí)現(xiàn)。

(3)用具有n個(gè)選擇控制變量的多路選擇器實(shí)現(xiàn)n+1個(gè)以上變量的函數(shù)

當(dāng)函數(shù)的變量數(shù)比MUX的選擇控制變量數(shù)多兩個(gè)以上時(shí)，一般需要加適當(dāng)?shù)倪壿嬮T輔助實(shí)現(xiàn)。在確定各數(shù)據(jù)輸入時(shí)，通常借助卡諾圖。

例3 用4路選擇器實(shí)現(xiàn)如下4變量邏輯函數(shù)的功能  F(A,B,C,D)=∑m(1,2,4,9, 10,11,12,14,15)

例4 用一片T580雙4路選擇器實(shí)現(xiàn)4變量多輸出函數(shù)。函數(shù)表達(dá)式為

F1(A,B,C,D)=∑m(0,1,5,7,10,13,15)

F2(A,B,C,D)=∑m(8,10,12,13,15) 

二.多路分配器

多路分配器(Demultiplexer)又稱數(shù)據(jù)分配器，常用DEMUX表示。多路分配器的結(jié)構(gòu)與多路選擇器正好相反，它是一種單輸入、多輸出組合邏輯部件，由選擇控制變量決定輸入從哪一路輸出。書P245為4路分配器的邏輯符號(hào)和功能表。

多路分配器常與多路選擇器聯(lián)用，以實(shí)現(xiàn)多通道數(shù)據(jù)分時(shí)傳送。通常在發(fā)送端由MUX將各路數(shù)據(jù)分時(shí)送上公共傳輸線(總線)，接收端再由DEMUX將公共線上的數(shù)據(jù)適時(shí)分配到相應(yīng)的輸出端。圖7.21所示是利用一根數(shù)據(jù)傳輸線分時(shí)傳送8路數(shù)據(jù)的示意圖，在公共選擇控制變量 ABC的控制下，實(shí)現(xiàn)Di-fi的傳送(i=0～7)。

圖7.21 8路數(shù)據(jù)傳輸示意圖

以上對(duì)幾種最常用的MSI組合邏輯電路進(jìn)行了介紹，在邏輯設(shè)計(jì)時(shí)可以靈活使用這些電路實(shí)現(xiàn)各種邏輯功能。

例5 用8路選擇器和3-8線譯碼器構(gòu)造一個(gè)3位二進(jìn)制數(shù)等值比較器。

解 設(shè)比較的兩個(gè)3位二進(jìn)制數(shù)分別為ABC和XYZ，將譯碼器和多路選擇器按圖 7.22所示進(jìn)行連接，即可實(shí)現(xiàn)ABC和XYZ的等值比較。

圖7.22 比較器邏輯電路圖

從圖7.22可知，若ABC=XYZ，則多路選擇器的輸出F=0，否則F=1。例如，當(dāng)ABC=010時(shí)，譯碼器輸出Y2=0，其余均為1。若多路選擇器選擇控制變量XYZ=ABC=010，則選通D2送至輸出端F，由于D2=Y2=0,故F=0；若XYZ≠010，則多路選擇器會(huì)選擇D2之外的其他數(shù)據(jù)輸入送至輸出端F，由于與其余數(shù)據(jù)輸入端相連的譯碼器輸出均為1，故F為1。

用類似方法，采用合適的譯碼器和多路選擇器可構(gòu)成多位二進(jìn)制數(shù)比較器。

3觸發(fā)器

教學(xué)內(nèi)容：本章開始進(jìn)入時(shí)序電路分析設(shè)計(jì)，對(duì)于時(shí)序電路最基本元器件觸發(fā)器要掌握常用的RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、以及鐘控和邊沿RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器的功能、觸發(fā)方式、外部工作特性。

教學(xué)重點(diǎn)：各種觸發(fā)器的觸發(fā)方式和功能。教學(xué)難點(diǎn)：觸發(fā)器構(gòu)成方式。

教學(xué)方法：課堂教學(xué)為主，輔以恰當(dāng)?shù)膶?shí)驗(yàn)。緊密結(jié)合前面所學(xué)的基礎(chǔ)內(nèi)容，用豐富詳盡的例題，讓學(xué)生充分理解集成芯片設(shè)計(jì)方法，并通過課堂練習(xí)掌握學(xué)生學(xué)習(xí)情況。課后配套實(shí)驗(yàn)，讓學(xué)生透徹理解課堂所學(xué)。

教學(xué)要求：重點(diǎn)掌握觸發(fā)器的工作原理，掌握各種觸發(fā)器的觸發(fā)方式和功能以及應(yīng)用場合的不同，了解觸發(fā)器的外部工作特性。

3.4觸

發(fā)

器

觸發(fā)器是一種具有記憶功能的電子器件。它具有如下特點(diǎn)：

 ☆ 有兩個(gè)互補(bǔ)的輸出端Q和Q；

☆ 有兩個(gè)穩(wěn)定狀態(tài)。通常將Q=1和Q=0稱為“1”狀態(tài)，而把Q=0和Q=1稱為“0” 狀態(tài)。當(dāng)輸入信號(hào)不發(fā)生變化時(shí)，觸發(fā)器狀態(tài)穩(wěn)定不變；

☆ 在一定輸入信號(hào)作用下，觸發(fā)器可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)移到另一個(gè)穩(wěn)定狀態(tài)。通常把輸入信號(hào)作用之前的狀態(tài)稱為現(xiàn)態(tài),記作Qn 和Qn，而把輸入信號(hào)作用后的狀態(tài)稱為觸發(fā)器的次態(tài),記作Q(n+1)和Q(n+1)。

為了簡單起見，現(xiàn)態(tài)一般省略的上標(biāo)n，就用Q 和Q 表示。顯然，次態(tài)是現(xiàn)態(tài)和輸入的函數(shù)。

觸發(fā)器是存儲(chǔ)一位二進(jìn)制信息的理想器件。集成觸發(fā)器的種類很多，分類方法也各不相同，但其結(jié)構(gòu)都是由邏輯門加上適當(dāng)?shù)姆答伨€耦合而成。

下面從實(shí)際應(yīng)用出發(fā)，介紹幾種最常用的集成觸發(fā)器，重點(diǎn)掌握它們的外部工作特性。

3.4.1基本R-S觸發(fā)器

基本R-S觸發(fā)器是直接復(fù)位置位觸發(fā)器的簡稱，由于它是構(gòu)成各種功能觸發(fā)器的基本部件，故稱為基本R-S觸發(fā)器。

一.用與非門構(gòu)成的基本R-S觸發(fā)器

1.組成

由兩個(gè)與非門交叉耦合構(gòu)成，其邏輯圖和邏輯符號(hào)分別見書P95。

圖中，Q和Q為觸發(fā)器的兩個(gè)互補(bǔ)輸出端；R和S為觸發(fā)器的兩個(gè)輸入端，R稱為置0端或者復(fù)位端，S稱為置1端或置位端；

在邏輯符號(hào)輸入端加的小圓圈表示低電平或負(fù)脈沖有效，即僅當(dāng)?shù)碗娖交蜇?fù)脈沖作用于輸入端時(shí)，觸發(fā)器狀態(tài)才能發(fā)生變化(常稱為翻轉(zhuǎn))，有時(shí)稱這種情況為低電平或負(fù)脈沖觸發(fā)。

2． 工作原理

（1）若R=1,S=1，則觸發(fā)器保持原來狀態(tài)不變。

（2）若R=1,S=0,則觸發(fā)器置為1狀態(tài)。

（3）若R=0,S=1,則觸發(fā)器置為0狀態(tài)。（4）不允許出現(xiàn)R=0,S=0。

3．邏輯功能及其描述

由與非門構(gòu)成的R-S觸發(fā)器的邏輯功能如表3.5所示。表中“d”表示觸發(fā)器次態(tài)不確定。

表3.5 基本R-S觸發(fā)器功能表

R S 0 0 0 1 1 0 1 1

Q(n+1)d 0 1 Q

功能說明 不定 置0 置1 不變 觸發(fā)器的次態(tài)方程： Q(n+1)= S + R·Q 因?yàn)镽、S不允許同時(shí)為0，所以輸入必須滿足約束條件： R+S=1(約束方程)

3.4.2幾種常用的時(shí)鐘控制觸發(fā)器

實(shí)際應(yīng)用中，往往要求觸發(fā)器按一定的時(shí)間節(jié)拍動(dòng)作，即讓觸發(fā)器狀態(tài)的變化由時(shí)鐘脈沖和輸入信號(hào)共同決定。因此，在觸發(fā)器的輸入端增加了時(shí)鐘控制信號(hào)，這類觸發(fā)器由時(shí)鐘脈沖確定狀態(tài)轉(zhuǎn)換的時(shí)刻(何時(shí)轉(zhuǎn)換)，由輸入信號(hào)確定觸發(fā)器狀態(tài)轉(zhuǎn)換的方向(如何轉(zhuǎn)換)。這種具有時(shí)鐘脈沖控制的觸發(fā)器稱為“時(shí)鐘控制觸發(fā)器”或者“定時(shí)觸發(fā)器”。

下面介紹四種最常用的時(shí)鐘控制觸發(fā)器。

一.時(shí)鐘控制R-S觸發(fā)器

時(shí)鐘控制R-S觸發(fā)器的邏輯圖如圖P100所示。

1．組成

它由四個(gè)與非門構(gòu)成。其中，與非門G1、G2構(gòu)成基本R-S觸發(fā)器；與非門G3、G4組成控制電路，通常稱為控制門。

2．工作原理

（1）無時(shí)鐘脈沖作用（即時(shí)鐘控制端C為0）時(shí)：控制門G3、G4被封鎖。此時(shí)，不管R、S端的輸入為何值，兩個(gè)控制門的輸出均為1，觸發(fā)器狀態(tài)保持不變。

（2）有時(shí)鐘脈沖作用（即時(shí)鐘控制端C為1）時(shí): 控制門G3、G4被打開，這時(shí)輸入端R、S的值可以通過控制門作用于上面的基本R-S觸發(fā)器。具體如下：

? ? ? ? 當(dāng)R=0,S=0時(shí)，控制門G3、G4的輸出均為1，觸發(fā)器狀態(tài)保持不變；

當(dāng)R=0,S=1時(shí)，控制門G3、G4的輸出分別為1和0，觸發(fā)器狀態(tài)置成1狀態(tài)；

當(dāng)R=1,S=0時(shí)，控制門G3、G4的輸出分別為0和1，觸發(fā)器狀態(tài)置成0狀態(tài)；

當(dāng)R=1，S=1時(shí)，控制門G3、G4的輸出均為0，觸發(fā)器狀態(tài)不確定（不允許）。

由此可見，這種觸發(fā)器的工作過程是由時(shí)鐘信號(hào)C和輸入信號(hào)R、S共同作用的；時(shí)鐘C控制轉(zhuǎn)換時(shí)間，輸入R和S確定轉(zhuǎn)換后的狀態(tài)。因此，它被稱作時(shí)鐘控制R-S觸發(fā)器，其邏輯符號(hào)如圖3.32(b)所示。

時(shí)鐘控制R-S觸發(fā)器的功能表、次態(tài)方程和約束條件與由或非門構(gòu)成的R-S觸發(fā)器相同。

在時(shí)鐘控制觸發(fā)器中，時(shí)鐘信號(hào)C是一種固定的時(shí)間基準(zhǔn)，通常不作為輸入信號(hào)列入表中。對(duì)觸發(fā)器功能進(jìn)行描述時(shí)，均只考慮時(shí)鐘作用(C=1)時(shí)的情況。

注意！時(shí)鐘控制R-S觸發(fā)器雖然解決了對(duì)觸發(fā)器工作進(jìn)行定時(shí)控制的問題，而且具有結(jié)構(gòu)簡單等優(yōu)點(diǎn)，但依然存在如下兩點(diǎn)不足：

? ? 輸入信號(hào)不能同時(shí)為1，即R、S不能同時(shí)為1；

可能出現(xiàn)“空翻”現(xiàn)象。

所謂“空翻”是指在同一個(gè)時(shí)鐘脈沖作用期間觸發(fā)器狀態(tài)發(fā)生兩次或兩次以上變化的現(xiàn)象。引起空翻的原因是在時(shí)鐘脈沖作用期間，輸入信號(hào)依然直接控制著觸發(fā)器狀態(tài)的變化。具體說，當(dāng)時(shí)鐘C為1時(shí)，如果輸入信號(hào)R、S發(fā)生變化，則觸發(fā)器狀態(tài)會(huì)跟著變化，從而使得一個(gè)時(shí)鐘脈沖作用期間引起多次翻轉(zhuǎn)。“空翻”將造成狀態(tài)的不確定和系統(tǒng)工作的混亂，這是不允許的。因此，時(shí)鐘控制R-S觸發(fā)器要求在時(shí)鐘脈沖作用期間輸入信號(hào)保持不變。

由于時(shí)鐘控制R-S觸發(fā)器的上述缺點(diǎn)，使它的應(yīng)用受到很大限制。一般只用它作為數(shù)碼寄存器而不宜用來構(gòu)成具有移位和計(jì)數(shù)功能的邏輯部件。

二.D

為了解決時(shí)鐘控制R-S觸發(fā)器在輸入端R、S同時(shí)為1時(shí)狀態(tài)不確定的問題，通常對(duì)時(shí)鐘控制R-S觸發(fā)器的觸發(fā)器

控制電路稍加修改，使之變成如圖3.33(a)所示的形式，這樣便形成了只有一個(gè)輸入端的D觸發(fā)器。其邏輯符號(hào)如圖P102所示。

修改后的控制電路除了實(shí)現(xiàn)對(duì)觸發(fā)器工作的定時(shí)控制外，另外一個(gè)作用是在時(shí)鐘脈沖作用期間(C=1時(shí))，將輸入信號(hào)D轉(zhuǎn)換成一對(duì)互補(bǔ)信號(hào)送至基本R-S觸發(fā)器的兩個(gè)輸入端，使基本R-S觸發(fā)器的兩個(gè)輸入信號(hào)只可能是01或者10兩種組合，從而消除了狀態(tài)不確定現(xiàn)象，解決了對(duì)輸入的約束問題。

工作原理如下：

? ? 當(dāng)無時(shí)鐘脈沖作用時(shí)，即C=0時(shí)，控制電路被封鎖，無論輸入D為何值，與非門G3、G4輸出均為1，觸發(fā)器狀態(tài)保持不變。

當(dāng)時(shí)鐘脈沖作用時(shí)，即使C=1時(shí)，若D=0，則門G4輸出為1，門G3輸出為0，觸發(fā)器狀態(tài)被置0；若D=1，則門G4輸出為0，門G3輸出為1，觸發(fā)器狀態(tài)被置1。

由此可見，在時(shí)鐘作用時(shí)，D觸發(fā)器狀態(tài)的變化僅取決于輸入信號(hào)D，而與現(xiàn)態(tài)無關(guān)。其次態(tài)方程為

Q(n+1)= D

D觸發(fā)器的邏輯功能可用表3.7所示的功能表描述。

表3.7 D觸發(fā)器功能表

D 0 1

Q(n+1)0 1

上述D觸發(fā)器在時(shí)鐘作用期間要求輸入信號(hào)D不能發(fā)生變化，即依然存在“空翻”現(xiàn)象。工作波形如下：

為了進(jìn)一步解決“空翻”問題，實(shí)際中廣泛使用的集成D觸發(fā)器通常采用維持阻塞結(jié)構(gòu)，稱為維持阻塞D觸發(fā)器。典型維持阻塞D觸發(fā)器的邏輯圖和邏輯符號(hào)分別如圖3.34(a)和(b)所示。圖中的D輸入端稱為數(shù)據(jù)輸入端；RD和SD分別稱為直接置“0”端和直接置“1” 端。它們均為低電平有效，即在不作直接置“0”和置“1”操作時(shí)，保持為高電平。

圖3.34 維持阻塞D觸發(fā)器

該觸發(fā)器在時(shí)鐘脈沖沒有到來(C=0)時(shí)，無論D端狀態(tài)怎樣變化，都保持原有狀態(tài)不變；當(dāng)時(shí)鐘脈沖到來(C=1)時(shí)，觸發(fā)器在時(shí)鐘脈沖的上升邊沿將D輸入端的數(shù)據(jù)可靠地置入；在上升沿過后的時(shí)鐘脈沖期間，D的值可以隨意改變，觸發(fā)器的狀態(tài)始終以時(shí)鐘脈沖上升沿時(shí)所采樣的值為準(zhǔn)。由于利用了脈沖的邊沿作用和維持阻塞作用，從而有效地防止了“空翻”現(xiàn)象。

工作波形如下：

例如，若輸入D=1，在時(shí)鐘脈沖的上升沿，把“1”送入觸發(fā)器，使Q=1,Q=0。在觸發(fā)器進(jìn)入“1”狀態(tài)后，由于置1維持線和置0阻塞線的低電平0的作用，即使輸入端D由1變?yōu)?，觸發(fā)器的“1”狀態(tài)也不會(huì)改變；同理，若D=0，時(shí)鐘脈沖的上升沿將使觸發(fā)器的狀態(tài)變?yōu)镼=0,Q=1。由于置0維持線和置1阻塞線為低電平0，所以，即使輸入端D由0變?yōu)?，觸發(fā)器的狀態(tài)也維持0態(tài)不變?？梢?，該電路保證了觸發(fā)器的狀態(tài)在時(shí)鐘脈沖作用期間只變化一次。

維持阻塞D觸發(fā)器的邏輯功能與前述D觸發(fā)器的邏輯功能完全相同。實(shí)際中使用的維持阻塞D觸發(fā)器有時(shí)具有幾個(gè)D輸入端，此時(shí)，各輸入之間是相“與”的關(guān)系。例如，當(dāng)有三個(gè)輸入端D1、D2和D3時(shí)，其次態(tài)方程是 : Q(n+1)= D1·D2·D3

由于維持阻塞D觸發(fā)器的不存在對(duì)輸入的約束問題，克服了空翻現(xiàn)象，抗干擾能力強(qiáng)。因此可用來實(shí)現(xiàn)寄存、計(jì)數(shù)、移位等功能。其主要缺點(diǎn)是邏輯功能比較簡單。

三.J-K

為了既解決時(shí)鐘控制R-S觸發(fā)器對(duì)輸入信號(hào)的約束問題，又能使觸發(fā)器保持有兩個(gè)輸入端的作用，可將時(shí)鐘觸發(fā)器

控制R-S觸發(fā)器改進(jìn)成如圖3.35(a)所示的形式。即增加兩條反饋線，將觸發(fā)器的輸出Q和Q 交叉反饋到兩個(gè)控制門的輸入端，利用觸發(fā)器兩個(gè)輸出端信號(hào)始終互補(bǔ)的特點(diǎn)，有效地解決了在時(shí)鐘脈沖作用期間兩個(gè)輸入同時(shí)為1將導(dǎo)致觸發(fā)器狀態(tài)不確定的問題。修改后，把原來的輸入端S改成J，R改成K，稱為J-K觸發(fā)器。其邏輯符號(hào)P103所示。

工作原理如下：

（1）在時(shí)鐘脈沖未到來(C=0)時(shí)，無論輸入端J和K怎樣變化，控制門G3、G4的輸出均為1.觸發(fā)器保持原來狀態(tài)不變。

（2）在時(shí)鐘脈沖作用(C=1)時(shí)，可分為4種情況。

歸納起來，J-K觸發(fā)器的功能表如表3.8所示。

表3.8 J-K觸發(fā)器功能表

J K 0 0 0 1 1 0 1 1

其次態(tài)方程為 ： Q

上述J-K觸發(fā)器結(jié)構(gòu)簡單，且具有較強(qiáng)的邏輯功能，但依然存在“空翻”現(xiàn)象。為了進(jìn)一步解決“空翻”(n+1)

Q(n+1)Q 0 1 Q

功能說明 不變 置0 置1 翻轉(zhuǎn)

= J·Q + K·Q

問題，實(shí)際中廣泛采用主從J-K觸發(fā)器。主從J-K觸發(fā)器的邏輯電路圖及邏輯符號(hào)如圖3.36（a）、（b）所示。

圖3.36 主從J-K觸發(fā)器

主從J-K觸發(fā)器由上、下兩個(gè)時(shí)鐘控制R-S觸發(fā)器組成，分別稱為從觸發(fā)器和主觸發(fā)器。主觸發(fā)器的輸出是從觸發(fā)器的輸入，而從觸發(fā)器的輸出又反饋到主觸發(fā)器的輸入。主、從兩個(gè)觸發(fā)器的時(shí)鐘脈沖是反相的。圖中的RD和SD分別為直接置0端和直接置1端。邏輯符號(hào)中時(shí)鐘端的小圓圈表示觸發(fā)器狀態(tài)的改變是在時(shí)鐘脈沖的后沿(下降沿)產(chǎn)生的。

工作原理如下：

● 當(dāng)時(shí)鐘脈沖未到來時(shí)，主觸發(fā)器被封鎖，從觸發(fā)器狀態(tài)由主觸發(fā)器狀態(tài)決定，兩者狀態(tài)相同；

● 當(dāng)時(shí)鐘脈沖到來時(shí)，在時(shí)鐘脈沖的前沿(上升沿)接收輸入信號(hào)并暫存到主觸發(fā)器中，此時(shí)從觸發(fā)器被封鎖，保持原狀態(tài)不變。在時(shí)鐘脈沖的后沿(下降沿)，主觸發(fā)器狀態(tài)傳送到從觸發(fā)器，使從觸發(fā)器輸出(即整個(gè)觸發(fā)器輸出)變到新的狀態(tài)，而此時(shí)主觸發(fā)器本身被封鎖，不受輸入信號(hào)變化的影響。即該觸發(fā)器是“前沿采樣，后沿定局”。由于整個(gè)觸發(fā)器的狀態(tài)更新是在時(shí)鐘脈沖的后沿發(fā)生的，因此解決了“空翻”的問題。

與前面所述J-K觸發(fā)器相比，主從J-K觸發(fā)器僅進(jìn)行了性能上的改進(jìn)，而邏輯功能完全相同。由于該觸發(fā)器具有輸入信號(hào)J和K無約束、無空翻、功能較全等優(yōu)點(diǎn)，因此，使用方便，應(yīng)用廣泛。

四.T觸發(fā)器

T觸發(fā)器又稱為計(jì)數(shù)觸發(fā)器。如果把J-K觸發(fā)器的兩個(gè)輸入端J和K連接起來，并把連接在一起的輸入端用符號(hào)T表示，就構(gòu)成了T觸發(fā)器。相應(yīng)的邏輯圖和邏輯符號(hào)分別如圖3.37(a)和(b)所示。

圖3.37 T觸發(fā)器

T觸發(fā)器的邏輯功能可直接由J-K觸發(fā)器的次態(tài)方程導(dǎo)出。J-K觸發(fā)器的次態(tài)方程為

Q(n+1)= J·Q + K·Q

將該方程中的J和K均用T代替后，即可得到T觸發(fā)器的次態(tài)方程：

Q(n+1)= T·Q + T·Q

根據(jù)次態(tài)方程，可列出T觸發(fā)器的功能表如表3.9所示。

表3.9 T觸發(fā)器功能表

T 0 1

Q(n+1)Q Q

功能說明 不變 翻轉(zhuǎn) 由功能表可知，當(dāng)T=1時(shí)，只要有時(shí)鐘脈沖到來，觸發(fā)器狀態(tài)就翻轉(zhuǎn)，或由1變?yōu)?或由0變?yōu)?，相當(dāng)于一位二進(jìn)制計(jì)數(shù)器；當(dāng)T=0時(shí)，即使有時(shí)鐘脈沖作用，觸發(fā)器狀態(tài)也保持不變。

圖3.37所示的T觸發(fā)器也存在“空翻”現(xiàn)象，實(shí)際數(shù)字電路中使用的集成T觸發(fā)器通常采用主從式結(jié)構(gòu)，或者增加維持阻塞功能。集成T觸發(fā)器的邏輯符號(hào)分別如圖3.38(a)、(b)所示，它們除了在性能方面的改進(jìn)外，邏輯功能與上述T觸發(fā)器完全相同。

第五篇：數(shù)字電路總結(jié)

數(shù)字電路總結(jié)

第一章數(shù)制和編碼

1． 能寫出任意進(jìn)制數(shù)的按權(quán)展開式；

2． 掌握二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的相互轉(zhuǎn)換；

3． 掌握二進(jìn)制數(shù)與八進(jìn)制、十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換；

4． 掌握二進(jìn)制數(shù)的原碼、反碼及補(bǔ)碼的表示方法；

5． 熟悉自然二進(jìn)制碼、8421BCD碼和余3 BCD碼

6． 了解循環(huán)碼的特點(diǎn)。

第二章 邏輯代數(shù)基礎(chǔ)

1． 掌握邏輯代數(shù)的基本運(yùn)算公式；

2．掌握代入規(guī)則，反演規(guī)則，對(duì)偶規(guī)則；

熟悉邏輯表達(dá)式類型之間的轉(zhuǎn)換---“與或”表達(dá)式轉(zhuǎn)化為“與非”表達(dá)式；

3． 熟悉邏輯函數(shù)的標(biāo)準(zhǔn)形式---積之和（最小項(xiàng)）表達(dá)式及和之積（最大項(xiàng)）式表達(dá)式。（最小項(xiàng)與最大項(xiàng)之間的關(guān)系，最小項(xiàng)表達(dá)式與最大項(xiàng)表達(dá)式之間的關(guān)系）。

4． 了解正邏輯和負(fù)邏輯的概念。

第三章：數(shù)字邏輯系統(tǒng)建模

1．熟悉代數(shù)法化簡函數(shù)

（A?AB?A,A?AB?A?B, AB?AC?BC?AB?AC, A+A=AAA=A）

2．掌握圖解法化簡函數(shù)

3．了解列表法化簡函數(shù)（Q-M法的步驟）

4．能夠解決邏輯函數(shù)簡化中的幾個(gè)實(shí)際問題。

a.無關(guān)項(xiàng)，任意項(xiàng)，約束項(xiàng)的處理；

b.卡諾圖之間的運(yùn)算。

5．時(shí)序邏輯狀態(tài)化簡

掌握確定狀態(tài)邏輯系統(tǒng)的狀態(tài)化簡；

了解不完全確定狀態(tài)邏輯系統(tǒng)的狀態(tài)化簡。

第四章：集成邏輯門

1． 了解TTL“與非”門電路的簡單工作原理；

2． 熟悉TTL“與非”門電路的外特性：電壓傳輸特性及幾個(gè)主要參數(shù)，輸出高電平，輸出低電平、噪聲容限、輸入短路電流、扇出系數(shù)和平均傳輸延遲時(shí)間。

3． 熟悉集電集開路“與非”門（OC門）和三態(tài)門邏輯概念，理解“線與”的概念；

4． 掌握CMOS“與非”門、“或非”門、“非”門電路的形式及其工作原理。

5． 熟練掌握與、或、非、異或、同或的邏輯關(guān)系。

7．掌握R-S、J-K、D、T觸發(fā)器的邏輯功能、特征方程、狀態(tài)轉(zhuǎn)換圖、狀態(tài)轉(zhuǎn)換真值表。不要求深入研究觸發(fā)器的內(nèi)部結(jié)構(gòu)，只要求掌握它們的功能，能夠正確地使用它們；

8．了解觸發(fā)器直接置 “0”端RD和直接置“1”端SD的作用。

9．了解邊沿觸發(fā)器的特點(diǎn)；

10．熟悉觸發(fā)器的功能轉(zhuǎn)換。

11.了解施密特電路、單穩(wěn)態(tài)電路的功能用途；

212．了解ROM、PROM、EPROM，EPROM有何不同；

13．能用PLD（與或陣列）實(shí)現(xiàn)函數(shù)

第五章: 組合邏輯電路

1、熟悉組合邏輯電路的定義；

2、掌握組合電路的分析方法：根據(jù)電路寫出輸出函數(shù)的邏輯表達(dá)式，列出真值表，根

據(jù)邏輯表達(dá)式和真值表分析出電路的路基功能。

3、掌握邏輯電路的設(shè)計(jì)方法：根據(jù)設(shè)計(jì)要求，確定輸入和輸出變量，列出真值表，利

用卡諾圖法化簡邏輯函數(shù)寫出表達(dá)式，畫出電路圖。

4、掌握常用組合邏輯部件74LS283）、74LS85）、74LS138）、四選一數(shù)據(jù)選擇器和八選

一數(shù)據(jù)選擇器74151的應(yīng)用（利用138譯碼器、八選一數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)等）。

5、了解組合電路的競爭與冒險(xiǎn)。

第六章: 同步時(shí)序電路

1． 了解時(shí)序電路的特點(diǎn)（定義）；

2． 記住時(shí)序電路的分析步驟,掌握時(shí)序電路的分析方法,能夠較熟練地分析同步時(shí)序

電路的邏輯功能。

3． 記住時(shí)序電路的設(shè)計(jì)步驟,掌握時(shí)序電路的設(shè)計(jì)方法,會(huì)同步時(shí)序電路的設(shè)計(jì)（含狀

態(tài)化簡）。

第七章: 常用時(shí)序邏輯部件

4． 了解常用的時(shí)序邏輯部件，如各種計(jì)數(shù)器（74LS161、74LS163、74LS193）、移位寄

存器（74LS194）及寄存器；不要求詳盡的去研究其內(nèi)部電路，但能夠應(yīng)用時(shí)序邏輯部件構(gòu)成給定的邏輯功能。

5． 會(huì)看時(shí)序邏輯部件及組合邏輯部件的功能表，根據(jù)功能表掌握其邏輯功能、典型應(yīng)

用及功能擴(kuò)展

6． 掌握掌握連成任意模M同步計(jì)數(shù)器的三種方法：預(yù)置法，清0法，多次預(yù)置法；

7． 掌握序列碼發(fā)生器的設(shè)計(jì)過程

第八章 了解A/D,D/A轉(zhuǎn)換的基本原理。

思考題

1． BCD碼的含義是什么？

2． 數(shù)字電路的特點(diǎn)是什么？

3． 三態(tài)門的特點(diǎn)是什么，說明其主要用途？

4． OC門的特點(diǎn)是什么，說明其主要用途？

5． TTL集成邏輯門的基本參數(shù)有哪幾種？

6． 什么是“與”邏輯關(guān)系、“或”邏輯關(guān)系、“非”邏輯關(guān)系？

7． 什么是“同或”邏輯關(guān)系、“異或”邏輯關(guān)系？

8． 簡化邏輯函數(shù)的意義是什么？

9． 幾種數(shù)制如何進(jìn)行相互轉(zhuǎn)換？

10． 怎樣取得二進(jìn)制數(shù)的原碼、反碼和補(bǔ)碼？

11． 將十進(jìn)制數(shù)125編寫成8421BCD碼和余3BCD 碼；

12． 什么是最小項(xiàng)及最小項(xiàng)表達(dá)式？

13． 怎樣用代數(shù)法化簡邏輯函數(shù)？

14． 怎樣用卡諾圖法化簡邏輯函數(shù)？

簡化后的邏輯表達(dá)式是。

A.唯一B.不唯一

C.不確定D.任意。

15． 什么是組合電路？什么是時(shí)序電路？各自的特點(diǎn)是什么？

16． 組合電路的表示形式有幾種，是哪幾種？

17． 組合電路的分析步驟是什么？

18． 組合電路的設(shè)計(jì)步驟是什么？

19． 半加器與全加器的功能有何區(qū)別？

20． 譯碼器、編碼器、比較器如何進(jìn)行級(jí)聯(lián)？

21． 如何用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)？

22． 競爭與冒險(xiǎn)的起因是什么？

23． D觸發(fā)器與J-K觸發(fā)器的特征方程和狀態(tài)轉(zhuǎn)換圖是什么？

24． 如何用J-K觸發(fā)器實(shí)現(xiàn)T觸發(fā)器？

25． 什么是同步時(shí)序電路和異步時(shí)序電路？其特點(diǎn)是什么？

26． 同步時(shí)序電路的分析步驟是什么？

27． 同步時(shí)序電路的設(shè)計(jì)步驟是什么？

28． 全面描述時(shí)序電路的方程有幾個(gè)？是哪幾個(gè)？

29． 狀態(tài)化簡的意義是什么？怎樣進(jìn)行狀態(tài)化簡？

30． 怎樣用中規(guī)模同步集成計(jì)數(shù)器設(shè)計(jì)任意模值計(jì)數(shù)器？

31． 怎樣用移位寄存器構(gòu)成環(huán)形計(jì)數(shù)器？

32． 什么是ROM？什么是RAM？

33． PLD、PLA、GAL、PAL，F(xiàn)PGA、CPLD的含義是什么？

34． 畫出ADC工作原理框圖，寫出三種ADC電路的名稱。

35． 計(jì)算R-2R網(wǎng)絡(luò)DAC的輸出電壓。

36． 欲將正弦信號(hào)轉(zhuǎn)換成與之頻率相同的脈沖信號(hào)，應(yīng)用

(a)T’觸發(fā)器；(b)施密特觸發(fā)器；(c)A/D轉(zhuǎn)換器(d)移位寄存器 37．