第一篇：數(shù)字邏輯和設(shè)計基礎(chǔ) 期末復(fù)習(xí)題

1、采用3-8線譯碼器74LS138和門電路構(gòu)成的邏輯電路如圖所示，請對該電路進行分析，寫出輸出方程，并化解為最簡與-或式。（10分）

F1&F2&Y0A0Y1A1Y2A2Y3Y4Y5Y6Y774LS138STaSTbSTcCBA1

1、解：分析此圖，可知：F1=m0?m1?m3?m4，F(xiàn)2=m4?m5?m6?m7 化簡過程：由卡諾圖及公式化簡均可，此處略 化簡得：F1?AC?BC（2分）

F2?A

2.已知邏輯函數(shù)： F?ABC?ABC?ABC?ABC?ABC，試用一片4選1數(shù)據(jù)選擇器和門電路實現(xiàn)該邏輯函數(shù)，要求采用代數(shù)法，寫出設(shè)計全過程，并畫出電路圖。（10分）

A1A0STD0D1D2D3Y

① 寫出邏輯函數(shù)F的表達式（2分）

F?ABC?ABC?ABC?ABC?ABC =ABC?AB（C?C）?ABC?ABC

=ABC?AB?ABC?ABC② 寫出4選1數(shù)據(jù)選擇器輸出端邏輯函數(shù)Y的表達式（2分）

Y?A1A0D0?A1A0D1?A1A0D2?A1A0D3

③令 A?A（2分）

1、B?A0，比較F和Y兩式可得：D0?CD1?1D2?D3?C

④ 根據(jù)上式畫出的邏輯圖。（4分）

ABCA1A0STD0D1D2D311YF

五、畫出下列各觸發(fā)器Q端的波形：（設(shè)Q n= 0）(10 分，每小題5 分)

1、已知JK觸發(fā)器輸入信號J和K、時鐘脈沖CP、異步置位端RD和SD的波形如下圖所示，試畫出觸發(fā)器輸出端Q的波形，設(shè)初始狀態(tài)為0。（5分）

CPSDJCPK1JC11KRDJRDKQ

2、下圖由邊沿D觸發(fā)器構(gòu)成的觸發(fā)器電路，設(shè)其初始狀態(tài)為0。輸入信號如右

RDSDQSD圖所示，試畫出Q端的輸出波形。（5分）

RDDCP1DC1SD1RDQQCPRDDQ

六、小規(guī)模時序邏輯電路設(shè)計（15分）1.分析下圖所示電路。（15分）

要求: 1）、寫出驅(qū)動方程、狀態(tài)方程、輸出方程；

2）、列出狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖； 3）、說明電路的邏輯功能及啟動特性。

Q0Q1Q21D1D1D&&YCP

解：1.寫方程式

驅(qū)動方程n?D0?Q2??n?D1?Q0?nD?Q1??2狀態(tài)方程n?Q0n?1?Q2??n?1n?Q1?Q0?n?1nQ?Q1??2輸出方程n2n0 Y=QQ

2.列狀態(tài)轉(zhuǎn)換真值表

CP脈沖序列012345nQ2Q1n00111010Q0n01110001Q2n+1Q1n+***01Q0n+111100010Y***1無效狀態(tài)

3.畫狀態(tài)轉(zhuǎn)換圖 ******11

電路為同步模6計數(shù)器，不能自啟動

74LS161采用置數(shù)法實現(xiàn)十進制計數(shù)器的邏輯圖。（12分）

1.由CT74LS151數(shù)據(jù)選擇器和非門組成的邏輯電路如圖所示，①簡述數(shù)據(jù)選擇器ST端的作用；②給出輸出邏輯函數(shù)的表達式并化解為最簡與或表達式。（10分）

1D0D1D2D3D4D5D6D7STABCA2A1A0F=YF=Y

解：輸出邏輯表達式為：Y?ABC?ABC?ABC?ABC（4分）

化簡得：Y?AC?AC（4分））

2.采用3—8線譯碼器74LS138和門電路設(shè)計下列組合邏輯電路，使其輸出輸出邏輯函數(shù)為：F1?AB?BC，F(xiàn)2?出最終的邏輯電路圖。（12分

1、F1?AB?BC?ABC?ABC?ABC?m2?m6?m7?Y2Y6Y7

AB?ABC。寫出設(shè)計過程，并畫F2?AB?ABC?ABC?ABC?ABC?m0?m1?m6?Y0Y1Y6

邏輯圖如下： F2&F1&Y0A0Y1A1Y2A2Y3Y4Y5Y6Y774LS138STaSTbSTc

F1正確（3分）、F2正確（3分）、F1邏輯圖正確（2分）、F2邏輯圖正確（2分）CBA1五.畫出下列各觸發(fā)器Q端的波形：（設(shè)Q n= 0）（共10分，每題5分）

1、如圖所示，觸發(fā)器為上邊沿觸發(fā)的D觸發(fā)器，設(shè)其初始狀態(tài)為0。輸入信號如右圖所示，試畫出Q端的輸出波形。（5分）

CPRDRD1234567A&CP1DC1SDQQASDQ

2、已知JK觸發(fā)器輸入信號J和K、時鐘脈沖CP的波形如下圖所示，試畫出觸發(fā)器輸出端Q的波形，設(shè)初始狀態(tài)為0。（5分）

1JCPK1JC11K11JCPK1JC11K1RDKQ

CPSDQQRDJKQCPSDQJ 試分析下圖所示時序邏輯電路（12分）

要求：（1）寫出電路的輸出方程、驅(qū)動方程、狀態(tài)方程；

（2）列出狀態(tài)轉(zhuǎn)移表；

（3）說明電路的邏輯功能并判斷該電路能否自啟動。

11JC1FF01KQQ01JQQ1&1JQQ2C1FF21K&YCPC1FF11K

解：1）寫方程式

nn輸出方程：Y=Q2Q1

?J0?1 K0?Q1n?nn驅(qū)動方程：?J1?Q0 K1?Q2?nnnJ?QQ K?Q20120??Q0n?1?Q0n+Q1n??nnn狀態(tài)方程：?Q1n?1?Q0 Q1n+Q2Q1?n?1nnQ2?Q0nQ1nQ2+Q0nQ2??

2）列狀態(tài)轉(zhuǎn)換真值表

CP脈沖序列012nQ2Q1n11010010Q0n10110100Q2n+1Q1n+***10Q0n+101101111Y001000010111無效狀態(tài)0001

3）此電路為同步三進制計數(shù)器，能自啟動

2.采用異步清零法，使用74LS161設(shè)計一個模11的計數(shù)器，要求寫出二進制代碼，反饋清零函數(shù)和畫出邏輯電路圖。

Q3 Q2 Q1 Q074LS1611LDCOCPCPCRCTTD3 D2 D1 D0CTP輸入輸出CRLDCTTCTPCPD3D2D1D0Q3Q2Q1Q00xxxxxxxx0000110xxd3d2d1d0d3d2d1d0xxxx11111計數(shù)110xxxxxx保持 CO=0保持11x0xxxxx

第二篇：數(shù)字邏輯基礎(chǔ)練習(xí)

04電《數(shù)字邏輯基礎(chǔ)》練習(xí)

班級___________學(xué)號______________姓名________________

一、填空題

1、數(shù)字電路主要是研究電路的輸入、輸出信號之間的關(guān)系，即所謂的__________關(guān)系，通常數(shù)字電路通常用____________、_____________和邏輯圖等方法分析。

2、二進制數(shù)減法原則是：_________________。

17、二進制譯碼器，將二進制代碼的各種狀態(tài)，按其＿＿＿翻譯成對應(yīng)的輸出信號的電路。

18、顯示電路由＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿、顯示器等四部分組成。

二、判斷題(10題 每題1分 共10分)

1、、邏輯是指事的“因”“果”規(guī)律，邏輯電路所反映的是輸入狀態(tài)(因)和輸出狀態(tài)(果)的關(guān)系()

2、數(shù)字電路輸出的信號就是數(shù)字。()

3、、邏輯電路、真值表與邏輯函數(shù)之間不一定一 一對應(yīng)，所以它們不能互換。()

3、邏輯代數(shù)的基本公式：A＋1＝_______； A＋A＝＿＿； A＋A＝＿＿；

A?A =_____；A·A＝＿＿＿。

4、邏輯代數(shù)基本定律：(A+B)(A+C)=___________, A＋AB =_________。

5、在分段顯示的譯碼器當(dāng)筆段f、c為低電平，其它為高電平時顯示數(shù)字＿＿＿＿。

6、異或門的邏輯函數(shù)式是________________，邏輯符號是___________。

7、數(shù)制是數(shù)的__________制。數(shù)是由___________和________兩部分組成。二進制的特點是采用兩個基本數(shù)碼_______和__________，按 _____________的原則計數(shù)。

8、二---十進制的特點是將十進制的十個數(shù)字0---9的編成_______制代碼的電路。其常用的是________碼。

9、完成下面的二進制運算(1)(10101)2+(101010)2=(2)(11010)2-(110)2=

(3)(1011)2×(1011)2=(4)(11001)2÷(101)2=

10、實現(xiàn)二進制與十進制的互換

(1)(10101)2=()10(2)(87)10=()2（3）（11011）2＝（）10（4）（163）10＝（）

211、標(biāo)有104160V的電容的容量是_______，耐壓是_________。

12、CC4011屬于___________集成邏輯電路，L四－2輸入＿＿＿＿＿＿門電路，其工作

電壓一般為______伏。

13、在添項法化簡中，在表達式中看第一、第二乘積項中有某個變量的＿＿＿、＿＿＿＿，這兩個乘積項中的另外變量在第三個乘積項中出現(xiàn)，則在第三個乘積項上添加＿＿＿＿＿＿

＿。例、Y＝AB＋AC＋BC，則在＿＿項上添加＿＿＿＿＿＿＿

14、組合邏輯電路的特點是，任何時刻的輸出狀態(tài)，直接由當(dāng)時的＿＿狀態(tài)所決定，也就是其

不具＿＿＿功能，輸出與輸入信號作用前的電路狀態(tài)＿＿關(guān)。

15、二進編碼器就是作n位二進制代碼對＿＿個信號進行編碼的電路。

16、二―十進制編碼器是將十個數(shù)字0～9編成＿＿＿制代碼的電路。其最常用是＿＿＿DCB

碼。

4、液晶顯示器的特點是低功耗、低亮度。（）

5、邏輯電路、真值表與邏輯函數(shù)之間不一定一一對應(yīng)，所以它們不能互換。（6、組合邏輯電路不具有記憶工能。（）

7、譯碼器實質(zhì)上是門電路組成的條件開關(guān)。（）

8、半導(dǎo)體數(shù)碼管分共陰極型和共陽極型。（）

9、譯碼器輸出的就是數(shù)字0和1。（）

10、邏輯代數(shù)公式中A+A=2A()

11、在數(shù)字邏輯中，邏輯電路圖、真值表與邏輯函數(shù)間可相互轉(zhuǎn)換。（）

三、選擇題

1、下列式子中錯誤的是（）a、AAA=Ab、A+BC=(A+B)(A+C)c、A+AB=A+B

dA+A+A=A

2、下面各式化簡正確的是()

a、AB?AC?BC?AB?ACb.AB?AC?BC?AB?AC

c.AB+AB=2ABd.A+A =03、、兩輸入與非門的邏輯函數(shù)式是()A、Y=A+BB、Y=A·BC、Y= AABD、Y= AB3、兩輸入或非門的邏輯函數(shù)表達式是（）A、Y=A+BB、Y?A?BC、Y=ABD、Y?AB4、下列公式中錯誤的是（）

A、A+1=AB、A+0=AC、A?A?1D、A?A5、下列基本定律中錯誤的是（）

A、AAA=AB、A+BC=(A+B)(A+C)C、A?B?ABD、A+AB=A+B6、下列運算中錯誤的是（）A、A+AB+CA+DA=AB、A?AB?AC?AD?A?B?C?D)

C、A?B?C?A?B?CD、B?BD?B?D

7、八位二進制數(shù)能表示二進數(shù)的最大值是()

A、255B、248C、19

2（2）Y?ABD?ABC?ABC8、二進制數(shù)10101轉(zhuǎn)換為十進數(shù)為()

A、15B、21C、189、8421BCD碼0110表示十進數(shù)為()

A、8B、6C、4210、用n位二進制代碼能對多少個信號編碼（）

a,n個b,2n個c,2n個d,2n

－n個

11、對0～9十個數(shù)字進行編碼，至少需要幾位二進制代碼（）a10位b 5位c 4位d 3位

12、譯碼器有（）

a一個輸入端，一個輸出端b 多個輸入端，多個輸出c 二個輸入端，二個輸出端d 三個輸入端，二個輸出

二、用代數(shù)法代簡

（1）Y?AB?AB?AB?AB（2）Y?A?B?AB

(3)Y?AB?AC?BC（4）Y?AD?AD?AB?AC?BD

_

(5)Y?AB?ABD?AC?BCD

(6)Y?ABC?A?B?C

(7)Y?AB_

?BD?CDE?DA_

(8)Y?A(A?B)?B(B?C)?B

(9)Y=AB?AB_

?A_

C(10)Y?(B?C)ABA

五、化簡并用電路實現(xiàn)

Y?ABC?ABC

(5)Y?AB?BC?AC

六、設(shè)計題

1、化簡該函數(shù)，并用與非門設(shè)計邏輯圖

2、用邏輯門設(shè)計邏輯圖 Y?AB?AB

七、根據(jù)邏輯圖寫出函數(shù)式并化簡。

1、Y=

A1

&

Y

&

B 2、Y=

A1&1

&Y

B

&AB3、Y=A1Y

& ＞

Y

&

B

Y?AB?B?BCD

(1)

第三篇：模擬、數(shù)字復(fù)習(xí)資料邏輯代數(shù)基礎(chǔ)

邏輯代數(shù)基礎(chǔ)例題解析

例9．1

已知邏輯函數(shù)F的真值表如表9.1所示，試寫出F的邏輯函數(shù)式。

解

邏輯函數(shù)F的表達式可以寫成最小項之和的形式。將真值表中所有F＝1的最小項(變量取值為1的用原變量表示，取值為0的用反變量表示)選出來，最后將這些最小項加起來，得到函數(shù)F的表達式為：

F?ABC?ABC?ABC?ABC?ABC

表9.1 例9．2 列出邏輯函數(shù)F?AB?BC的真值表。

解

從表達式列真值表的規(guī)則是先將表達式寫成最小項之和的形式，即：F?AB?BC?AB(C?C)?BC(A?A）?ABC?ABC?ABC?ABC?ABC?ABC?ABC

然后填入對應(yīng)的真值中，如表9.2所示。

表9.2

例9.3 用代數(shù)法化將下列邏輯表達式化成最簡的“與或”表達式。（1）F?AB?BD?DCE?DA

（2）F?ABCD?ABD?BCD?ABC?BD?BC

解 用代數(shù)法化簡任意邏輯函數(shù)，應(yīng)綜合利用基本公式和以下幾個常用公式：

A?AB?A——AB項多余；

A?AB?A?B——非因子A多余；

AB?AC?BC?AB?AC——第3項BC多余；

AB?AB?A———互補并項；

根據(jù)式A?A?A可添加重復(fù)項，或利用式A?A?1可將某些項乘以(A?A)，進而 拆為兩項——即配項法。用代數(shù)法對本例邏輯表達式化簡：

(1)F?AB?BD?DCE?DA?AB?D(B?A)?DCE?AB?DAB?DCE?AB?D?DCE?AB?D(2)F?ABCD?ABD?BCD?ABC?BD?BC?ABC(D?1)?BD(A?1)?BCD?BC?ABC?BD?BCD?BC?B(AC?C)?B(D?CD)?B(A?C)?B(D?C)?B(A?C?C?D)?B

例9．4 寫出以下邏輯函數(shù)的反函數(shù)并化成最簡“與或”形式。（1）F?AB?C

（2）F?(A?B)(A?C)AC?BC

解

（1）根據(jù)反演定律：對于任意一個邏輯函數(shù)F，如果把其中所有的“．”換成“+”，“+”換成“．”，0換成1，1換成0，原變量換成反變量，反變量換成原變量，得到的結(jié)果就是F。

（1）F?AB?C

則 F?(A?B)C?AC?BC

（2）F?(A?B)(A?C)AC?BC 則

F?(AB?AC?(A?C))(B?C)?(AB?AC?(A?C))?(B?C)?((A?B)(A?C)?A?C)?(B?C)?(A?AC?BC?C)(B?C)?(A?C?B?C)(B?C)?B?C

例9．5 試用卡諾圖化簡法將以下邏輯函數(shù)化簡成最簡“或與”式及最簡“或非或非式”。

F?(AC?BD)B

解

利用卡諾圖化簡邏輯函數(shù)時，在函數(shù)的卡諾圖中，可合并相鄰的1格得出原函數(shù)的最簡與或式；也可合并相鄰的0格得出反函數(shù)的最簡與或式，然后再利用反演規(guī)則求反，即 可得出原函數(shù)的最簡或與式。經(jīng)邏輯變換后可得出函數(shù)的最簡或非或非式。

給定邏輯函數(shù)式的卡諾圖如圖9．1所示。圈0得出反函數(shù)的最簡與或式為：

F?BD?ABC

將上式求反即可得出邏輯函數(shù)的最簡或與式為： F?BD?ABC?(B?D)(A?B?C)

經(jīng)邏輯變換后（利用非非律），函數(shù)的最簡或非或非式為

F?(B?D)(A?B?C)?(B?D)?(A?B?C)

例9．6

將邏輯函數(shù)F?AB?CD轉(zhuǎn)換成最小項之和（標(biāo)準(zhǔn)與或式）的形式。解

(1)用配項法

F?AB?CD?AB(C?C)(D?D)?CD(A?A)(B?B)?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD

(2)用卡諾圖法

畫4變量卡諾圖，由于函數(shù)F由AB和CD兩項組成，即A＝l且B＝l時F＝1，故在A＝l且B＝1的行內(nèi)填1；類似地，在C＝0且D＝0的列內(nèi)填1，即得函數(shù)的卡諾圖如圖9．2所示。然后由卡諾圖可直接寫出邏輯函數(shù)的最小項之和形式：

F(A,B,C,D)??m(0,4,8,12,13,14,15)

例9．7 將邏輯函數(shù)F?AB?CD成最大項之積（標(biāo)準(zhǔn)或與式）的形式。解

用公式法

由式例9．6得出邏輯函數(shù)的最小項之和形式為：

F(A,B,C,D)??m(0,4,8,12,13,14,15)

因為

F(A,B,C,D)??mii??Mj

j?i

所以最大項之積：

F(A,B,C,D)??M(1,2,3,5,6,7,9,10,11)

即

F?(A?B?C?D)?(A?B?C?D)?(A?B?C?D)(A?B?C?D)?(A?B?C?D)?(A?B?C?D)(A?B?C?D)?(A?B?C?D)?(A?B?C?D)如果已知函數(shù)的卡諾圖，也可由卡諾圖中為0的那些小方格直接寫出標(biāo)準(zhǔn)或與式。例9．8 化簡具有約束條件的邏輯函數(shù)F?ABC?BC，其約束條件為AB＝0。解

用公式化對具有約束條件的邏輯函數(shù)的化簡時，可以將約束項加到邏輯表達式中，化簡后到的最簡表達式中若含有約束項，再將約束項去掉。即：

F?ABC?BC?AB?C(AB?B)?AB?

C(A?B)?AB?CAB?AB?C?AB?C

(去掉約束項）例9．9 化簡下列函數(shù)F(A,B,C,D)??m(1,3,5,7,9)??d(10,11,12,13,14,15)

解

用卡諾圖法化簡帶有約束條件的邏輯函數(shù)，其方法是在卡諾圖中，將函數(shù)F的最小頂用1填入，約束頂用×填入。在畫卡諾圈時，可充分利用約束項取值的任意性(作為1或0)合并相鄰項。將最小項及約束項填入對應(yīng)的卡諾圖中，如 圖9.3所示，則化簡后邏輯表達式為：

F＝D

例9．10 化簡具有約束條件的邏輯函數(shù) F(A,B,C,D)??m(0,2,3,5,6,7,8,9)

AB?AC?0（約束條件）

解：采用卡諾圖法化簡。由約束條件，求出約束項：

AB?AC?AB(C?C)(D?D)?AC(B?B)(D?D)??ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD??mii(10,11,12,13,14,15)

將最小項用1填入，約束項用×填入，畫出卡諾圖如圖9.4所示，由圖9.4得到化簡后的邏輯表達式為：

F(A,B,C,D)?A?C?BD?BD

第四篇：數(shù)字邏輯教學(xué)大綱

數(shù)字邏輯教學(xué)大綱

課程主任：執(zhí)筆人： 呂強開課單位：信息工程學(xué)院編寫日期： 2008-2課程編碼：課程中文名稱: 數(shù)字邏輯課程英文名稱: Digital Logic

課程類別：專業(yè)基礎(chǔ)課

開課對象： 軟件工程專業(yè)本科 開課學(xué)期： 第4學(xué)期 學(xué)分：3 ；總學(xué)時： 48；理論課學(xué)時：48

先修課程： 電路基礎(chǔ)、模擬電子技術(shù)

基本教材：《現(xiàn)代數(shù)字邏輯》作者：馬義忠 常蓬彬 關(guān)少穎編著 蘭州大學(xué)出版社 200

2參 考 書：

【1】數(shù)字邏輯與計算機設(shè)計基礎(chǔ) 劉真,蔡懿慈,畢才術(shù)

【2】數(shù)字系統(tǒng)邏輯設(shè)計曲兆瑞山東大學(xué)出版社

一、課程的性質(zhì)、目的和任務(wù)

《數(shù)字邏輯》是軟件工程專業(yè)的專業(yè)基礎(chǔ)課之一，是該專業(yè)本科生必修的主干課程。數(shù)字邏輯課程闡明了數(shù)字邏輯電路的基本概念和分析設(shè)計方法，以門電路構(gòu)成的邏輯電路的“經(jīng)典方法”作為基本技能訓(xùn)練，提高以全加器、譯碼器、數(shù)據(jù)選擇器、計數(shù)器、寄存器以及存儲 器等較復(fù)雜的邏輯器件來構(gòu)成更復(fù)雜的邏輯電路的分析與設(shè)計的能力。

二、課程的基本要求

本課程注重理論與實踐相結(jié)合。在教學(xué)方法上，采用課堂講授、課堂討論、課后自學(xué)、上習(xí)題課等教學(xué)形式。要求學(xué)生熟悉數(shù)制、碼制和邏輯代數(shù)，能以邏輯代數(shù)為工具，掌握對各類組合電路、同步時序電路、異步時序電路的基本邏輯單元分析和設(shè)計，了解存儲器和可編程邏輯器件的性能和特點。

三、課程的基本內(nèi)容及學(xué)時分配

第一章 數(shù)制和碼制（學(xué)時數(shù)：2）

1． 數(shù)制

十進制、二進制、八進制、十六進制和任意進制數(shù)制

2． 數(shù)制轉(zhuǎn)換

二進制和八進制、二進制和十六進制、二進制和十進制。

3． 編碼

原碼、反碼、補碼、BCD碼和字符代碼。

教學(xué)要求

掌握數(shù)制，數(shù)制之間的轉(zhuǎn)換，碼制和編碼

第二章 邏輯代數(shù)基礎(chǔ)（學(xué)時數(shù)：6）

1． 邏輯代數(shù)基本概念

2． 邏輯代數(shù)基本定律

3． 邏輯函數(shù)的標(biāo)準(zhǔn)表達式和卡諾圖

4． 邏輯函數(shù)的化簡

教學(xué)要求

掌握邏輯代數(shù)基本定律和基本運算規(guī)律，邏輯函數(shù)的各種表達式，利用邏輯代數(shù)和卡諾圖對邏輯函數(shù)進行化簡。

第三章 TTL集成門電路（學(xué)時數(shù)：6）

1． TTL與非門

2． TTL集電極開路與非門

3． 三態(tài)輸出與非門

4． 其他類型的TTL門電路

教學(xué)要求

了解TTL門電路的電路結(jié)構(gòu)、工作原理和外部特性，掌握門電路的邏輯功能和外部特性。

第四章 組合邏輯電路（學(xué)時數(shù)：9）

1． 組合邏輯電路的分析方法

編碼器、譯碼器數(shù)據(jù)選擇器和分配器、奇偶檢測電路、比較器、加法器。

教學(xué)要求

掌握組合邏輯電路的分析方法。

第五章 集成觸發(fā)器（學(xué)時數(shù)：6）

1． 基本R-S觸發(fā)器

2． 電位觸發(fā)的觸發(fā)器

3． 主從觸發(fā)器

4． 邊沿觸發(fā)器

教學(xué)要求

掌握觸發(fā)器的基本類型及狀態(tài)描寫，觸發(fā)器的簡單應(yīng)用。

第六章 同步時序電路（學(xué)時數(shù)：6）

1． 時序電路的機構(gòu)與描述

2． 同步時序電路的分析方法

3． 同步時序電路的設(shè)計方法

教學(xué)要求

掌握同步時序電路的分析和設(shè)計方法。

第七章 異步時序電路（學(xué)時數(shù)：6）

1． 脈沖異步時序電路的分析

2． 脈沖異步時序電路的設(shè)計

教學(xué)要求

掌握脈沖異步時序電路的特點和分析方法。

第八章 存儲器和可編程邏輯器件，VHDL語言描述數(shù)字系統(tǒng)簡介（學(xué)時數(shù)：7）

1． MOS門電路

2． 存儲器

ROM、RAM

3.可編程邏輯器件

PLD、PAL、GAL

教學(xué)要求

掌握可編程邏輯器件的結(jié)構(gòu)和編程過程。

3．VHDL語言描述數(shù)字系統(tǒng)簡介

四、課內(nèi)實驗安排

見實驗大綱

五、習(xí)題及課外教學(xué)要求

習(xí)題課以例題分析為主，并適當(dāng)安排開闊思路及綜合性的練習(xí)及討論。學(xué)時已包括在前述理論教學(xué)課時分配中。每次課堂授課都要有相應(yīng)的課外作業(yè),其內(nèi)容據(jù)上課內(nèi)容而定,主要是目的是鞏固課堂內(nèi)容,加深對所學(xué)東西的理解。

六、考核方式及成績評定

課外作業(yè)，平時測驗占30%；期末閉卷考試占70%。

第五篇：數(shù)字邏輯理論

參考書（華中科技大學(xué)康華光主編第五版）

第一章 數(shù)字邏輯理論

1.1掌握占空比的概念（04年第九題提到占空比）。

1.2掌握二進制，八進制，十進制，十六進制的相互轉(zhuǎn)換關(guān)系和各自的概念，以及二進制的優(yōu)點。另外熟悉串行和并行兩種傳輸方式，后面學(xué)到組合邏輯電路的時候可能會出把串行電路變成并行電路的題，1.3另外二進制加法和減法的運算以及原碼。反碼和補碼的變換，以及帶符號減法運算兩種方式。后面設(shè)計加法器和減法器的時候可能會涉及到，1.4編碼的那一塊掌握8421碼5421碼2421碼，能寫出來，記得一年的真題中寫到了要寫出來這幾個碼，所以要掌握他們的形式，另外要知道什么是有權(quán)碼，什么是無權(quán)碼另外就是重點要掌握格雷碼的性質(zhì)和特點，并且能寫出從0到15各自的格雷碼形式，這是一年的考題！

1.5掌握與或非三種基本的邏輯運算和符號表示，另外就是會用開關(guān)法表示與或的關(guān)系，有一年的考題三分就是這些簡單的內(nèi)容，而且重復(fù)會出現(xiàn)。另外就是掌握與非，或非，異或，同或之間的關(guān)系和符號表示方法。這是基礎(chǔ)，1．6了解邏輯函數(shù)的表示方法，不用特別的看，明白即可！提到哪種方式要知道，會表示。這一章一般都是考概念的題，不過他也是后面要學(xué)習(xí)的許多東西的基礎(chǔ)。掌握了才能更明白后面的一些東西，下面把考題寫下，2003 第八題第四個，2004年第八題第一個05年的第八題第一個，06年第八題第一個08年第八題第一個07年第八題第一個第三個。

第二章

2.1 掌握邏輯代數(shù)的基本形式和基本定律。，和三個基本規(guī)則，帶入規(guī)則，反演規(guī)則和對偶規(guī)則。邏輯代數(shù)的化簡方法這個重點看自己掌握程度吧，第二節(jié)就是講的是卡諾圖的化簡方法，2.2卡諾圖的化簡方法要重點掌握，因為到后來時序邏輯電路設(shè)計的時候用的很多，所以2.1和2.2要做適量的題目，并且要多看幾遍，增強印象，另外卡諾圖的化簡，書上只涉及到2個變量，3個變量，4個變量，你可以參考其他書，還有5個6個變量的情況一般不會出現(xiàn)，因為我沒有看過，而且做每年的真題，也沒有遇到變量很多的情況。另外書上只提到最小項，其實還有最大項的說法，這個要參考其他的書，因為考試的時候好像有最大項的提法，這點給的建議是參考那本學(xué)校指定的書，不過內(nèi)容不多，可以大致看看，很容易明白的，還有就是可以參考重郵的那本數(shù)字電路，這個方面也有介紹，另外我的那個講義上也講到了自己要看明白，和那些人一起商量搞懂這些知識，另外就是卡諾圖的化簡方法及注意的原則要注重掌握，以及卡諾圖畫圈的時候應(yīng)該注意的規(guī)則，把課后習(xí)題相關(guān)內(nèi)容做完，明白即可。還有就是多余項的處理。要根據(jù)情況去化簡。這個在設(shè)計邏輯電路的時候經(jīng)常用得到，在講義上叫隨意向，記住叫法的不同。還有最大項和最小項之間的關(guān)系，就是最小項的取反，記住 本章是以后學(xué)習(xí)的基礎(chǔ)，因為再設(shè)計邏輯電路的時候都要涉及到

這張有些東西要是你邏輯思維好的話不難，要掌握方法，因為幾乎后面的每道大題基本上都要涉及到邏輯函數(shù)的化簡，所以要重點掌握。否則大題中你的化簡做錯的情況下，電路就全錯了，要注意這一點，一般情況下單獨出題的情況很少，只有簡答題中有幾個吧，不過大體都要涉及到化簡，03年第八題第五個，04年第八題的第二個05年第八題的第二個。第三個。

第三章 邏輯門電路

這個最好根據(jù)講義和題目去看，因為我也沒有看明白，這一章不算是重點，常考的內(nèi)容我已經(jīng)寫到了講義上。這章有許多題目我也不會，建議去聽一下優(yōu)酷中的那個老師講的，是哈工大的老師講的，在搜索中輸入哈工大數(shù)字電路即可出現(xiàn)。下面我把這張重點考得東西寫一下，有些考的我也不是很懂，三極管的原理一定要掌握，分清基極b，集電極c，和發(fā)射極e，還有就是當(dāng)基極和集電極之間的電壓大于0.7V的時候發(fā)射極和集電極之間是導(dǎo)通的，就是相當(dāng)于短路，如果發(fā)射極接地的話那么集電極就相當(dāng)于接地。一般復(fù)雜的電路都是根據(jù)這個原理去推斷的，其他的我也不太懂，還有就是開門電平和關(guān)門電平，這個定義在重郵的那本書上有定義和詳細(xì)的解釋，詳細(xì)的解釋我已經(jīng)寫到了那本將以上了，認(rèn)真看一下吧，開門電阻和關(guān)門電阻的含義，關(guān)門電阻就是當(dāng)電阻小于0.91K歐姆的時候相當(dāng)于低電平，這個就是關(guān)門電阻，開門電阻就是當(dāng)電阻大于3.2k歐姆的時候相當(dāng)于邏輯一，這個就是開門電阻。另外就是與非門的伏在輸出特性這個是一年的考題，我當(dāng)時不知道什么意思，還是重郵的那本書上有這個講解，那個講義上也有，也就是當(dāng)與非門的發(fā)射極的電阻高于2k歐姆的時候則輸出的電壓時1.4V2008年的第八題的第二個就是這個題目和對應(yīng)講義上的圖的解釋，另外要掌握扇出系數(shù)的概念，就是講義上的，門電路的扇出數(shù)就是在其正常工作的情況下，所能帶同類門電路的最大數(shù)目，還有扇出系數(shù)的計算方法，下面就是兩類特殊的門，（1）集電極開路門，OC門，這個掌握的主要是國標(biāo)的畫法。功能，和特點，我已經(jīng)寫

到講義上了，另外就是上拉電阻的計算，我沒有看懂。也沒有碰到類似計算的考題，所以建議看不懂的話就別看了，不過那個公式要了解，（2）三態(tài)門，三態(tài)門的特點和功能已經(jīng)寫到講義上了，（3）另外就是課本116頁那個講了多余端口（空余輸入端）的處理，要記下來因為好像

重復(fù)考了幾次，課本上我已經(jīng)用紅線表示出來了。

2007年第八題第五個說明OC門的特點和應(yīng)用，08年就是與非門輸出特性，05年簡述三態(tài)門的特點和應(yīng)用，04年第八題第四個說明與非門和或非門空余輸入端的處理方法03年第六個已輸入低電平為例說明TTL門電路為什么會有扇出限制（我不會，可以看看優(yōu)酷上的講解把這一章的內(nèi)容搞懂）03年第八題的最后一個是簡述OC門的特點和功能用途（07年重復(fù)該題）還有講義上講到的例題。

第四章 組合邏輯電路

4.1組合邏輯電路的分析自己會分析即可，把課本上的看完，明白其中的道理，以后再分析此類問題的時候按照書上的步驟做即可，4.2 組合邏輯電路的設(shè)計類似吧，按說應(yīng)該是先講完組合邏輯電路中的原件后再講這些，呵呵，再設(shè)計組合邏輯電路的時候要按照此章的內(nèi)容的步驟去設(shè)計即可，4.3競爭冒險，明白競爭冒險的原因，然后掌握消除競爭冒險的方法，要記下來，可能會考概念的問題，一共有三個：

（1）發(fā)現(xiàn)并消去互補相乘項。

（2）增加乘積項以避免互補項相加，（3）輸出端并聯(lián)電容器

4.4

（1）編碼器：知道什么叫編碼，編碼的位數(shù)和符號數(shù)之間的關(guān)系要掌握，2的n次冪要大于N，n為編碼位數(shù)，N為要編碼的符號數(shù)。掌握42編碼器和83編碼器優(yōu)先編碼器理解即可，不需要記住，另外就是編碼器的擴展要看懂，理解并掌握。還有編碼器的真值表還有功能要掌握。

（2）譯碼器，和編碼器正好相反，要掌握24譯碼器和38譯碼器和他們的功能，還有就是使能端的作用，還有要會怎么兩個38譯碼器擴展到416譯碼器，這個是很重要的，書中一個例題是用1個24譯碼器和4個38譯碼器組合成一個532譯碼器，這個要掌握，看懂，其他的原理類似。還有就是用譯碼器實現(xiàn)一個邏輯函數(shù)，就是148頁的例題。210進制譯碼器不需要掌握，還有七段顯示譯碼器也不需要看。然后就到了數(shù)據(jù)分配器，其實就是一個譯碼器?？炊?dāng)?shù)據(jù)分配器的原理，并要記住數(shù)據(jù)分配器的應(yīng)用，可能會考概念的問題，（3）數(shù)據(jù)選擇器，掌握數(shù)據(jù)選擇器各個端口的功能，要理解并會應(yīng)用156頁輸出的那個表達式4.4.7，明白其中的含義，另外就是掌握數(shù)據(jù)選擇器的幾個應(yīng)用，第一：擴展，兩種擴展方式，一個是位的擴展一個是字的擴展，學(xué)了儲存器以后容易理解了。一般字的擴展應(yīng)用比較廣泛。考題中比較多。字的擴咱就是用兩個八位的數(shù)據(jù)選擇器擴展為16位的數(shù)據(jù)選擇器。第二：就是邏輯函數(shù)產(chǎn)生器，這個要掌握例題4.4.7，另外就是數(shù)據(jù)選擇器的優(yōu)點是無需對函數(shù)進行化簡，第三個應(yīng)用就是實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。這個其實要用到定時器為實現(xiàn)其功能。這個要看看，要明白怎么轉(zhuǎn)化的，以后的考題中可能會遇到這個問題。

（4）數(shù)據(jù)比較器

掌握一位數(shù)值比較器和兩位數(shù)值比較器的真值表和各個端口的作用?？纯蠢斫鈹?shù)值比較器的擴展，這個數(shù)值比較器出一般都是很簡單的，不會涉及太深的內(nèi)容。兩種擴展方式要掌握。理解。

（5）加法器

第一 半加器的定義沒有考慮低位進位的加法運算稱為半加。掌握半加器的真值表和表示方法，以及符號中各個符號代表什么，第二：全加器的定義就是能進行加數(shù)，被加數(shù)和低位來的進位進行相加。要掌握全加器的真值表以及各個端口代表數(shù)的什么意思，163頁4位串行進位全加器要掌握其中的原理，如果給出四個一位的，變成四位的就是這樣變。165頁加法器的擴展方式要弄懂，（6）減法器

有一年好像考過吧，不過這個比較難理解，要把167頁的那個圖理解了，主要是根據(jù)圖相關(guān)的講解進行理解了，好像有過要設(shè)計減法電路。要注意這方面。

4.5組合可編程邏輯器件屬于存儲器那一部分的內(nèi)容，（暫時先省略）

這部分組合邏輯電路的設(shè)計很重要的一般情況下大概有20分左右的題目是單純的組合邏輯電路的，還有一部分是組合邏輯電路和時序邏輯電路綜合的，所以這部分掌握好很重要。這部分的例題就不一一列舉了，看講義上的那些題目弄懂。建議把課本上的習(xí)題做一遍，第五章鎖存器和觸發(fā)器

5.2 鎖存器

鎖存器是對脈沖電平敏感的存儲單元電路，而觸發(fā)器是對邊沿敏感的電路，可以分為上升沿觸發(fā)和下降沿觸發(fā)。這是鎖存器和觸發(fā)器的區(qū)別，另外就是在講義上根本沒有鎖存器的概念，只是重點講解了各個觸發(fā)器的功能。所以這一章根據(jù)歷年考題來看。SR鎖存器還是看看，為了防止意外考試，然后這一節(jié)重點我都用紅筆畫在書上了，那些就是我感覺的重點。209頁消陡電路時怎么工作的，我記得當(dāng)時考重郵的那位同學(xué)問過我，最好看看吧，其他的可以跳過不看。掌握了D鎖存器的特點就行。至于那些傳輸門不用也別了解

5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理

觸發(fā)器的類型根據(jù)將以上看吧，可能會考簡答題，書上分為三種，講義上分為四種，以講義為主吧。主從觸發(fā)器中的功能表中有一個S和R一個是置0一個是置1，這個以后再設(shè)計電路的時候可能會用到這兩個按鈕的作用。其他的不用看了，5.4觸發(fā)器的邏輯功能（這是重點，好好看看0

(1)首先區(qū)分什么是現(xiàn)態(tài)什么是次態(tài)（225頁課本中有定義）

（2）掌握D觸發(fā)器，特想表特性方程和狀態(tài)圖都要掌握

（3）JK觸發(fā)器同上

（4）T觸發(fā)器（還有T’觸發(fā)器）

（5）SR觸發(fā)器（這個不是?？?，但是還是要掌握看懂）

（6）各個觸發(fā)器之間的轉(zhuǎn)化。這個不僅僅是書上的D觸發(fā)器轉(zhuǎn)化為別的觸發(fā)器，以后做題的過程中會用得到，掌握轉(zhuǎn)換的過程，講義上也特別的寫明了。

這一章主要的內(nèi)容就是掌握各個觸發(fā)器的功能，并在實現(xiàn)邏輯功能的時候用得上。

這一章的習(xí)題就不一一寫了，許多設(shè)計的題目要自己看懂。這是時序邏輯電路設(shè)計的基礎(chǔ)。

第六章 時序邏輯電路

6.1 明白什么是次態(tài)，什么是現(xiàn)態(tài)。另外理解什么是輸出方程，什么是激勵方程。，什么是狀態(tài)方程。了解時序邏輯電路的主要特征。明白什么是異步時序電路和同步時序電路。

（2）248頁的例題要弄懂，三個邏輯方程組要回列，這個要做題明白是什么，會寫狀態(tài)表，畫狀態(tài)圖和時序圖，這個一般是分析時序電路邏輯功能的必要的步驟。

6.2 同步時序邏輯電路的分析。這一節(jié)要掌握怎么分析同步時序邏輯電路。多做題去明白。

6.2.1和6.2.2的例題不錯，看懂明白，可能會有問題說最后判斷電路的邏輯功能這個剛開始做題時可能不知道為什么書上會那么想。等你做很多題目的時候你就能理解了，多做題對比答案，增強分析能力。多見見這種題型，一般邏輯功能就那么幾個。

6.3 同步時序邏輯電路的設(shè)計

這個是重點中的重點，一般將近=一半的分?jǐn)?shù)和答題都在這。一半后面的兩道答題會設(shè)計和存儲器有關(guān)或者和組合邏輯電路綜合的題目，同步時序邏輯電路的設(shè)計這個過程不是很麻煩，但是后面化簡的時候要仔細(xì)認(rèn)真，在建立原始狀態(tài)表和狀態(tài)化簡的時候這方面一定要仔細(xì)，一半此類題目考的就是你的耐心和細(xì)心，10年倒數(shù)第二道就是一個同同步時序邏輯電路的設(shè)計題，我花了20多分鐘才寫完，那道題25分。

6.3.1 設(shè)計步驟這個要仔細(xì)明白每一部的內(nèi)容。重點我已經(jīng)劃到我的書上了。

6.3.2 同步時序邏輯電路的設(shè)計舉例。這一屆要重點掌握它的分析方法。以及每一個步驟這個東西要多做題自己去明白和體會其中的道理。另外就是要重點明白什么是具有自啟動能力，還有就是狀態(tài)化簡的哪一方面，有兩種不同的化簡方法，現(xiàn)在我不太清楚了，但是有一種就是不需要檢查狀態(tài)就是做出來就具有自啟動能力，這個一定要重點掌握。因為考試的時候無論怎么樣都不要做這方面的檢查，因為你已經(jīng)寫上了，再改的話很麻煩，所以一定要掌握那種不需要檢查是否具有自啟動能力的化簡方法。還有就是6.3.2例題中那個JK觸發(fā)器的狀態(tài)確定要參考書上的，但是好像講義上給出了另外一種化簡方法，要掌握講義上的那個，因為那個就是具有自啟動能力的那種。書上的化簡方法也要掌握，但是做題的時候盡量多的使用講義上的。另外就是原始狀態(tài)圖化簡的時候出了書上的那種方法以外還有就是重郵上的那本上也有的另一種方法，有時間的話最好參考看一下，沒時間的話掌握現(xiàn)在課本上的即可，這個要靠做題去體會了。許多問題要自己去明白了。這一節(jié)可是重點，要把課本上的題目做了，做多了才能明白。

6.4 異步時序邏輯電路的分析。這個要明白什么是異步時序邏輯電路，另外就是要會分析，這個不要求會設(shè)計，這一定要自己看明白，雖說題目考的不多甚至不考，但是有許多情況下會考的到，比如異步二進制計數(shù)器的設(shè)計什么的，很多的，學(xué)會分析即可。

6.5 若干典型的時序邏輯集成電路

（1）寄存器，這個要看看吧，主要看看每個端口的功能是干什么的，看懂功能表即可，但是好像在我記憶中沒有考到這方面的設(shè)計內(nèi)容。

（2）移位寄存器這個要是重點掌握的。首先掌握單項移位寄存器的特點。和基本原理，還

有多功能寄存器的特點，另外就是雙向寄存器的功能表要重點掌握。還有看看環(huán)形計數(shù)器的特點

（3）計數(shù)器，這個算是每年必考的一個東西，首先掌握簡單異步二進制計數(shù)器的特點和基本原理。另外就是掌握二進制計數(shù)器的狀態(tài)表。還有就是74161計數(shù)器要重點掌握它們的功能。掌握各個端口放入名稱，這個你們做歷年真題就明白了，這個是每年都要涉及到的東西。所以要重點看看，必須掌握。另外就是計數(shù)器的擴展，這個自己要會，并且明白怎么擴展。非二進制計數(shù)器不需要掌握，看懂即可，沒時間可以不看。

用集成計數(shù)器構(gòu)成任意進制的計數(shù)器這個296頁的要看懂，明白，要明白反饋清零法和反饋置數(shù)發(fā)的不同之處。6.5.3和6。5.4的例題 要掌握。后面涉及這方面的題目很多要重點掌握。（4）環(huán)形計數(shù)器和扭環(huán)形計數(shù)器要明白它們的狀態(tài)有多少，這個我在講義上寫了，要重點看看。好像有一年的考題涉及到了。

這算是數(shù)電中最重點也是最難的一章了，一般后面的大題都要涉及到設(shè)計電路，不是組合就是時序，所以重點的這幾章內(nèi)容要好好掌握，這個最好要把后面的習(xí)題做一遍，自己好好掌握。不然你看一遍不做題是沒有感覺的?？炊灰欢ù砟銜嘶蛘吣銜鲱}了。

第七章 存儲器和可編程邏輯器件，這個要看看講義上的東西了，講義上的總結(jié)很好，掌握不同可編程邏輯器件的特點，有的或門固定與門可編程，有的相反，有的都可以編。另外就是還要掌握用可編程邏輯器件設(shè)計電路，或者實現(xiàn)一個邏輯表達式，這個在組合邏輯電路第五章最后的內(nèi)同要涉及到，那節(jié)自己看看，這一章不算是很重點，但是他會考察一些概念的問題，有些問題我也不明白。比如08年第四題的第四個，04年EPLD和FPGA的特點。這些問題都很難的，這個靠自己去總結(jié)。

7.1.1 明白ROM的組成。333頁上面明白什么是數(shù)據(jù)線和地址線，什么是字長即可，其他的不用看，7.2.4存儲量擴展，這個算是這張比較重點了，因為后面有的答題就是要么擴展字?jǐn)?shù)，要么擴展位數(shù)，分值也很大吧。

7.3.2 CPLD的特點看看

7.3.3FPGA的特點也要看看

這章也就是這么多了，另外就是講義上的東西要看看，還有就是那個優(yōu)酷上的視頻，這章建議有些東西參考老師講可能會更明白吧，第八章就是脈沖波形的變化與產(chǎn)生

說實話這章以前我看了看只是考了一些概念性的問題，比如單穩(wěn)態(tài)觸發(fā)器有幾個狀態(tài)，單穩(wěn)態(tài)觸發(fā)器的分類等等吧，不過10年的考題中有一道是設(shè)計一個脈沖波，好像應(yīng)該用到這個章的內(nèi)容，這章在大綱上沒有要求但是為什么會考到我也不清楚，不過當(dāng)時我們考重郵的那些同學(xué)他們是把這一張作為重點，我的建議是大家還是看看吧，我也說不清楚該怎么辦。畢竟我已經(jīng)考上了，我感覺即使看也要有重點的看看電路設(shè)計的哪一方面吧，關(guān)于什么參數(shù)計算的應(yīng)該考不到，而且我的建議是參考一下別人的數(shù)電的教材吧，畢竟我考試的時候還沒有看到關(guān)于555定時器的應(yīng)用。

第九章 數(shù)模模數(shù)轉(zhuǎn)換

9.1DA轉(zhuǎn)換這個看看講義把，對比課本看。因為不同的轉(zhuǎn)換方式可能叫法不同，這一章占得分值不多，可能會考一些概念的問題，大家可以參考每年的真意出題的重點復(fù)習(xí)。

DA轉(zhuǎn)換器的分類另外就是轉(zhuǎn)換器的一些參數(shù)的比如電流或者電壓的計算方法大家要掌握。還有就是他們的優(yōu)缺點。也要掌握。

轉(zhuǎn)換器的技術(shù)指標(biāo)就是分辨率的計算應(yīng)該算是考的，要掌握，課本上和講義上的計算好像不一樣要參考講義上和他說的那本參考書上的內(nèi)容。

9.2 AD轉(zhuǎn)換器的一般過程掌握名字即可。量化的方法課本上和講義上不太一樣。還是要把課本上先掌握在理解將以上的東西，10年好像沒有涉及到大題是關(guān)于這章的。量化的方法要掌握。并行轉(zhuǎn)換的優(yōu)缺點要掌握，另外就是用的幾個比較器，448頁我用紅筆寫了，要仔細(xì)看看。并且要掌握并行轉(zhuǎn)換的優(yōu)缺點。449頁上面我用紅筆畫了

逐次比較型的要掌握怎么比較的，這個好像后面有題，并且寫出轉(zhuǎn)換后的編碼，這個要看懂。理解掌握。

雙積分的我把各個參數(shù)的計算方法看了看，并理解掌握了。不過好像考的題目不會過多涉及到，而且也比較難理解，我的建議是打擊有時間的話看看，沒有的話就了解幾個參數(shù)的計算方法死記下來也可以，雖說沒有考過，但是不一定以后不考。

AD轉(zhuǎn)換的精度也要會計算。

這一章考點不算多，但是唯一比較難的是就是可能以前學(xué)的簡單，學(xué)起來還有點費勁。數(shù)字電路的重點不算是很多而且學(xué)起來相對信號容易，因為信號需要計算和理解記憶的東西太多了，我給大家的建議就是要在不同時候參考不同的參考書，還有要和別的學(xué)校考數(shù)字電路的人多商量題目，這樣對提高你的水平大有幫助，還有就是要多和考同一學(xué)校的資料要分享并且相互商量一些問題，這對提高你們自身競爭力有很大幫助。