第一篇：數(shù)字電子技術(shù)復(fù)習(xí)資料4

第四章自我檢查題

一、填空題

1.組合邏輯電路的特點(diǎn)是輸出狀態(tài)只與。2編碼器按功能不同分為三種：，3.譯碼器按功能不同分為三種：，4.輸入3位二進(jìn)制代碼的二進(jìn)制譯碼器應(yīng)有個(gè)輸出端，共輸出個(gè)最小項(xiàng)。

5.8選1數(shù)據(jù)選擇器在所有輸入數(shù)據(jù)都為1時(shí)，其輸出標(biāo)準(zhǔn)與或表達(dá)式共有

6.全加器有三個(gè)輸入端，它們分別為，；輸出端有兩個(gè)，分別為、7．?dāng)?shù)值比較器的功能是。

8.在組合邏輯電路中，消除競爭冒險(xiǎn)現(xiàn)象的主要方法有：，二、判斷題

1.門電路是最簡單的組合邏輯電路。V

2.組合邏輯電路全部由門電路組成。V

3.數(shù)據(jù)選擇器用以將一個(gè)輸入數(shù)據(jù)分配到多個(gè)指定輸入端的電路。X

4.顯示譯碼器 CC14547既可用以驅(qū)動半導(dǎo)體數(shù)碼顯示器，也可用以驅(qū)動液晶顯示器。X

5.數(shù)值比較器是用于對兩組二進(jìn)制數(shù)大小或相等的電路。V

6.加法器是用于對兩組二進(jìn)制數(shù)進(jìn)行比較的電路。X

7.優(yōu)先編碼器只對多個(gè)輸入編碼信號中優(yōu)先權(quán)最高的信號進(jìn)行編碼。V

三、選擇題

1.二—十制編碼器的輸入編碼信號應(yīng)有D

A．2個(gè)B．4個(gè)C．8個(gè)D．10個(gè)

2.輸入為n位二進(jìn)制代碼的譯碼器輸出端個(gè)數(shù)為 C

A．n個(gè)B．2n個(gè)C．2D．n個(gè)

3.8位串行進(jìn)位加法器由A

A.8個(gè)全加器組成B.8個(gè)半加器組成C.4個(gè)全加器和4個(gè)半加器組成 D.16個(gè)全加器組成4.從多個(gè)輸入數(shù)據(jù)中選擇其中一個(gè)輸出的電路是 B

A.數(shù)據(jù)分配器B.數(shù)據(jù)選擇器 C.數(shù)值比較器 D.編碼器

5.能對二進(jìn)制數(shù)進(jìn)行比較的電路是 C

A.數(shù)據(jù)分配器B.數(shù)據(jù)選擇器 C.數(shù)值比較器 D.編碼器

6.輸出低電平有效的二—十進(jìn)制譯碼器輸出Y5?0時(shí)，它的輸入代碼為A

A.0010B.0011C.1001D.0111 2n

第二篇：4數(shù)字電子技術(shù)實(shí)驗(yàn)大綱

“數(shù)字電子技術(shù)”實(shí)驗(yàn)教學(xué)大綱

課程編碼：F0104534

學(xué) 時(shí) 數(shù)：12

學(xué) 分 數(shù)：無

適用專業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)

先修課程：高等數(shù)學(xué)、普通物理學(xué)、電路基礎(chǔ)、模擬電子技術(shù)

考核方式：考查

一、實(shí)驗(yàn)課程的性質(zhì)與任務(wù)

“數(shù)字電子技術(shù)”是計(jì)算機(jī)科學(xué)中的一門重要的專業(yè)基礎(chǔ)課程，主要任務(wù)是，通過本課程的學(xué)習(xí)，使學(xué)生熟悉數(shù)字電路的基礎(chǔ)理論知識，理解基本數(shù)字邏輯電路的工作原理，掌握數(shù)字邏輯電路的基本分析和設(shè)計(jì)方法，具有應(yīng)用數(shù)字邏輯電路，初步解決數(shù)字邏輯問題的能力，為學(xué)習(xí)本專業(yè)后繼課程以及從事數(shù)字電子技術(shù)領(lǐng)域的工作打下扎實(shí)的基礎(chǔ)，通過實(shí)驗(yàn)，培養(yǎng)學(xué)生的動手能力，加強(qiáng)學(xué)生在基礎(chǔ)訓(xùn)練、綜合應(yīng)用能力、創(chuàng)新能力、計(jì)算機(jī)輔助分析與設(shè)計(jì)能力方面的培養(yǎng)，使他們適應(yīng)現(xiàn)代電子技術(shù)飛速發(fā)展的需要。

二、實(shí)驗(yàn)項(xiàng)目

實(shí)驗(yàn)一門電路(2學(xué)時(shí))

1.實(shí)驗(yàn)的目的和要求

熟悉門電路的邏輯功能。

2.實(shí)驗(yàn)內(nèi)容或原理

TTL集成與非門是數(shù)字電路中廣泛使用的一種基本邏輯門。使用時(shí)，必須對它的邏輯功能、主要參數(shù)和特性曲線進(jìn)行測試，以確定其性能的好壞。與非門邏輯功能測試的基本方法是按真值表逐項(xiàng)進(jìn)行。但有時(shí)按真值表測試顯得有些多余。根椐與非門的邏輯功能可知,當(dāng)輸入端全為高電平時(shí)，輸出是低電平；當(dāng)有一個(gè)或幾個(gè)輸入端為低電平時(shí)，輸出為高電平。

可以化簡邏輯函數(shù)或進(jìn)行邏輯變換。

實(shí)驗(yàn)二編碼器與譯碼器(2學(xué)時(shí))

1.實(shí)驗(yàn)的目的和要求

(1)驗(yàn)證編碼器與譯碼器的邏輯功能；

(2)熟悉集成編碼器與譯碼器的測試方法及使用方法。熟悉門電路的邏輯功能。

2.實(shí)驗(yàn)內(nèi)容或原理

編碼器的功能是將一組信號按照一定的規(guī)律變換成一組二進(jìn)制代碼。74148為8線--3線優(yōu)先編碼器，有8個(gè)編碼輸入端I0、Il、?I7和3個(gè)編碼輸出端A2A1A0。輸出為842l碼的反碼，輸入低電平有效。在邏輯關(guān)系上，I7為最高位，且優(yōu)先級最高。

譯碼器的功能是將具有特定含義二進(jìn)制碼轉(zhuǎn)換成相應(yīng)的控制信號。7442為4線--10線譯碼器(BCD輸入)，有4個(gè)輸入端D、C、B、A(A為低位)和10個(gè)輸出端Y0、Y1．．．Y9。譯碼輸出為低電平。

實(shí)驗(yàn)三數(shù)據(jù)選擇器(2學(xué)時(shí))

1.實(shí)驗(yàn)的目的和要求

(1)熟悉數(shù)據(jù)選擇器的基本功能及測試方法；

(2)學(xué)習(xí)用數(shù)據(jù)選擇器作邏輯函數(shù)產(chǎn)生器的方法。

2.實(shí)驗(yàn)內(nèi)容或原理

數(shù)據(jù)選擇器的功能是從多個(gè)通道的數(shù)據(jù)中選擇一個(gè)傳送到唯一的公共數(shù)據(jù)通道上。74151是一種典型的集成數(shù)據(jù)選擇器，它有3個(gè)地址輸入端S2S1S0，可選擇I0～I(xiàn)78個(gè)數(shù)據(jù)源，具有兩個(gè)互補(bǔ)輸出端Z和Z。

數(shù)據(jù)選擇器除了實(shí)現(xiàn)有選擇的傳送數(shù)據(jù)以外，還可作邏輯函數(shù)產(chǎn)生器，與計(jì)數(shù)器配合可實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換等。

實(shí)驗(yàn)四組合數(shù)字邏輯電路的設(shè)計(jì)與調(diào)試(2學(xué)時(shí))

1.實(shí)驗(yàn)的目的和要求

(1)熟悉EWB軟件的仿真實(shí)驗(yàn)方法，加深理解組合邏輯電路的分析與設(shè)計(jì)方法；

(2)測試所設(shè)計(jì)電路的邏輯功能。

2.實(shí)驗(yàn)內(nèi)容或原理

(1)設(shè)計(jì)、組裝邏輯電路。

(2)驗(yàn)證電路的邏輯功能。

(3)完成電路的聯(lián)調(diào)，并測試其功能。

實(shí)驗(yàn)五集成觸發(fā)器(2學(xué)時(shí))

1.實(shí)驗(yàn)的目的和要求

(1)熟悉JK和D觸發(fā)器兩種類型集成觸發(fā)器的功能及使用方法；

(2)熟悉觸發(fā)器的應(yīng)用。

2.實(shí)驗(yàn)內(nèi)容或原理

JK觸發(fā)器(74LS112)的功能測試

D觸發(fā)器(74LS74)的功能測試

實(shí)驗(yàn)六移位寄存器(2學(xué)時(shí))

1.實(shí)驗(yàn)的目的和要求

(1)掌握中規(guī)模四位雙向移位寄存器邏輯功能及測試方法；

(2)研究由移位寄存器構(gòu)成的環(huán)形計(jì)數(shù)器和串行累加器工作原理。

2.實(shí)驗(yàn)內(nèi)容或原理

在數(shù)字系統(tǒng)中能寄存二進(jìn)制信息，并進(jìn)行移位的邏輯部件稱為移位寄存器。根據(jù)移位寄__

存儲信息的方式有：串入串出、串入并出、并入串出、并入并出四種形式，按移位方向有左移、右移兩種。

寄存器有四種不同操作模式：①并行寄存；②右移；③右移；④保持。

移位寄存器應(yīng)用很廣，可構(gòu)成移位寄存型計(jì)數(shù)器；順序脈沖發(fā)生器；串行累加器；可用作數(shù)據(jù)轉(zhuǎn)換，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)等。本實(shí)驗(yàn)研究移位寄存器用作環(huán)形計(jì)數(shù)器和串行累加器的情況。

三、實(shí)驗(yàn)報(bào)告要求

1.實(shí)驗(yàn)一、二、三、五、六均為驗(yàn)證性實(shí)驗(yàn)，要求整理實(shí)驗(yàn)數(shù)據(jù),對數(shù)據(jù)及波形進(jìn)行一一分析，比較實(shí)驗(yàn)結(jié)果，作出實(shí)測的真值表，討論器件的輸入、輸出有效電平及使能端的作用，分析實(shí)驗(yàn)中發(fā)生的現(xiàn)象和問題，總結(jié)實(shí)驗(yàn)體會。

2.實(shí)驗(yàn)四為設(shè)計(jì)性實(shí)驗(yàn)，要求

(1)寫出設(shè)計(jì)過程、畫出實(shí)驗(yàn)電路原理圖，并標(biāo)明各元件的參數(shù)值；

(2)整理實(shí)驗(yàn)數(shù)據(jù)，并加以說明；

(3)寫出實(shí)驗(yàn)過程中出現(xiàn)的故障現(xiàn)象及其解決辦法；

(4)心得、體會與建議。

四、教材和參考資料

1.教材

《Multisim 9入門及應(yīng)用》，莊俊華主編，機(jī)械工業(yè)出版社

2.參考資料

[1] 《數(shù)字電子技術(shù)基礎(chǔ)》，閻石主編，高等教育出版社

[2]《數(shù)字電子技術(shù)》，程開明、唐治德主編，重慶大學(xué)出版社

[3]《電子技術(shù)基礎(chǔ)》(數(shù)字部分)，康華光主編，高等教育出版社

[4]《電子技術(shù)基礎(chǔ)實(shí)驗(yàn)》，陳大欽主編，高等教育出版社

[5]《電子電路實(shí)驗(yàn)與虛擬技術(shù)》，范愛平編著，山東科學(xué)技術(shù)出版社

[6]《電子線路實(shí)踐》，王堯主編，東南大學(xué)出版社

[7]《電路與數(shù)字邏輯設(shè)計(jì)實(shí)踐》，王澄非主編，東南大學(xué)出版社

[8]《虛擬電子實(shí)驗(yàn)平臺應(yīng)用技術(shù)》，彭華林等編，湖南科學(xué)技術(shù)出版社

[9]《電子電路實(shí)驗(yàn)與虛擬技術(shù)》，范愛平編，山東科學(xué)技術(shù)出版社

執(zhí)筆人 ：黃櫻

教研室主任簽字：

系主任簽字：

年月日

第三篇：數(shù)字電子技術(shù)復(fù)習(xí)資料3

第三章自我檢查題

一、填空題

1．TTL與非門輸出帶同類門電路灌電流負(fù)載個(gè)數(shù)增多時(shí)，其輸出電平。

2.三態(tài)輸出門輸出的三個(gè)狀態(tài)是 高電平、低電平、高阻態(tài)。

3.某TTL與非門的延遲時(shí)間tpLH=15ns、tpHl=10ns,輸入信號為占空比q=50%的方波，則該方波的頻率不得高于 40MHz。

4.CMOS電路的特點(diǎn)：靜態(tài)功耗 很小，輸入電阻 很大噪聲容限 高。

5．使用2輸入與門傳輸數(shù)字信號時(shí)，一個(gè)輸入端數(shù)字信號，則作為控制端的另一個(gè)輸入端應(yīng)加高電平。

6.HCMOS系列的工作速度與TTL門電路的CT74LS 系列相當(dāng),CT74HCT系列能與TTL相互兼容。

二、判斷題

1.CMOS傳輸門可輸入高電平、低電平和高阻三個(gè)狀態(tài)。V

2.同或門一個(gè)輸入端接低電平時(shí)，可作反相器使用。X

3.2輸入或非門的一個(gè)輸入端接低電平時(shí)，可構(gòu)成非門。V

4.CMOS與非門串聯(lián)驅(qū)動管個(gè)數(shù)增多時(shí)，對輸出低電平?jīng)]有影響。X

5.多個(gè)集電極開路門（OC門）輸出端并聯(lián)且通過電阻接電源時(shí)，可實(shí)現(xiàn)線與。V

6.CMOS與非門輸入端懸空時(shí)相當(dāng)于輸入高電平。X

三、選擇題

1.在開關(guān)電路中，功耗最低的是C

A．二極管B.雙極型二極管C.MOS管

2.2輸入或非門的一個(gè)輸入端接低電平，另一個(gè)輸入端接數(shù)字信號時(shí)，則輸出數(shù)字信號與輸入數(shù)字信號的關(guān)系為D

A.高電平B.低電平C.同相D.反相

3.TTL與非門帶同類門電路拉電流負(fù)載個(gè)數(shù)增多時(shí)，其輸出高電平B

A.上升B.下降C.不變

4.要使異或門成為反相器使用時(shí)，則另一個(gè)輸入端應(yīng)接B

A.0B.1C.兩輸入端相連

5集電極開路門（OC門）在使用時(shí)，輸出端需通過電阻接B

A.地B.電源VCCC.輸入端

6.CMOS或非門串聯(lián)負(fù)載管個(gè)數(shù)增多時(shí)，輸入高電平B

A.上升B.下降C.不變

第四篇：數(shù)字電子技術(shù) 學(xué)習(xí)體會

學(xué)習(xí)《數(shù)字電子技術(shù)》的幾點(diǎn)體會

摘要：《數(shù)字電子技術(shù)》是一門發(fā)展迅速、實(shí)踐性很強(qiáng)的專業(yè)，是電工電子類專業(yè)的重要技術(shù)基礎(chǔ)課程，在學(xué)習(xí)上具有較大的難度。電子技術(shù)不斷發(fā)展的新形勢，是當(dāng)今時(shí)代發(fā)展的熱點(diǎn)議題。本文中主要談?wù)剬W(xué)習(xí)過程中一些的幾點(diǎn)體會。

一、合理取舍內(nèi)容，選取學(xué)習(xí)重心

數(shù)字電子技術(shù)的飛速發(fā)展和廣泛應(yīng)用以及數(shù)字電路的集成化趨勢，增大了課程的學(xué)習(xí)難度，為了適應(yīng)這種發(fā)展，我把“門電路與結(jié)合邏輯電路”和“觸發(fā)器與時(shí)序邏輯電路”兩大類作為學(xué)習(xí)重心，“脈沖信號的產(chǎn)生與轉(zhuǎn)換”這部分內(nèi)容從屬于邏輯電路。以我們現(xiàn)有的知識水平和理解能力，在保證基本理論完整的原則下，我認(rèn)為應(yīng)該盡量以集成電路為主干，刪除和精簡分立原件電路，以分立為集成服務(wù)的思路作為學(xué)習(xí)的主心骨。如在邏輯門電路單元，對 TTL集成門電路工作原的學(xué)習(xí)中，不必過于側(cè)重?cái)?shù)值計(jì)算和門路電開關(guān)速度的分析，只作一些定性的分析即可，應(yīng)重點(diǎn)關(guān)注集成門路的外特性和主要參數(shù)，并且善于發(fā)現(xiàn)集成門電路使用中的實(shí)際問題。學(xué)習(xí)各種數(shù)字部件時(shí)，不僅要對其電路原理分析有所了解，更要重點(diǎn)把握一些典型邏輯單元的外部邏輯功能、使用方法以及功能的擴(kuò)展。

二、采用對比法，提高學(xué)習(xí)效果

對比是理論課教學(xué)中經(jīng)常使用的有效的教學(xué)手段，是學(xué)生理解和掌握知識的重要方法。恰當(dāng)?shù)厥褂脤Ρ?，有利于學(xué)生正確地掌握、準(zhǔn)確地分析和運(yùn)用所學(xué)知識去分析學(xué)習(xí)過程中出現(xiàn)的問題?？v向?qū)Ρ?，搞好斜接教學(xué)。在學(xué)習(xí)數(shù)學(xué)電子技術(shù)課程之前，學(xué)生已經(jīng)學(xué)過模擬電子技術(shù)的知識，而數(shù)字電路有許多區(qū)別于模擬電路的特點(diǎn)。模擬電路處理的電信號在實(shí)踐和數(shù)值上都是連續(xù)變化的信號，即模擬信號；數(shù)字電路處理的電信號則是在時(shí)間和數(shù)值上都是離散的信號，也就是它們的變化在時(shí)間和數(shù)值上是不連續(xù)的，多以脈沖信號的形式出現(xiàn)。橫向?qū)Ρ龋龠M(jìn)知識的系統(tǒng)化。

每門課程所研究的內(nèi)容都有其規(guī)律性和系統(tǒng)性，每部分中有關(guān)內(nèi)容都有一定的共性和內(nèi)在聯(lián)系，在教學(xué)過程中，將帶研究內(nèi)容與已知內(nèi)容對比講解，由已知推及未知，既能使學(xué)生抓住知識的共性去分析、理解、應(yīng)用新知識，又能把握知識的不同點(diǎn)，使知識形成一個(gè)完整的系統(tǒng)。如在學(xué)習(xí)時(shí)序邏輯電路的分析方法這部分內(nèi)容時(shí)，我們知道計(jì)數(shù)器按技術(shù)脈沖的引入方式可分為異步型和同步型計(jì)數(shù)器兩類，同步計(jì)數(shù)器是將輸入計(jì)數(shù)脈沖同時(shí)加到各觸發(fā)器的時(shí)鐘輸入端，使各觸發(fā)器在計(jì)數(shù)脈沖到來時(shí)同時(shí)翻轉(zhuǎn)；而異步計(jì)數(shù)器，當(dāng)計(jì)數(shù)脈沖到來時(shí)，各觸發(fā)器的翻轉(zhuǎn)時(shí)刻不同，兩者的分析步驟基本相同，但在分析異步計(jì)數(shù)器時(shí)，要特別注意各觸發(fā)器翻轉(zhuǎn)所對應(yīng)的有效時(shí)鐘條件，需列寫時(shí)鐘方程。因而，在講解時(shí)應(yīng)先學(xué)習(xí)同步計(jì)數(shù)器，在此基礎(chǔ)上，再對比講解異步計(jì)數(shù)器，通過引導(dǎo)啟發(fā)，點(diǎn)名他們的差異性及一致性，這樣根據(jù)初學(xué)者認(rèn)識事物的規(guī)律，由淺入深，循序漸進(jìn)，使學(xué)生能很好地理解掌握知識的關(guān)鍵點(diǎn)。三、一題多解對比，培養(yǎng)學(xué)生的創(chuàng)造思維能力。

經(jīng)常有意識地讓學(xué)生做一些一題多解練習(xí)并加以比較，可擴(kuò)展學(xué)生的思維空間，增強(qiáng)運(yùn)用知識的靈活性，促進(jìn)知識融會貫通，有利于培養(yǎng)學(xué)生創(chuàng)造思維能力。如邏輯函數(shù)的化簡方法有代數(shù)法和圖形化簡法（即卡諾圖法）；實(shí)現(xiàn)某一邏輯函數(shù)可用八選一數(shù)據(jù)選擇器 74HC51，也可用譯碼器 74HC138；組成任意進(jìn)制的計(jì)數(shù)器，可利用集成計(jì)數(shù)器的清零端或預(yù)置并行數(shù)據(jù)控制端等實(shí)現(xiàn)。因而，可以要求學(xué)生用不同方法求解同一題，分析各自的特點(diǎn)，這樣做一道題可回顧兩 部分內(nèi)容，收到事半功倍的效果。正誤對比，糾正錯(cuò)誤思維。

正誤對比，是習(xí)題課常用的方式之一。在學(xué)習(xí)課程的過程中，總難免存在一些錯(cuò)誤的思維方式，這些錯(cuò)誤思維在回答問題及作業(yè)中回顯露出，通過正誤的對比，使學(xué)生能清晰地發(fā)

現(xiàn)錯(cuò)誤的根源，從而吃一塹長一智，化消極因素為積極因素。

四、實(shí)踐實(shí)驗(yàn)和仿真實(shí)驗(yàn)相結(jié)合，培養(yǎng)解決實(shí)際問題的能力

數(shù)字電子技術(shù)是一門實(shí)踐性很強(qiáng)的及時(shí)基礎(chǔ)課程，必須重視實(shí)驗(yàn)和課程設(shè)計(jì)，是本課程不可缺少的重要環(huán)節(jié)。通過實(shí)驗(yàn)操作，有利于提高動手能力，培養(yǎng)創(chuàng)造性思維的能力和解決實(shí)際問題的能力，但有時(shí)實(shí)驗(yàn)課的開設(shè)，會受到時(shí)間、元器件和儀器等各方面的限制，而且要想通過一兩次實(shí)驗(yàn)就完全掌握儀器的使用方法、理解實(shí)驗(yàn)的步驟是很困難的，利用 EWB的仿真優(yōu)勢，輔助實(shí)驗(yàn)教學(xué)，可以提高教學(xué)效果。隨著計(jì)算機(jī)的應(yīng)用和普及，各校相繼建立校園網(wǎng)絡(luò)系統(tǒng)以及多媒體教室，這一切為利用 EWB軟件實(shí)現(xiàn)電子電路的仿真實(shí)驗(yàn)，輔助實(shí)驗(yàn)教學(xué)提供了前提和可能性。EWB（即 Electronics Work Bench）虛擬了一個(gè)可以對模擬、數(shù)字電子電路進(jìn)行模擬仿真的工臺，具有較完善的各種元器件模型庫和幾種常用的分析儀器，能進(jìn)行電子電路的設(shè)計(jì)，并能對電子電路進(jìn)行較詳細(xì)的分析，不但是一個(gè)非常優(yōu)秀的電子設(shè)計(jì)軟件，俄日且也是一個(gè)非常優(yōu)秀的電子技術(shù)模擬實(shí)驗(yàn)訓(xùn)練軟件。

第五篇：數(shù)字電子技術(shù)電路課程設(shè)計(jì)

數(shù)字電子技術(shù)電路課程設(shè)計(jì)

題 目：數(shù)字時(shí)鐘說明書

所在學(xué)院：信息工程學(xué)院

專 業(yè)：通信工程

班 級：

授課教師：

小組成員：

時(shí) 間：

16--1

2014-6-10

數(shù)字時(shí)鐘說明書

數(shù)字鐘是一種用數(shù)字電子技術(shù)實(shí)現(xiàn)時(shí)，分，秒計(jì)時(shí)的裝置，具有較高的準(zhǔn)確性和直 觀性等各方面的優(yōu)勢，而得到廣泛的應(yīng)用。此次設(shè)計(jì)數(shù)字電子鐘是為了了解數(shù)字鐘的原理，在設(shè)計(jì)數(shù)字電子鐘的過程中，用 數(shù)字電子技術(shù)的理論和制作實(shí)踐相結(jié)合，進(jìn)一步加深數(shù)字電子技術(shù)課程知識的理解和應(yīng)用，同時(shí)學(xué)會使用Multisim電子設(shè)計(jì)軟件。

一、設(shè)計(jì)目的

1.熟悉集成電路的引腳安排.2.掌握各芯片的邏輯功能及使用方法.3.了解面包板結(jié)構(gòu)及其接線方法.4.了解數(shù)字鐘的組成及工作原理.5.熟悉數(shù)字鐘的設(shè)計(jì)與制作.二、設(shè) 計(jì) 要求

1.顯示時(shí)，分，秒，用24小時(shí)制 2.能夠進(jìn)行校時(shí)，可以對數(shù)字鐘進(jìn)行調(diào)時(shí)間 1.設(shè)計(jì)指標(biāo)

時(shí)間以24小時(shí)為一個(gè)周期;顯示時(shí),分,秒;有校時(shí)功能,可以分別對時(shí)及分進(jìn)行單獨(dú)校時(shí),使其校正到標(biāo)準(zhǔn)時(shí)間;為了保證計(jì)時(shí)的穩(wěn)定及準(zhǔn)確須由晶體振蕩器提供表針時(shí)間基準(zhǔn)信號.畫出電路原理圖(或仿真電路圖);判斷元器件及參數(shù)選擇;電路仿真與調(diào)試;PCB文件生成與打印輸出.3.制作要求 自行裝配和調(diào)試,并能發(fā)現(xiàn)問題和解決問題.4.編寫設(shè)計(jì)報(bào)告 寫出設(shè)計(jì)與制作的全過程,附上有關(guān)資料和圖紙,有心得體會.1.數(shù)字鐘的構(gòu)成

數(shù)字鐘實(shí)際上是一個(gè)對標(biāo)準(zhǔn)頻率(1HZ)進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路.由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間(如北京時(shí)間)一致,故需要在電路上加一個(gè)校時(shí)電路,同時(shí)標(biāo)準(zhǔn)的1HZ時(shí)間信號必須做到準(zhǔn)確穩(wěn)定.通常使用石英晶體振蕩器電路構(gòu)成數(shù)字鐘.圖 3-1所示為數(shù)字鐘的一般構(gòu)成框圖.1.秒脈沖發(fā)生器 脈沖發(fā)生器是數(shù)字鐘的核心部分，它的精度和穩(wěn)定度決定了數(shù)字鐘的質(zhì)量，通常用晶體振蕩器發(fā)出的脈沖經(jīng)過整形、分頻獲得1Hz的秒脈沖。如晶振為32768 Hz，通過15次二分頻后可獲得1Hz的脈沖輸出.2.計(jì)數(shù)譯碼顯示

秒、分、時(shí)、日分別為60、60、24、7進(jìn)制計(jì)數(shù)器、秒、分均為60進(jìn)制，即顯示00～59，它們的個(gè)位為十進(jìn)制，十位為六進(jìn)制。時(shí)為二十四進(jìn)制計(jì)數(shù)器，顯示為00～23，個(gè)位仍為十進(jìn)制，而十位為三進(jìn)制，但當(dāng)十進(jìn)位計(jì)到2，而個(gè)位計(jì)到4時(shí)清零，就為二十四進(jìn)制了。

⑴晶體振蕩器電路

晶體振蕩器電路給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的32768Hz的方波信號,可保證數(shù)字鐘的走時(shí)準(zhǔn)確及穩(wěn)定.不管是指針式的電子鐘還是數(shù)字顯示的電子鐘都使用了晶體振蕩器電路.⑵分頻器電路

分頻器電路將32768Hz的高頻方波信號經(jīng)32768()次分頻后得到1Hz的方波信號供秒計(jì)數(shù)器進(jìn)行計(jì)數(shù).分頻器實(shí)際上也就是計(jì)數(shù)器.⑶時(shí)間計(jì)數(shù)器電路

時(shí)間計(jì)數(shù)電路由秒個(gè)位和秒十位計(jì)數(shù)器,分個(gè)位和分十位計(jì)數(shù)器及時(shí)個(gè)位和時(shí)十位計(jì)數(shù)器電路構(gòu)成,其中秒個(gè)位和秒十位計(jì)數(shù)器,分個(gè)位和分十位計(jì)數(shù)器為60進(jìn)制計(jì)數(shù)器,而根據(jù)設(shè)計(jì)要求,時(shí)個(gè)位和時(shí)十位計(jì)數(shù)器為12進(jìn)制計(jì)數(shù)器.⑷譯碼驅(qū)動電路

譯碼驅(qū)動電路將計(jì)數(shù)器輸出的8421BCD碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài),并且為保證數(shù)碼管正常工作提供足夠的工作電流.⑸數(shù)碼管

數(shù)碼管通常有發(fā)光二極管(LED)數(shù)碼管和液晶(LCD)數(shù)碼管,本設(shè)計(jì)提供的為LED數(shù)碼管.2.數(shù)字鐘的工作原理 1)晶體振蕩器電路

晶體振蕩器是構(gòu)成數(shù)字式時(shí)鐘的核心,它保證了時(shí)鐘的走時(shí)準(zhǔn)確及穩(wěn)定.晶體XTAL的頻率選為32768HZ.該元件專為數(shù)字鐘電路而設(shè)計(jì),其頻率較低,有利于減少分頻器級數(shù).當(dāng)要求頻率準(zhǔn)確度和穩(wěn)定度更高時(shí),還可接入校正電容并采取溫度補(bǔ)償措施.由于CMOS電路的輸入阻抗極高,因此反饋電阻R1可選為1.8KΩ.較高的反饋電阻有利于提高振蕩頻率的穩(wěn)定性.2)分頻器電路

通常,數(shù)字鐘的晶體振蕩器輸出頻率較高,為了得到1Hz的秒信號輸入,需要對振蕩器的輸出信號進(jìn)行分頻.通常實(shí)現(xiàn)分頻器的電路是計(jì)數(shù)器電路,一般采用多級2進(jìn)制計(jì)數(shù)器來實(shí)現(xiàn).例如,將32768Hz的振蕩信號分頻為1HZ的分頻倍數(shù)為32768(215),即實(shí)現(xiàn)該分頻功能的計(jì)數(shù)器相當(dāng)于15極2進(jìn)制計(jì)數(shù)器.常用的2進(jìn)制計(jì)數(shù)器有74HC393等.3）6進(jìn)制計(jì)數(shù)器轉(zhuǎn)換電路

分個(gè)位和分十位計(jì)數(shù)單元電路結(jié)構(gòu)分別與秒個(gè)位和秒十位計(jì)數(shù)單元完全相同,只不過分個(gè)位計(jì)數(shù)單元的Q3作為向上的進(jìn)位信號應(yīng)與分十位計(jì)數(shù)單元的CPA相連,分十位計(jì)數(shù)單元的Q2作為向上的進(jìn)位信號應(yīng)與時(shí)個(gè)位計(jì)數(shù)單元的CPA相連.時(shí)個(gè)位計(jì)數(shù)單元電路結(jié)構(gòu)仍與秒或個(gè)位計(jì)數(shù)單元相同,但是要求,整個(gè)時(shí)計(jì)數(shù)單元應(yīng)為12進(jìn)制計(jì)數(shù)器,不是10的整數(shù)倍,因此需將個(gè)位和十位計(jì)數(shù)單元合并為一個(gè)整體才能進(jìn)行12進(jìn)制轉(zhuǎn)換.利用1片74HC390實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)功能的電路如圖3-6所示.4)譯碼驅(qū)動及顯示單元

計(jì)數(shù)器實(shí)現(xiàn)了對時(shí)間的累計(jì)以8421BCD碼形式輸出,選用顯示譯碼電路將計(jì)數(shù)器的輸出數(shù)碼轉(zhuǎn)換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流,選用CD4511作為顯示譯碼電路,選用LED數(shù)碼管作為顯示單元電路.5)校時(shí)電源電路

當(dāng)重新接通電源或走時(shí)出現(xiàn)誤差時(shí)都需要對時(shí)間進(jìn)行校正.通常,校正時(shí)間的方法是:首先截?cái)嗾５挠?jì)數(shù)通路,然后再進(jìn)行人工出觸發(fā)計(jì)數(shù)或?qū)㈩l率較高的方波信號加到需要校正的計(jì)數(shù)單元的輸入端,校正好后,再轉(zhuǎn)入正常計(jì)時(shí)狀態(tài)即可.根據(jù)要求,數(shù)字鐘應(yīng)具有分校正和時(shí)校正功能,因此,應(yīng)截?cái)喾謧€(gè)位和時(shí)個(gè)位的直接計(jì)數(shù)通路,并采用正常計(jì)時(shí)信號與校正信號可以隨時(shí)切換的電路接入其中.圖3-7所示即為帶有基本RS觸發(fā)器的校時(shí)電路, 1.實(shí)驗(yàn)中所需的器材 5V電源.面包板1塊.示波器.萬用表.鑷子1把.剪刀1把.網(wǎng)絡(luò)線2米/人.共陰八段數(shù)碼管6個(gè).HD74LS48P芯片6個(gè).HD74LS90P芯片6個(gè).HD74LS08P芯片2個(gè).555芯片一個(gè).1.8KΩ電阻一個(gè).設(shè)計(jì)圖為：

面包板內(nèi)部結(jié)構(gòu)圖

面包板右邊一列上五組豎的相通,下五組豎的相通,面包板的左邊上下分四組,每組中X,Y列(0-15相通,16-40相通,41-55相通,ABCDE相通,FGHIJ相通,E和F之間不相通.個(gè)功能塊電路圖

一個(gè)CD4511和一個(gè)LED數(shù)碼管連接成一個(gè)CD4511驅(qū)動電路,數(shù)碼管可從0---9顯示,以次來檢查數(shù)碼管的好壞,見附圖5-1.利用一個(gè)LED數(shù)碼管,一塊CD4511,一塊74HC390,一塊74HC00連接成一個(gè)十進(jìn)制計(jì)數(shù)器,電路在晶振的作用下數(shù)碼管從0—9顯示, 總接線元件布局簡圖,見附圖6-1 芯片連接圖見附圖7-1 八,總結(jié)

設(shè)計(jì)過程中遇到的問題及其解決方法.在檢測面包板狀況的過程中,出現(xiàn)本該相通的地方卻未通的狀況,后經(jīng)檢驗(yàn)發(fā)現(xiàn)是由于萬用表筆尖未與面包板內(nèi)部垂直接觸所至.在檢測CD4511驅(qū)動電路的過程中發(fā)現(xiàn)數(shù)碼管不能正常顯示的狀況,經(jīng)檢驗(yàn)發(fā)現(xiàn)主要是由于接觸不良的問題,其中包括線的接觸不良和芯片的接觸不良,在實(shí)驗(yàn)過程中,數(shù)碼管有幾段二極管時(shí)隱時(shí)現(xiàn),有時(shí)會消失.用5V電源對數(shù)碼管進(jìn)行檢測,一端接地,另一端接觸每一段二極管,發(fā)現(xiàn)二極管能正常顯示的,再用萬用表歐姆檔檢測每一根線是否接觸良好,在檢測過程中發(fā)現(xiàn)有幾根線有時(shí)能接通,有時(shí)不能接通,把接觸不好的線重新接過后發(fā)現(xiàn)能正常顯示了.其次是由于芯片接觸不良的問題,用萬用表歐姆檔檢測有幾個(gè)引腳本該相通的地方卻未通,而檢測的導(dǎo)線狀況良好,其解決方法為把CD4511的芯片拔出,根據(jù)面包板孔的的狀況重新調(diào)整其引腳,使其正對于孔,再用力均勻地將芯片插入面包板中,此后發(fā)現(xiàn)能正常顯示,本次實(shí)驗(yàn)中還發(fā)現(xiàn)一塊壞的LED數(shù)碼管和兩塊壞的CD4511,經(jīng)更換后均能正常顯示.在連接晶振的過程中,晶振無法起振.在排除線與芯片的接觸不良問題后重新對照電路圖,發(fā)現(xiàn)是由于12腳未接地所至.在連接六進(jìn)制的過程中,發(fā)現(xiàn)電路只能4,5的跳動,后經(jīng)發(fā)現(xiàn)是由于接到與非門的引腳接錯(cuò)一根所至,經(jīng)糾正后能正常顯示.在連接校正電路的過程中,出現(xiàn)時(shí)和分都能正常校正時(shí),但秒?yún)s受到影響,特別時(shí)一較分鐘的時(shí)候秒亂跳,而不校時(shí)的時(shí)候,秒從40跳到59,然后又跳回40,分和秒之間無進(jìn)位,電路在時(shí),分,秒進(jìn)位過程中能正常顯示,故可排除芯片和連線的接觸不良的問題.經(jīng)檢查,校正電路的連線沒有錯(cuò)誤,后用萬用表的直流電壓檔帶電檢測秒十位的QA,QB,QC和QD腳,發(fā)現(xiàn)QA腳時(shí)有電壓時(shí)而無電壓,再檢測秒到分和分到時(shí)的進(jìn)位端,發(fā)現(xiàn)是由于秒到分的進(jìn)位未拔掉所至.在制作報(bào)時(shí)電路的過程中,發(fā)現(xiàn)蜂鳴器在57分59秒的時(shí)候就開始報(bào)時(shí),后經(jīng)檢測電路發(fā)現(xiàn)是由于把74HC30芯片當(dāng)16引腳的芯片來接,以至接線都錯(cuò)位,重新接線后能正常報(bào)時(shí).連接分頻電路時(shí),把時(shí)個(gè)位的QD和時(shí)十位的1腳斷開,然后時(shí)十位的1腳接到晶振的3腳,時(shí)十位的3腳接到秒個(gè)位的1腳,所連接的電路圖無法正常工作,時(shí)十位從0-9的跳,時(shí)個(gè)位只能顯示一個(gè)0,在這個(gè)電路中3腳的分頻用到兩次,故無法正常顯示,因此要把12進(jìn)制接到74HC390的一個(gè)邏輯電路空出來用于分頻即可,因此把時(shí)十位的CD4511的12,6腳接地,7腳改為接74HC390的5腳,74HC390的3,4腳斷開,然后4腳接9腳即可,其中空出的74HC390的3腳就可用于2Hz的分頻,分頻后變?yōu)?Hz,整個(gè)電路也到此為正常的數(shù)字鐘計(jì)數(shù).2.設(shè)計(jì)體會

在此次的數(shù)字鐘設(shè)計(jì)過程中,更進(jìn)一步地熟悉了芯片的結(jié)構(gòu)及掌握了各芯片的工作原理和其具體的使用方法.在連接六進(jìn)制,十進(jìn)制,六十進(jìn)制的進(jìn)位及十二進(jìn)制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,那么在電路出錯(cuò)時(shí)便能準(zhǔn)確地找出錯(cuò)誤所在并及時(shí)糾正了.在設(shè)計(jì)電路中,往往是先仿真后連接實(shí)物圖,但有時(shí)候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,因此在實(shí)際的電路連接中往往容易遺漏.又例如74HC390芯片,其本身就是一個(gè)十進(jìn)制計(jì)數(shù)器,在仿真電路中必須連接反饋線才能正常顯示,而在實(shí)際電路中無需再連接,因此仿真圖和電路連接圖還是有一定區(qū)別的.在設(shè)計(jì)電路的連接圖中出錯(cuò)的主要原因都是接線和芯片的接觸不良以及接線的錯(cuò)誤所引起的.3.對該設(shè)計(jì)的建議

此次的數(shù)字鐘設(shè)計(jì)重在于仿真和接線,雖然能把電路圖接出來,并能正常顯示,但對于電路本身的原理并不是十分熟悉.總的來說,通過這次的設(shè)計(jì)實(shí)驗(yàn)更進(jìn)一步地增強(qiáng)了實(shí)驗(yàn)的動手能力.