第一篇：PCB布板總結
我是在2006年的12月25號第一次接觸到protel99se，這種接觸當然是指利用protel99se來做實際的產(chǎn)品，關于PCB設計軟件，我當時在研究所的時候還接受過目前最先進的PCB設計軟件cadence 15.2的培訓，可是并沒有用來做實際的產(chǎn)品設計，所以，對該軟件的理解也很有限。到現(xiàn)在位置，也一年多了，介于自身的原因，感覺對PCB設計的領悟還不夠深刻，還好，從做EPS的ECU這部分的設計以來，得到劉老師的悉心指點，所以，終于有了那么一點點體會！
一．
布局和布線是PCB設計中的兩個最重要的內(nèi)容
所謂布局就是把電路圖上所有的元器件都合理地安排到有限面積的PCB上。最關鍵的問題是：開關、按鈕、旋鈕等操作件，以及結構件（以下簡稱“特殊元件”）等，必須被安排在指定的位置上；其他元器件的位置安排，必須同時兼顧到布線的布通率和電氣性能的最優(yōu)化，以及今后的生產(chǎn)工藝和造價等多方面因素。這種“兼顧”往往是對硬件設計師水平和經(jīng)驗的挑戰(zhàn)。
布線就是在布局之后，通過設計銅箔的走線圖，按照原理圖連通所有的走線。顯然，布局的合理程度直接影響布線的成功率，往往在布線過程中還需要對布局作適當?shù)恼{(diào)整。布線設計可以采用雙層走線和單層走線，對于極其復雜的設計也可以考慮采用多層布線方案，但為了降低產(chǎn)品的造價，一般應盡量采用單層布線方案。結合自己做過雙面板和四層板的設計。
二、ＰＣＢ設計的一般原則 1.ＰＣＢ尺寸大小和形狀的確定
首先根據(jù)產(chǎn)品的機械結構確定。當空間位置較富余時，應盡量選擇小面積的ＰＣＢ。因為面積太大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加，但還要充分考慮到元器件的散熱和鄰近走線易受干擾等因素。
就目前我們這個項目來說，我對機械設計對PCB設計的影響的體會是相當深的，不一般吧，這三塊板子，那塊是規(guī)規(guī)矩矩的，這都是由于我們產(chǎn)品自身的原因?qū)е聶C械結構的特殊，而機械結構的特殊，就對電路板本身的外形結構進行的限制和規(guī)定。電路板之間的信號連接也有了相應的特性要求。但這些都是不能避免的，因為產(chǎn)品為市場所要求，市場的變化多端的，所以產(chǎn)品也是變化多端的，設計為產(chǎn)品而服務。
2.布局
· 特殊元件的布局原則
①盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。
②某些元器件或?qū)Ь€之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調(diào)試時手不易觸及的地方。
③重量超過１５ｇ的元器件、應當用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發(fā)熱元件。
④對于電位器、可調(diào)電感線圈、可變電容器、微動開關等可調(diào)元件的布局應考慮整機的結構要求。若是機內(nèi)調(diào)節(jié)，應放在印制板上方便于調(diào)節(jié)的地方；若是機外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機箱面板上的位置相適應。
⑤應留出PCB定位孔及固定支架所占用的位置。
以上各條都是需要做過對應的相關設計采用較深的體會，第二條我的體會最淺，因為沒有做過這種元件和導線之間有較高電壓差的這種PCB。其他幾條都還是有所體會的，主要就是一個原則：做出來的板子要和它周圍的結構兼容，要和放在它上面的元件兼容，要滿足一些基本的電氣要求。
· 普通元器件的布局原則
①按照電路的流程安排各個電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的流向。
這一條我體會很深，第一次做板子的時候，面對幾百個花花綠綠的元件，完全不知道該這么去把它們組織都一起去，當時就奇怪憑什么這個元件要這樣放，那個元件要那樣放。就是因為心里沒有這條原則，原來自己布局出來的板子，在利用自動布線時，布通率是很低的，后來，做多了，就慢慢的體會到了這一入門級的基本原則。
在首先滿足機械結構的前提下，在給定的平面空間里，布局的基本原則就是按照電路的流程來安排各個電路單元的位置。
其實這一條解釋了，如何對各個主要元件進行布局。
②以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在ＰＣＢ上．盡量減少和縮短各元器件之間的引線和連接。
這是在滿足第一原則的前提下，盡一步的更細的解釋了如何對電阻電容這些分離元件進行正確的布局。
③在高頻下工作的電路，要考慮元器件之間的分布參數(shù)。一般電路應盡可能使元器件平行排列。這樣，不但美觀．而且裝焊容易．易于批量生產(chǎn)。
我做過的高頻電路最大的為270MHz，但是，由于當時的種種原因，導致了對這種理解不是很深刻，當時也是在有經(jīng)驗的人的指導下完成了，又因為只做過一種這樣的高頻板，所以對如何通過考慮元件的分布參數(shù)來布局不能理解。目前，我們異步電機ECU部分的信號最高頻率為控制電機用的PWM信號，約為30KHz左右。（晶振為8MHz的晶振，都是在布局過程中，晶振和8346的距離很近，幾乎直接輸出到8346，而且只有這一個地方，所以可以不用考慮。）所以幾乎完成可以不用考慮元件的高頻特性。④位于電路板邊緣的元器件，離電路板邊緣一般不小于２ｍｍ。電路板的最佳形狀為矩形。長寬比為３：２成４：３。電路板面尺寸大于２００ｘ１５０ｍｍ時．應考慮電路板所受的機械強度。
這一條通過最近的工作，我還是有較為深刻的體會的，元器件離電路板邊緣一般不小于２ｍｍ，這主要是考慮了在對PCB裝配進行外協(xié)大規(guī)模加工的時候，留給貼片機器的夾持距離。
3．布線
①相同信號的電路模塊輸入端與輸出端的導線應盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。
②印制銅鉑導線的最小寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為 ０．０５ｍｍ，導線寬度為１．５ｍｍ時，通過２Ａ的電流，溫升不會高于３℃，可滿足一般的設計要求，其他情況下的銅鉑寬度選擇可依次類推。對于集成電路，尤其是數(shù)字電路，通常選０．０２－０．３ｍｍ導線寬度就可以了。當然，只要允許，還是盡可能用寬線．尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數(shù)字電路，只要工藝允許，可使間距小至０．５ｍｍ。
③由于直角或銳角在高頻電路中會影響電氣性能，因此印制銅鉑導線的拐彎處一般取圓弧形。此外，盡量避免使用大面積銅箔，否則．長時間受熱時，易發(fā)生銅箔膨脹和脫落現(xiàn)象。必須用大面積銅箔時，最好用柵格狀．這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。
其實原來我一直都沒有想過為什么在PCB設計完成后，要對PCB進行敷銅，只是人家有經(jīng)驗的同事這樣做，我自己也這樣做，后來有了一點認識，以為敷銅就是用來連接各個地網(wǎng)絡節(jié)點。在做我們這個項目的時候，劉老師要求在敷銅前，將所有的地網(wǎng)絡都連接都一起，這才讓我認識到：敷銅并不是僅僅把各個地網(wǎng)絡節(jié)點連接到一起這么簡單。查了一下資料，敷銅大概有以下幾個理由：1.起屏蔽作用。2.PCB工藝要求。3.可以保證信號完整性，給高頻數(shù)字信號一個完整的回流路徑。4.散熱。
三．
做四層板時，如何分割內(nèi)電層
在protel99中，內(nèi)電層采用反轉(zhuǎn)顯示的方法顯示電源層上的圖件。放置在內(nèi)部電源層上的導線及填充等物件在實際生產(chǎn)出來的電路板上是沒有銅箔的，而PCB電路板中沒有填充的區(qū)域在實際的電路板上卻是實心的銅箔。
如果需要多個電源網(wǎng)絡共享一個內(nèi)部電源層時，就需要對內(nèi)部電源層進行分割，但是在分割內(nèi)部電源層之前，用戶必須對具有電源網(wǎng)絡的焊盤和過孔進行重新布局，盡量將具有同一個電源網(wǎng)絡的焊盤和過孔放置到一個相對集中的區(qū)域。上面的兩段只是提了在進行內(nèi)電層分割時的大原則和首要原則，但是，在實踐中，分割內(nèi)電層并不是如此的簡單，我們還必須理解下面這個原則：
即：在進行內(nèi)電層分割時，隔離帶不要跨接在內(nèi)電層連接焊盤上。
上圖的這個分割方式是沒有問題的，隔離帶是不能跨接在內(nèi)電層連接焊盤上，但是可以跨接在連接焊盤上。
第二篇：PCB布板經(jīng)驗總結
PCB供電系統(tǒng)..................................................................................................................................1 PCB電源供電系統(tǒng)設計概覽..................................................................................................1 直流IR壓降.............................................................................................................................2 交流電源地阻抗分析...............................................................................................................3 協(xié)同設計概念...........................................................................................................................5 硬件布板經(jīng)驗談...............................................................................................................................6 時鐘線走線...............................................................................................................................6 接口走線要求...........................................................................................................................7 LVDS布板指導...............................................................................................................................7 選擇LVDS電纜時應遵循的原則：......................................................................................8 PCB Layout中的走線策略..............................................................................................................9 晶振與匹配電容的總結.................................................................................................................11 晶振旁的電阻（并聯(lián)與串聯(lián)）.............................................................................................12
一、石英晶體振蕩器的基本原理.........................................................................................13
二、石英晶體振蕩器類型特點.............................................................................................20
三、石英晶體振蕩器的主要參數(shù).........................................................................................20
四、石英晶體振蕩器的發(fā)展趨勢.........................................................................................21
五、石英晶體振蕩器的應用.................................................................................................21 晶振的負載電容.....................................................................................................................22 電力系統(tǒng)電壓名稱術語.................................................................................................................23 PCB 50問.......................................................................................................................................13
PCB供電系統(tǒng)
當今，在沒有透徹掌握芯片、封裝結構及PCB的電源供電系統(tǒng)特性時，高速電子系統(tǒng)的設計是很難成功的。事實上，為了滿足更低的供電電壓、更快的信號翻轉(zhuǎn)速度、更高的集成度和許多越來越具有挑戰(zhàn)性的要求，很多走在電子設計前沿的公司在產(chǎn)品設計過程中為了確保電源和信號的完整性，對電源供電系統(tǒng)的分析投入了大量的資金，人力和物力。
電源供電系統(tǒng)(PDS)的分析與設計在高速電路設計領域，特別是在計算機、半導體、通信、網(wǎng)絡和消費電子產(chǎn)業(yè)中正變得越來越重要。隨著超大規(guī)模集成電路技術不可避免的進一步等比縮小，集成電路的供電電壓將會持續(xù)降低。隨著越來越多的生產(chǎn)廠家從130nm技術轉(zhuǎn)向90nm技術，可以預見供電電壓會降到1.2V，甚至更低，而同時電流也會顯著地增加。從直流IR壓降到交流動態(tài)電壓波動控制來看，由于允許的噪聲范圍越來越小，這種發(fā)展趨勢給電源供電系統(tǒng)的設計帶來了巨大的挑戰(zhàn)。
PCB電源供電系統(tǒng)設計概覽
通常在交流分析中，電源地之間的輸入阻抗是用來衡量電源供電系統(tǒng)特性的一個重要的觀測量。對這個觀測量的確定在直流分析中則演變成為IR壓降的計算。無論在直流或交流的分析中，影響電源供電系統(tǒng)特性的因素有：PCB的分層、電源板層平面的形狀、元器件的布局、過孔和管腳的分布等等。
圖1：PCB上一些常見的會增加電流路徑阻性的物理結構設計。
電源地之間的輸入阻抗概念就可以應用在對上述因素的仿真和分析中。比如，電源地輸入阻抗的一個非常廣泛的應用是用來評估板上去耦電容的放置問題。隨著一定數(shù)量的去耦電容被放置在板上，電路板本身特有的諧振可以被抑制掉，從而減少噪聲的產(chǎn)生，還可以降低電路板邊緣輻射以緩解電磁兼容問題。為了提高電源供電系統(tǒng)的可靠性和降級系統(tǒng)的制造成本，系統(tǒng)設計工程師必須經(jīng)?？紤]如何經(jīng)濟有效地選擇去耦電容的系統(tǒng)布局。
高速電路系統(tǒng)中的電源供電系統(tǒng)通?？梢苑殖尚酒?、集成電路封裝結構和PCB三個物理子系統(tǒng)。芯片上的電源柵格由交替放置的幾層金屬層構成，每層金屬由X或Y方向的金屬細條構成電源或地柵格，過孔則將不同層的金屬細條連接起來。
對于一些高性能的芯片，無論內(nèi)核或是IO的電源供電都集成了很多去耦單元。集成電路封
裝結構，如同一個縮小了的PCB，有幾層形狀復雜的電源或地平板。在封裝結構的上表面，通常留有去耦電容的安裝位置。PCB則通常含有連續(xù)的面積較大的電源和地平板，以及一些大大小小的分立去耦電容元件，及電源整流模塊(VRM)。邦定線、C4凸點、焊球則把芯片、封裝和PCB連接在了一起。
整個電源供電系統(tǒng)要保證給各個集成電路器件提供在正常范圍內(nèi)穩(wěn)定的電壓。然而，開關電流和那些電源供電系統(tǒng)中寄生的高頻效應總是會引入電壓噪聲。其電壓變化可以由下式計算得到：
這里ΔV是在器件處觀測到的電壓波動，ΔI是開關電流。Z是在器件處觀測到的整個電源供電系統(tǒng)電源與地之間的輸入阻抗。為了減小電壓波動，電源與地之間要保持低阻。在直流情況下，由于Z變成了純電阻，低阻就對應了低的電源供電IR壓降。在交流情況下，低阻能使開關電流產(chǎn)生的瞬態(tài)噪聲也變小。當然，這就需要Z在很寬的頻帶上都要保持很小。
圖2：Sigrity PowerDC計算得到電源板層上的電流分布。
注意到電源和地通常用來作為信號回路和參考平面，因此電源供電系統(tǒng)與信號分布系統(tǒng)之間有著很緊密的關系。然而，由于篇幅的限制，同步開關噪聲(IO SSO)引入的電源供電系統(tǒng)的噪聲現(xiàn)象和電流回路控制問題將不在這里討論。以下幾節(jié)將忽略信號系統(tǒng)，而單純注重電源供電系統(tǒng)的分析。
直流IR壓降
由于芯片的電源柵格(Power Grid)的特征尺寸很小(幾微米甚至更小)，芯片內(nèi)的電阻損耗嚴重，因此芯片內(nèi)的IR壓降已經(jīng)被廣泛地研究。而在下面幾種情況下，PCB上的IR壓降(在幾十到幾百毫伏的范圍內(nèi))對高速系統(tǒng)設計同樣會有較大的影響。
電源板層上有Swiss-Chess結構、Neck-Down結構和動態(tài)布線造成的板平面被分割等情況(圖1)；電源板層上電流通過的器件管腳、過孔、焊球、C4凸點的數(shù)量不夠，電源平板厚度不足，電流通路不均衡等；系統(tǒng)設計需要低電壓、大電流，又有較緊的電壓浮動的范圍。
圖3：包括和不包括電源整流模塊的平板對輸入阻抗。
例如，一個高密度和高管腳數(shù)的器件由于有大量的過孔和反焊盤，在芯片封裝結構及PCB的電源分配層上往往會形成所謂的Swiss-Chess結構效應。Swiss-Chess結構會產(chǎn)生很多高阻性的微小金屬區(qū)域。根據(jù)，由于電源供電系統(tǒng)中有這樣的高阻電流通路，送到PCB上元器件的電壓或電流有可能會低于設計要求。因此一個好的直流IR壓降仿真模擬是估計電源供電系統(tǒng)允許壓降范圍的關鍵。通過各種各樣可能性的分析為布局布線前后提供設計方案或規(guī)則。
布線工程師、系統(tǒng)工程師、信號完整性工程師和電源設計工程師還可以將IR壓降分析結合在約束管理器(constraint manager)中，作為對PCB上每一個電源和地網(wǎng)表進行設計規(guī)則核查的最終檢驗工具(DRC)。這種通過自動化軟件分析的設計流程可以避免靠目測，甚至經(jīng)驗所不能發(fā)現(xiàn)的復雜電源供電系統(tǒng)結構上的布局布線問題。圖2展示了IR壓降分析可以準確地指出一高性能PCB上電源供電系統(tǒng)中關鍵電壓電流的分布。
交流電源地阻抗分析
很多人知道一對金屬板構成一個平板電容器，于是認為電源板層的特性就是提供平板電容以確保供電電壓的穩(wěn)定。在頻率較低，信號波長遠遠大于平板尺寸時，電源板層與地板的確構成了一個電容。
然而，當頻率升高時，電源板層的特性開始變得復雜了。更確切地說，一對平板構成了一個平板傳輸線系統(tǒng)。電源與地之間的噪聲，或與之對應的電磁場遵循傳輸線原理在板之間傳播。當噪聲信號傳播到平板的邊緣時，一部分高頻能量會輻射出去，但更大一部分能量會反射回
去。來自平板不同邊界的多重反射構成了PCB中的諧振現(xiàn)象。
圖4：三種設置情況下 PowerSI計算得到的PCB輸入阻抗曲線。(a)不包含電源整流模塊；(b)包含電源整流模塊；(c)包含電源整流模塊和一些去耦電容。
在交流分析中，PCB的電源地阻抗諧振是個特有的現(xiàn)象。圖3展示了一對電源板層的輸入阻抗。為了比較，圖中還畫了一個純電容和一個純電感的阻抗特性。板的尺寸是30cm×20cm，板間間距是100um，填充介質(zhì)是FR4材料。板上的電源整流模塊用一個3nH的電感來代替。顯示純電容阻抗特性的是一個20nF的電容。從圖上可以看出，在板上沒有電源整流模塊時，在幾十兆的頻率范圍內(nèi)，平板的阻抗特性(紅線)和電容(藍線)一樣。在100MHz以上，平板的阻抗特性呈感性(沿著綠線)。到了幾百兆的頻率范圍后，幾個諧振峰的出現(xiàn)顯示了平板的諧振特性，這時平板就不再是純感性的了。
至此，很明顯，一個低阻的電源供電系統(tǒng)(從直流到交流)是獲得低電壓波動的關鍵：減少電感作用，增加電容作用，消除或降低那些諧振峰是設計目標。為了降低電源供電系統(tǒng)的阻抗，應遵循以下一些設計準則： 1.降低電源和地板層之間的間距； 2.增大平板的尺寸；
3.提高填充介質(zhì)的介電常數(shù)； 4.采用多對電源和地板層。然而，由于制造或一些其他的設計考慮，設計工程師還需要用一些較為靈活的有效的方法來改變電源供電系統(tǒng)的阻抗。為了減小阻抗并且消除那些諧振峰，在PCB上放置分立的去耦電容便成為常用的方法。
圖4顯示了在三種不同設置下，用Sigrity PowerSI計算得到的電源供電系統(tǒng)的輸入阻抗： a.沒有電源整流模塊，沒有去耦電容放置在板上。
b.電源整流模塊用短路來模擬，沒有去耦電容放置在板上。c.電源整流模塊用短路來模擬，去耦電容放置在板上。從圖中可見，例子a藍線，在集成電路芯片的位置處觀測到的電源供電系統(tǒng)的輸入阻抗在低頻時呈現(xiàn)出容性。隨著頻率的增加，第一個自然諧振峰出現(xiàn)在800MHz的頻率處。此頻率的波長正對應了電源地平板的尺寸。
例子b的綠線，輸入阻抗在低頻時呈現(xiàn)出感性。這正好對應了從集成電路芯片的位置到電源整流模塊處的環(huán)路電感。這個環(huán)路電感和平板電容一起引入了在200MHz的諧振峰。例子c的紅線，在板上放置了一些去耦電容后，那個200MHz的諧振峰被移到了很低的頻率處(<20MHz)，并且諧振峰的峰值也降低了很多。第一個較強的諧振峰則出現(xiàn)在大約1GHz處。由此可見，通過在PCB上放置分立的去耦電容，電源供電系統(tǒng)在主要的工作頻率范圍內(nèi)可以實現(xiàn)較低的并且是平滑的交流阻抗響應。因此，電源供電系統(tǒng)的噪聲也會很低。
圖5：針對不同結構仿真計算得到的輸入阻抗。不考慮芯片和封裝結構(紅線)；考慮封裝結構(藍線)；考慮芯片、封裝和電路板(綠線)。
在板上放置分立的去耦電容使得設計師可以靈活地調(diào)整電源供電系統(tǒng)的阻抗，實現(xiàn)較低的電源地噪聲。然而，如何選擇放置位置、選用多少以及選用什么樣的去耦電容仍舊是一系列的設計問題。因此，對一個特定的設計尋求最佳的去耦解決方案，并使用合適的設計軟件以及進行大量的電源供電系統(tǒng)的仿真模擬往往是必須的。
協(xié)同設計概念
圖4實際上還揭示了另一個非常重要的事實，即PCB上放置分立的去耦電容的作用頻率范圍僅僅能達到幾百兆赫茲。頻率再高，每個分立去耦電容的寄生電感以及板層和過孔的環(huán)路電感(電容至芯片)將會極大地降低去耦效果，僅僅通過PCB上放置分立的去耦電容是無法進一步降低電源供電系統(tǒng)的輸入阻抗的。從幾百兆赫茲到更高的頻率范圍，封裝結構的電源供電系統(tǒng)的板間電容，以及封裝結構上放置的分立去耦電容將會開始起作用。到了GHz頻率范圍，芯片內(nèi)電源柵格之間的電容以及芯片內(nèi)的去耦電容是唯一的去耦解決方案。
圖5顯示了一個例子，紅線是一個PCB上放置一些分立的去耦電容后得到的輸入阻抗。第一個諧振峰出現(xiàn)在600MHz到700MHz。在考慮了封裝結構后，附加的封裝結構的電感將諧振峰移到了大約450MHz處，見藍線。在包括了芯片電源供電系統(tǒng)后，芯片內(nèi)的去耦電容將那些高頻的諧振峰都去掉了，但同時卻引入了一個很弱的30MHz諧振峰，見綠線。這個
30MHz的諧振在時域中會體現(xiàn)為高頻翻轉(zhuǎn)信號的中頻包絡上的一個電壓波谷。芯片內(nèi)的去耦是很有效的，但代價卻是要用去芯片內(nèi)寶貴的空間和消耗更多的漏電流。將芯片內(nèi)的去耦電容挪到封裝結構上也許是一個很好的折衷方案，但要求設計師擁有從芯片、封裝結構到PCB的整個系統(tǒng)的知識。但通常，PCB的設計師無法獲得芯片和封裝結構的設計數(shù)據(jù)以及相應的仿真軟件包。對于集成電路設計師，他們通常不關心下端的封裝和電路板的設計。但顯然采用協(xié)同設計概念對整個系統(tǒng)、芯片-封裝-電路板的電源供電系統(tǒng)進行優(yōu)化分析設計是將來發(fā)展的趨勢。一些走在電子設計前沿的公司事實上已經(jīng)這樣做了。
硬件布板經(jīng)驗談
時鐘線走線
1.表面層無時鐘布線或布線長度=<500mil(關鍵時鐘表層布線=<200mil)；并且要要完整地平面作回
流，未跨分割或跨分割位置已作橋接處理
2.晶振及時鐘驅(qū)動電路區(qū)域TOP層無其它布線穿過；（這條有時比較難滿足）
3.信號線周圍避免有其它信號線，在必要時滿足3W原則（兩線中心距為線寬的3倍），這點在布
數(shù)據(jù)線或地址線排線時，一般不作此種方案考慮，而重點考慮時序（等長）。
4.在可能的情況下，電原層應盡量滿足20h原則：即電源層邊界相對于地層邊界內(nèi)縮板厚度的20倍
**20H規(guī)則：由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為邊緣效應。可以將電源層內(nèi)縮，使得電場只在接地層的范圍內(nèi)傳導。以一個H（電源和地之間的介質(zhì)厚度）為單位，若內(nèi)縮20H則可以將70%的電場限制在接地邊沿內(nèi)；內(nèi)縮100H則可以將98%的電場限制在內(nèi)。
5.不同頻率時鐘之間滿足3W原則
**3W規(guī)則：為了減少線間竄擾，應保證線間距足夠大，當線中心距不少于3倍線寬時，則可保持70%的電場不互相干擾，稱為3W規(guī)則。如要達到98%的電場不互相干擾，可使用10W規(guī)則。
6.當時鐘信號換層且回流參考平面也改變時，一般在時鐘線換層過孔旁布一接地孔
7.時鐘布線與I/O接口、拉手條的間距>=1000mil
8.時鐘線與相鄰平面層布線的平等長度<=1000mil
9.多負載時鐘結構盡量采用星形，在實際實現(xiàn)中一般采用在走到多負載點相對中心位置進行等長
分叉方式，10.SDRAM布線中，SDCLK與DATA的長度相差<=800mil
11.帶狀線（中間層走線）的典型傳輸速度為180ps/inch，微帶線(表層走線)為140ps/inch 6
接口走線要求
1.差分布線規(guī)則：并行且等距、同層、等長
接口變壓器與接口連接器之間的網(wǎng)絡長度小于1000mil
3.跨分割的復位線在跨分割處加橋接措施
4.接口電路的布線應遵循先防護、后濾波的原則
5.接口變壓器、光耦等隔離器件初、次級互相隔離，無相鄰平面等耦合通路，對相應的參考平面隔離寬度大于100mil 板的堆疊：
1.元件層的臨近層為地平面，提供器件屏蔽層以及為定層布線層提供參考平面
2.所有信號層盡可能與地平面相鄰
3.盡量避免2信號層直接相鄰
4.主電源盡可能與其對應地相鄰
5.兼顧層壓結構對稱性 其他布線注意點：
1.電源層和地層之間的EMC環(huán)境較差，應避免布置對干擾敏感的信號
2.信號線必須無直角
3.布線盡可能靠近一個平面，并避免跨分割，若必須跨分割或者無法靠近電源地平面，這些情況僅允許在低速信號線中存在
LVDS布板指導
LVDS布局&布線應該考慮的因素： 1．差分走線； 2.阻抗匹配； 3.串擾(crosstalk)：4.電磁干擾（EMI）；
一：差分走線：
1.使反射盡量最小，并使共模噪聲反射盡可能存在；差分走線越近越好；避免差分走線阻抗不均勻（阻抗變化，直角線）；整個走線工程應該保持差分線的寬度保持不變。
2.為了減少傾斜(skew)，兩差分線的長度應該保持一致，否則導致終端相位有差異，降低系統(tǒng)的性能。
3.盡量減少信號路徑中的過孔(Via)的數(shù)量＆阻抗的不均勻。
4.任何寄生負載（比如：寄生電容）應該在同一差分對中保持一致。5.應用45°角走線代替90°腳走線。
二： 阻抗匹配：
阻抗不匹配將導致共模噪聲的增加并且產(chǎn)生電磁干擾（EMI），所以應該選擇一匹配電阻＆差分線的阻抗相一致。（100Ohm）.1.在原理發(fā)送端的地方放一匹配電阻（100Ohm）;2.應用0603或者0805尺寸的芯片電阻；
3.終端阻抗＆終端的距離應小于7mm，盡可能那的靠近接收端；
三：差分信號＆單端信號的串擾：
1.為了避免單端信號＆LVDS信號產(chǎn)生串擾，應盡量使二者分層。如果單端信號＆差分信號走的太近，將會產(chǎn)生共模噪聲，從而造成接收端的假出發(fā)，降低信號的質(zhì)量，減少信號的噪聲冗余量。
2.如果兩者在同一層，應使兩者至少相距12mm.VCC＆GND也應該分開。
四：電磁干擾（EMI）：
走線的電磁輻射可以產(chǎn)生橫向電磁波，這種波如果逃脫屏蔽就會導致電磁兼容（EMC）的失敗。單端傳輸（比如：CMOS，TTL）所有暴露的線都能產(chǎn)生輻射，橫向波伴隨在這些走線的周圍，一旦逃脫系統(tǒng)就會產(chǎn)生電磁干擾的問題。LVDS走線彼此能相互消弱電磁波，成對出現(xiàn)，只有在邊緣區(qū)域才能產(chǎn)生逃逸的現(xiàn)象，因此LVDS走線作為傳輸系統(tǒng)對單端傳輸（COMS，TTL）電磁干擾較少。電磁干擾方面微帶線＆帶狀線的優(yōu)點： 微帶線差分對下面的地平面的能有效地降低EMI，帶狀線上下均是地平面，能獲得叫好的電磁干擾性能，但是有如下缺點： 1． 較長的傳輸時間（1.5倍于微帶線）； 2． 需要較多的過孔； 3． 要求較多的層； 4． 需要的精確的100歐姆的匹配電阻較難實現(xiàn)； 為了更好的耦合電磁波，微帶線＆帶狀線的尺寸應該滿足如下： 圖2： 差分對想要較好的耦合需要的條件： S<2W;S2S: 總 的 指 導 原 則（電源＆布局）
1)在低頻（500－600MHz）時，選用FR－4材料制造；在更高速度的時候選用G－FEK或者Teflon來設計生產(chǎn)。2)用旁路電容旁路所有的電源平面，旁路電容的大小由電源噪聲的頻譜決定，所選用的電容應該能慮去最大功率的部分（通常在100－300MHz）。典型的利用10UF，3V的Ta電容。
3)所有的電源的VCC?DCKLK＆VCC－CKOUT管腳應該用0.1、0.01、0.001UF的mica(云母)、Ceramic(磁珠)或者0805尺寸的貼片電容并行連接進行旁路，這些電容應該放在管腳的下面，另外還要加一個2.7UF的電容。
4)盡量使LVDS收發(fā)端靠近接線器（Connector）;5)發(fā)端輸出腳和連接器之間的走線物理長度應該小于5mm,以此來降低偏斜(Skew);6)LVDS信號線＆TTL信號線分層，降低串擾 7)LVDS的電源＆地分層；
8)應用高阻抗低電容的寬帶SCOPE探針； 9)使stub的長度盡可能短；
10)如干過孔用來連接電源＆地平面； LVDS電纜（Cable）: 板和板之間的LVDS信號通過電纜線傳輸，由于阻抗匹配＆低延時的要求，一般電纜線不能滿足，選擇LVDS電纜時應遵循的原則：
1.電纜應滿足LVDS阻抗匹配的要求； 2.電纜線應具有較低的延時（Skew）;3.兩路應該平衡（兩路的延時應該相同）； 低速，短距時帶狀線可以應用；高速，長距時應用雙絞線。應用帶狀線的時候應該注意： 差分對之間應該用地隔開，且邊緣的兩路不傳送信號。圖3： LVDS也可以用同軸電纜＆雙軸電纜傳輸，雙軸電纜比同軸電纜具有較好的平衡性，因此產(chǎn)生較少的電磁干擾。圖4： 最合適的選擇是雙絞線，短距離（大約0.5m），選用CAT3平衡雙絞線，更長的距離（超過0.5m，速度超過500MHz）用CAT5平衡雙絞線。LVDS連接器： 連接器（Connector）用來連接不同的板之間的LVDS信號，此時連接器的選擇有如下規(guī)則： 1.連接器必須是低傾斜，阻抗匹配； 2.必須有相同長度的導線； 3.連接器中，差分對應在相鄰的接口中； 4.地管腳應放在差分對之間； 5.連接器的末端腳應
該接地，不能做高
PCB Layout中的走線策略
布線（Layout）是PCB設計工程師最基本的工作技能之一。走線的好壞將直接影響到整個系統(tǒng)的性能，大多數(shù)高速的設計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證，由此可見，布線在高速PCB設計中是至關重要的。下面將針對實際布線中可能遇到的一些情況，分析其合理性，并給出一些比較優(yōu)化的走線策略。主要從直角走線，差分走線，蛇形線等三個方面來闡述。
1． 直角走線
直角走線一般是PCB布線中要求盡量避免的情況，也幾乎成為衡量布線好壞的標準之一，那么直角走線究竟會對信號傳輸產(chǎn)生多大的影響呢？從原理上說，直角走線會使傳輸線的線寬發(fā)生變化，造成阻抗的不連續(xù)。其實不光是直角走線，頓角，銳角走線都可能會造成阻抗變化的情況。直角走線的對信號的影響就是主要體現(xiàn)在三個方面：一是拐角可以等效為傳輸線上的容性負載，減緩上升時間；二是阻抗不連續(xù)會造成信號的反射；三是直角尖端產(chǎn)生的EMI。
傳輸線的直角帶來的寄生電容可以由下面這個經(jīng)驗公式來計算： C=61W(Er)1/2/Z0 在上式中，C就是指拐角的等效電容（單位：pF），W指走線的寬度（單位：inch），εr指介質(zhì)的介電常數(shù)，Z0就是傳輸線的特征阻抗。舉個例子，對于一個4Mils的50歐姆傳輸線（εr為4.3）來說，一個直角帶來的電容量大概為0.0101pF，進而可以估算由此引起的上升時間變化量：
T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps 通過計算可以看出，直角走線帶來的電容效應是極其微小的。
由于直角走線的線寬增加，該處的阻抗將減小，于是會產(chǎn)生一定的信號反射現(xiàn)象，我們可以根據(jù)傳輸線章節(jié)中提到的阻抗計算公式來算出線寬增加后的等效阻抗，然后根據(jù)經(jīng)驗公式計算反射系數(shù)：ρ=(Zs-Z0)/(Zs+Z0)，一般直角走線導致的阻抗變化在7%-20%之間，因而反射系數(shù)最大為0.1左右。而且，從下圖可以看到，在W/2線長的時間內(nèi)傳輸線阻抗變化到最小，再經(jīng)過W/2時間又恢復到正常的阻抗，整個發(fā)生阻抗變化的時間極短，往往在10ps之內(nèi)，這樣快而且微小的變化對一般的信號傳輸來說幾乎是可以忽略的。
很多人對直角走線都有這樣的理解，認為尖端容易發(fā)射或接收電磁波，產(chǎn)生EMI，這也成為許多人認為不能直角走線的理由之一。然而很多實際測試的結果顯示，直角走線并不會比直線產(chǎn)生很明顯的EMI。也許目前的儀器性能，測試水平制約了測試的精確性，但至少說明了一個問題，直角走線的輻射已經(jīng)小于儀器本身的測量誤差。
總的說來，直角走線并不是想象中的那么可怕。至少在GHz以下的應用中，其產(chǎn)生的任何諸如電容，反射，EMI等效應在TDR測試中幾乎體現(xiàn)不出來，高速PCB設計工程師的重點還是應該放在布局，電源/地設計，走線設計，過孔等其他方面。當然，盡管直角走線帶來的影響不是很嚴重，但并不是說我們以后都可以走直角線，注意細節(jié)是每個優(yōu)秀工程師必備的基本素質(zhì)，而且，隨著數(shù)字電路的飛速發(fā)展，PCB工程師處理的信號頻率也會不斷提高，到10GHz以上的RF設計領域，這些小小的直角都可能成為高速問題的重點對象。
2． 差分走線
差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分結構設計，什么另它這么倍受青睞呢？在PCB設計中又如何能保證其良好的性能呢？帶著這兩個問題，我們進行下一部分的討論。何為差分信號？通俗地說，就是驅(qū)動端發(fā)送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。
差分信號和普通的單端信號走線相比，最明顯的優(yōu)勢體現(xiàn)在以下三個方面：
a.抗干擾能力強，因為兩根差分走線之間的耦合很好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。
b.能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。
c.時序定位精確，由于差分信號的開關變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。
對于PCB工程師來說，最關注的還是如何確保在實際走線中能完全發(fā)揮差分走線的這些優(yōu)勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射?！氨M量靠近原則”有時候也是差分走線的要求之一。但所有這些規(guī)則都不是用來生搬硬套的，不少工程師似乎還不了解高速差分信號傳輸?shù)谋举|(zhì)。下面重點討論一下PCB差分信號設計中幾個常見的誤區(qū)。誤區(qū)一：認為差分信號不需要地平面作為回流路徑，或者認為差分走線彼此為對方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對高速信號傳輸?shù)臋C理認識還不夠深入。差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑，其實在信號回流分析上，差分走線和普通的單端走線的機理是一致的，即高頻信號總是沿著電感最小的回路進行回流，最大的區(qū)別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強，那一種就成為主要的回流通路.在PCB電路設計中，一般差分走線之間的耦合較小，往往只占10~20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當?shù)仄矫姘l(fā)生不連續(xù)的時候，無參考平面的區(qū)域，差分走線之間的耦合才會提供主要的回流通路，盡管參考平面的不連續(xù)對差分走線的影響沒有對普通的單端走線來的嚴重，但還是會降低差分信號的質(zhì)量，增加EMI，要盡量避免。也有些設計人員認為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗回路，勢必會造成EMI輻射，這種做法弊大于利。
誤區(qū)二：認為保持等間距比匹配線長更重要。在實際的PCB布線中，往往不能同時滿足差分設計的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通過適當?shù)睦@線才能達到線長匹配的目的，但帶來的結果必然是差分對的部分區(qū)域無法平行.PCB差分走線的設計中最重要的規(guī)則就是匹配線長，其它的規(guī)則都可以根據(jù)設計要求和實際應用進行靈活處理。
誤區(qū)三：認為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強他們的耦合，既可以提高對噪聲的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種
做法在大多數(shù)情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過彼此的強耦合達到抗干擾和抑制EMI的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離呈平方關系遞減的，一般線間距超過4倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結構在高頻的（10G以上）IC封裝PCB設計中經(jīng)常會用采用，被稱為CPW結構，可以保證嚴格的差分阻抗控制（2Z0）.差分走線也可以走在不同的信號層中，但一般不建議這種走法，因為不同的層產(chǎn)生的諸如阻抗、過孔的差別會破壞差模傳輸?shù)男Ч?，引入共模噪聲。此外，如果相鄰兩層耦合不夠緊密的話，會降低差分走線抵抗噪聲的能力，但如果能保持和周圍走線適當?shù)拈g距，串擾就不是個問題。在一般頻率（GHz以下），EMI也不會是很嚴重的問題，實驗表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經(jīng)達到60dB，足以滿足FCC的電磁輻射標準，所以設計者根本不用過分擔心差分線耦合不夠而造成電磁不兼容問題。
3． 蛇形線
蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)延時，滿足系統(tǒng)時序設計要求。設計者首先要有這樣的認識：蛇形線會破壞信號質(zhì)量，改變傳輸延時，布線時要盡量避免使用。但實際設計中，為了保證信號有足夠的保持時間，或者減小同組信號之間的時間偏移，往往不得不故意進行繞線。那么，蛇形線對信號傳輸有什么影響呢？走線時要注意些什么呢？其中最關鍵的兩個參數(shù)就是平行耦合長度（Lp）和耦合距離（S），很明顯，信號在蛇形走線上傳輸時，相互平行的線段之間會發(fā)生耦合，呈差模形式，S越小，Lp越大，則耦合程度也越大?？赡軙е聜鬏斞訒r減小，以及由于串擾而大大降低信號的質(zhì)量，其機理可以參考第三章對共模和差模串擾的分析。下面是給Layout工程師處理蛇形線時的幾點建議：
1． 盡量增加平行線段的距離（S），至少大于3H，H指信號走線到參考平面的距離。通俗的說就是繞大彎走線，只要S足夠大，就幾乎能完全避免相互的耦合效應。
2． 減小耦合長度Lp，當兩倍的Lp延時接近或超過信號上升時間時，產(chǎn)生的串擾將達到飽和。
3． 帶狀線（Strip-Line）或者埋式微帶線（Embedded Micro-strip）的蛇形線引起的信號傳輸延時小于微帶走線（Micro-strip）。理論上，帶狀線不會因為差模串擾影響傳輸速率。4． 高速以及對時序要求較為嚴格的信號線，盡量不要走蛇形線，尤其不能在小范圍內(nèi)蜿蜒走線。
5． 可以經(jīng)常采用任意角度的蛇形走線，能有效的減少相互間的耦合。
6． 高速PCB設計中，蛇形線沒有所謂濾波或抗干擾的能力，只可能降低信號質(zhì)量，所以只作時序匹配之用而無其它目的。
7． 有時可以考慮螺旋走線的方式進行繞線，仿真表明，其效果要優(yōu)于正常的蛇形走線。
晶振與匹配電容的總結
匹配電容-----負載電容是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。一般晶振兩端所接電容是所要求的負載電容的兩倍。這樣并聯(lián)起來就接近負載電容了。
2．負載電容是指在電路中跨接晶體兩端的總的外界有效電容。他是一個測試條件，也是一
個使用條件。應用時一般在給出負載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負載諧振電阻。
3．一般情況下，增大負載電容會使振蕩頻率下降，而減小負載電容會使振蕩頻率升高 4．負載電容是指晶振的兩條引線連接IC塊內(nèi)部及外部所有有效電容之和，可看作晶振片在電路中串接電容。負載頻率不同決定振蕩器的振蕩頻率不同。標稱頻率相同的晶振，負載電容不一定相同。因為石英晶體振蕩器有兩個諧振頻率，一個是串聯(lián)揩振晶振的低負載電容晶振：另一個為并聯(lián)揩振晶振的高負載電容晶振。所以，標稱頻率相同的晶振互換時還必須要求負載電容一至，不能冒然互換，否則會造成電器工作不正常。
晶振旁的電阻（并聯(lián)與串聯(lián)）
一份電路在其輸出端串接了一個22K的電阻，在其輸出端和輸入端之間接了一個10M的電阻，這是由于連接晶振的芯片端內(nèi)部是一個線性運算放大器，將輸入進行反向180度輸出，晶振處的負載電容電阻組成的網(wǎng)絡提供另外180度的相移，整個環(huán)路的相移360度，滿足振蕩的相位條件，同時還要求閉環(huán)增益大于等于1，晶體才正常工作。晶振輸入輸出連接的電阻作用是產(chǎn)生負反饋，保證放大器工作在高增益的線性區(qū)，一般在M歐級，輸出端的電阻與負載電容組成網(wǎng)絡，提供180度相移，同時起到限流的作用，防止反向器輸出對晶振過驅(qū)動，損壞晶振。
和晶振串聯(lián)的電阻常用來預防晶振被過分驅(qū)動。晶振過分驅(qū)動的后果是將逐漸損耗減少晶振的接觸電鍍，這將引起頻率的上升，并導致晶振的早期失效，又可以講drive level調(diào)整用。用來調(diào)整drive level和發(fā)振余裕度。
Xin和Xout的內(nèi)部一般是一個施密特反相器,反相器是不能驅(qū)動晶體震蕩的.因此,在反相器的兩端并聯(lián)一個電阻,由電阻完成將輸出的信號反向 180度反饋到輸入端形成負反饋,構成負反饋放大電路.晶體并在電阻上,電阻與晶體的等效阻抗是并聯(lián)關系,自己想一下是電阻大還是電阻小對晶體的阻抗影響小大? 電阻的作用是將電路內(nèi)部的反向器加一個反饋回路，形成放大器，當晶體并在其中會使反饋回路的交流等效按照晶體頻率諧振，由于晶體的Q值非常高，因此電阻在很大的范圍變化都不會影響輸出頻率。過去，曾經(jīng)試驗此電路的穩(wěn)定性時，試過從100K～20M都可以正常啟振，但會影響脈寬比的。
晶體的Q值非常高, Q值是什么意思呢？ 晶體的串聯(lián)等效阻抗是 Ze = Re + jXe, Re<< |jXe|, 晶體一般等效于一個Q很高很高的電感，相當于電感的導線電阻很小很小。Q一般達到10^-4量級。
避免信號太強打壞晶體的。電阻一般比較大，一般是幾百K。
串進去的電阻是用來限制振蕩幅度的，并進去的兩顆電容根據(jù)LZ的晶振為幾十MHZ一般是在20~30P左右，主要用與微調(diào)頻率和波形，并影響幅度，并進去的電阻就要看 IC
spec了，有的是用來反饋的，有的是為過EMI的對策
可是轉(zhuǎn)化為 并聯(lián)等效阻抗后，Re越小，Rp就越大，這是有現(xiàn)成的公式的。晶體的等效Rp很大很大。外面并的電阻是并到這個Rp上的，于是，降低了Rp值-----＞ 增大了Re-----＞ 降低了Q 關于晶振
石英晶體振蕩器是高精度和高穩(wěn)定度的振蕩器，被廣泛應用于彩電、計算機、遙控器等各類振蕩電路中，以及通信系統(tǒng)中用于頻率發(fā)生器、為數(shù)據(jù)處理設備產(chǎn)生時鐘信號和為特定系統(tǒng)提供基準信號。
PCB 50問
1、如何選擇PCB板材？
選擇PCB板材必須在滿足設計需求和可量產(chǎn)性及成本中間取得平衡點。設計需求包含電氣和機構這兩部分。通常在設計非常高速的PCB板子(大于GHz的頻率)時這材質(zhì)問題會比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個GHz的頻率時的介質(zhì)損(dielectric loss)會對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設計的頻率是否合用。
2、如何避免高頻干擾？
避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串擾(Crosstalk)?？捎美蟾咚傩盘柡湍M信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。
3、在高速設計中，如何解決信號的完整性問題？
信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。
4、差分布線方式是如何實現(xiàn)的？
差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實現(xiàn)的方式較多。
5、對于只有一個輸出端的時鐘信號線，如何實現(xiàn)差分布線？ 要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個輸出端的時鐘信號是無法使用差分布線的。
6、接收端差分線對之間可否加一匹配電阻？
接收端差分線對間的匹配電阻通常會加, 其值應等于差分阻抗的值。這樣信號品質(zhì)會好些。
7、為何差分對的布線要靠近且平行？
對差分對的布線方式應該要適當?shù)目拷移叫小Ｋ^適當?shù)目拷且驗檫@間距會影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數(shù)。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。
8、如何處理實際布線中的一些理論沖突的問題
1.基本上, 將模/數(shù)地分割隔離是對的。要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。2.晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號, 必須滿足loop gain與phase的規(guī)范, 而這模擬信號的振蕩規(guī)范很容易受到干擾, 即使加ground guard traces可能也無法完全隔離干擾。而且離的太遠, 地平面上的噪聲也會影響正反饋振蕩電路。所以, 一定要將晶振和芯片的距離進可能靠近。3.確實高速布線與EMI的要求有很多沖突。但基本原則是因EMI所加的電阻電容或ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。所以, 最好先用安排走線和PCB疊層的技巧來解決或減少EMI的問題, 如高速信號走內(nèi)層。最后才用電阻電容或ferrite bead的方式, 以降低對信號的傷害。
9、如何解決高速信號的手工布線和自動布線之間的矛盾？
現(xiàn)在較強的布線軟件的自動布線器大部分都有設定約束條件來控制繞線方式及過孔數(shù)目。
各家EDA公司的繞線引擎能力和約束條件的設定項目有時相差甚遠。例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等。這會影響到自動布線出來的走線方式是否能符合設計者的想法。另外, 手動調(diào)整布線的難易也與繞線引擎的能力有絕對的關系。例如, 走線的推擠能力, 過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。所以, 選擇一個繞線引擎能力強的布線器, 才是解決之道。
10、關于test coupon。
test coupon是用來以TDR(Time Domain Reflectometer)測量所生產(chǎn)的PCB板的特性阻抗是否滿足設計需求。一般要控制的阻抗有單根線和差分對兩種情況。所以，test coupon上的走線線寬和線距(有差分對時)要與所要控制的線一樣。最重要的是測量時接地點的位置。為了減少接地引線(ground lead)的電感值，TDR探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)，所以，test coupon上量測信號的點跟接地點的距離和方式要符合所用的探棒。詳情參考如下鏈接1.http://developer.intel.com/design/chipsets/applnots/pcd_pres399.pdf2.http://(點選Application notes)
11、在高速PCB設計中，信號層的空白區(qū)域可以敷銅，而多個信號層的敷銅在接地和接電源上應如何分配？
一般在空白區(qū)域的敷銅絕大部分情況是接地。只是在高速信號線旁敷銅時要注意敷銅與信號線的距離，因為所敷的銅會降低一點走線的特性阻抗。也要注意不要影響到它層的特性阻抗，例如在dual stripline的結構時。
12、是否可以把電源平面上面的信號線使用微帶線模型計算特性阻抗？電源和地平面之間的信號是否可以使用帶狀線模型計算？
是的，在計算特性阻抗時電源平面跟地平面都必須視為參考平面。例如四層板: 頂層-電源層-地層-底層，這時頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。
13、在高密度印制板上通過軟件自動產(chǎn)生測試點一般情況下能滿足大批量生產(chǎn)的測試要求嗎？
一般軟件自動產(chǎn)生測試點是否滿足測試需求必須看對加測試點的規(guī)范是否符合測試機具的要求。另外，如果走線太密且加測試點的規(guī)范比較嚴，則有可能沒辦法自動對每段線都加上測試點，當然，需要手動補齊所要測試的地方。
14、添加測試點會不會影響高速信號的質(zhì)量？
至于會不會影響信號質(zhì)量就要看加測試點的方式和信號到底多快而定。基本上外加的測試點(不用線上既有的穿孔(via or DIP pin)當測試點)可能加在線上或是從線上拉一小段線出來。前者相當于是加上一個很小的電容在線上，后者則是多了一段分支。這兩個情況都會對高速信號多多少少會有點影響，影響的程度就跟信號的頻率速度和信號緣變化率(edge rate)有關。影響大小可透過仿真得知。原則上測試點越小越好(當然還要滿足測試機具的要求)分支越短越好。
15、若干PCB組成系統(tǒng)，各板之間的地線應如何連接？ 各個PCB板子相互連接之間的信號或電源在動作時，例如A板子有電源或信號送到B板子，一定會有等量的電流從地層流回到A板子(此為Kirchoff current law)。這地層上的電流會找阻抗最小的地方流回去。所以，在各個不管是電源或信號相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個地方走)，降低對其它較敏感信號的影響。
16、能介紹一些國外關于高速PCB設計的技術書籍和資料嗎？
現(xiàn)在高速數(shù)字電路的應用有通信網(wǎng)路和計算機等相關領域。在通信網(wǎng)路方面，PCB板的工
作頻率已達GHz上下，迭層數(shù)就我所知有到40層之多。計算機相關應用也因為芯片的進步，無論是一般的PC或服務器(Server)，板子上的最高工作頻率也已經(jīng)達到400MHz(如Rambus)以上。因應這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias及build-up制程工藝的需求也漸漸越來越多。這些設計需求都有廠商可大量生產(chǎn)。以下提供幾本不錯的技術書籍： 1.Howard W.Johnson，“High-Speed Digital Design – A Handbook of Black Magic”； 2.Stephen H.Hall，“High-Speed Digital System Design”； 3.Brian Yang，“Digital Signal Integrity”；4.Dooglas Brook，“Integrity Issues and printed Circuit Board Design”。
17、兩個常被參考的特性阻抗公式：
a.微帶線(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0及1<(Er)<15的情況才能應用。b.帶狀線(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在W/H<0.35及T/H<0.25的情況才能應用。
18、差分信號線中間可否加地線？ 差分信號中間一般是不能加地線。因為差分信號的應用原理最重要的一點便是利用差分信號間相互耦合(coupling)所帶來的好處，如flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會破壞耦合效應。
19、剛柔板設計是否需要專用設計軟件與規(guī)范？國內(nèi)何處可以承接該類電路板加工？ 可以用一般設計PCB的軟件來設計柔性電路板(Flexible Printed Circuit)。一樣用Gerber格式給FPC廠商生產(chǎn)。由于制造的工藝和一般PCB不同，各個廠商會依據(jù)他們的制造能力會對最小線寬、最小線距、最小孔徑(via)有其限制。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補強。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當關鍵詞查詢應該可以找到。20、適當選擇PCB與外殼接地的點的原則是什么？
選擇PCB與外殼接地點選擇的原則是利用chassis ground提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時鐘產(chǎn)生器附近可以借固定用的螺絲將PCB的地層與chassis ground做連接，以盡量縮小整個電流回路面積，也就減少電磁輻射。
21、電路板DEBUG應從那幾個方面著手？
就數(shù)字電路而言，首先先依序確定三件事情： 1.確認所有電源值的大小均達到設計所需。有些多重電源的系統(tǒng)可能會要求某些電源之間起來的順序與快慢有某種規(guī)范。2.確認所有時鐘信號頻率都工作正常且信號邊緣上沒有非單調(diào)(non-monotonic)的問題。3.確認reset信號是否達到規(guī)范要求。這些都正常的話，芯片應該要發(fā)出第一個周期(cycle)的信號。接下來依照系統(tǒng)運作原理與bus protocol來debug。
22、在電路板尺寸固定的情況下，如果設計中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導致走線的相互干擾增強，同時走線過細也使阻抗無法檔?，请赚轻t(yī)檣茉詬咚伲?gt;100MHz）高密度PCB設計中的技巧? 在設計高速高密度PCB時，串擾(crosstalk interference)確實是要特別注意的，因為它對時序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個注意的地方： 1.控制走線特性阻抗的連續(xù)與匹配。2.走線間距的大小。一般常看到的間距為兩倍線寬?？梢酝高^仿真來知道走線間距對時序及信號完整性的影響，找出可容忍的最小間距。不同芯片信號的結果可能不同。3.選擇適當?shù)亩私臃绞健?.避免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因為這種串擾比同層相鄰走線的情形還大。5.利用盲埋孔(blind/buried via)來增加走線面積。但是PCB板的制作成本會增加。在實際執(zhí)行時確實很難達到完全平行與等長，不過還是要盡量做到。除此以外，可以預留差分端接和共模端接，以
緩和對時序與信號完整性的影響。
23、模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時LC比RC濾波效果差？
LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當。因為電感的感抗(reactance)大小與電感值和頻率有關。如果電源的噪聲頻率較低，而電感值又不夠大，這時濾波效果可能不如RC。但是，使用RC濾波要付出的代價是電阻本身會耗能，效率較差，且要注意所選電阻能承受的功率。
24、濾波時選用電感，電容值的方法是什么？
電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時電流的反應能力。如果LC的輸出端會有機會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關。紋波噪聲值要求越小，電容值會較大。而電容的ESR/ESL也會有影響。另外，如果這LC是放在開關式電源(switching regulation power)的輸出端時，還要注意此LC所產(chǎn)生的極點零點(pole/zero)對負反饋控制(negative feedback control)回路穩(wěn)定度的影響。
25、如何盡可能的達到EMC要求，又不致造成太大的成本壓力？
PCB板上會因EMC而增加的成本通常是因增加地層數(shù)目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個系統(tǒng)通過EMC的要求。以下僅就PCB板的設計技巧提供幾個降低電路產(chǎn)生的電磁輻射效應。
1、盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。
2、注意高頻器件擺放的位置，不要太靠近對外的連接器。
3、注意高速信號的阻抗匹配，走線層及其回流電流路徑(return current path)，以減少高頻的反射與輻射。
4、在各器件的電源管腳放置足夠與適當?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼暋Ｌ貏e注意電容的頻率響應與溫度的特性是否符合設計所需。
5、對外的連接器附近的地可與地層做適當分割，并將連接器的地就近接到chassis ground。
6、可適當運用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。
7、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。
26、當一塊PCB板中有多個數(shù)/模功能塊時，常規(guī)做法是要將數(shù)/模地分開，原因何在？ 將數(shù)/模地分開的原因是因為數(shù)字電路在高低電位切換時會在電源和地產(chǎn)生噪聲，噪聲的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號不交叉，模擬的信號依然會被地噪聲干擾。也就是說數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠時使用。
27、另一種作法是在確保數(shù)/模分開布局，且數(shù)/模信號走線相互不交叉的情況下，整個PCB板地不做分割，數(shù)/模地都連到這個地平面上。道理何在？
數(shù)模信號走線不能交叉的要求是因為速度稍快的數(shù)字信號其返回電流路徑(return current path)會盡量沿著走線的下方附近的地流回數(shù)字信號的源頭，若數(shù)模信號走線交叉，則返回電流所產(chǎn)生的噪聲便會出現(xiàn)在模擬電路區(qū)域內(nèi)。
28、在高速PCB設計原理圖設計時，如何考慮阻抗匹配問題？
在設計高速PCB電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關系，例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數(shù)學算法的限制而無法考慮到一些阻抗不連續(xù)的布線情況，這時候在原理圖上只能預留一些terminators(端接)，如串聯(lián)電阻等，來緩和走線阻抗不連續(xù)的效應。真正根本解決問題的方法還是布線時盡量注意避免阻抗不連續(xù)的發(fā)生。
29、哪里能提供比較準確的IBIS模型庫？ IBIS模型的準確性直接影響到仿真的結果?；旧螴BIS可看成是實際芯片I/O buffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得(亦可采用測量，但限制較多)，而SPICE的資料與芯片制造有絕對的關系，所以同樣一個器件不同芯片廠商提供，其SPICE的資料是不同的，進而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準確模型資料，因為沒有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準確，只能不斷要求該廠商改進才是根本解決之道。
30、在高速PCB設計時，設計者應該從那些方面去考慮EMC、EMI的規(guī)則呢？
一般EMI/EMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面.前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz).所以不能只注意高頻而忽略低頻的部分.一個好的EMI/EMC設計必須一開始布局時就要考慮到器件的位置, PCB迭層的安排, 重要聯(lián)機的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事后解決則會事倍功半, 增加成本.例如時鐘產(chǎn)生器的位置盡量不要靠近對外的連接器, 高速信號盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射, 器件所推的信號之斜率(slew rate)盡量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求以降低電源層噪聲.另外, 注意高頻信號電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance盡量小)以減少輻射.還可以用分割地層的方式以控制高頻噪聲的范圍.最后, 適當?shù)倪x擇PCB與外殼的接地點(chassis ground)。
31、如何選擇EDA工具？
目前的pcb設計軟件中，熱分析都不是強項，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價格比都不錯。PLD的設計的初學者可以采用PLD芯片廠家提供的集成環(huán)境，在做到百萬門以上的設計時可以選用單點工具。
32、請推薦一種適合于高速信號處理和傳輸?shù)腅DA軟件。
常規(guī)的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類設計往往占據(jù)了70%的應用場合。在做高速電路設計，模擬和數(shù)字混合電路，采用Cadence的解決方案應該屬于性能價格比較好的軟件，當然Mentor的性能還是非常不錯的，特別是它的設計流程管理方面應該是最為優(yōu)秀的。（大唐電信技術專家 王升）
33、對PCB板各層含義的解釋
Topoverlay----頂層器件名稱，也叫 top silkscreen 或者 top component legend, 比如 R1 C5, IC10.bottomoverlay----同理multilayer-----如果你設計一個4層板，你放置一個 free pad or via, 定義它作為multilay 那么它的pad就會自動出現(xiàn)在4個層 上，如果你只定義它是top layer, 那么它的pad就會只出現(xiàn)在頂層上。34、2G以上高頻PCB設計，走線,排版,應重點注意哪些方面？
2G以上高頻PCB屬于射頻電路設計，不在高速數(shù)字電路設計討論范圍內(nèi)。而射頻電路的布局（layout)和布線（routing)應該和原理圖一起考慮的，因為布局布線都會造成分布效應。而且，射頻電路設計一些無源器件是通過參數(shù)化定義，特殊形狀銅箔實現(xiàn)，因此要求EDA工具能夠提供參數(shù)化器件，能夠編輯特殊形狀銅箔。Mentor公司的boardstation中有專門的RF設計模塊，能夠滿足這些要求。而且，一般射頻設計要求有專門射頻電路分析工具，業(yè)界最著名的是agilent的eesoft，和Mentor的工具有很好的接口。35、2G以上高頻PCB設計，微帶的設計應遵循哪些規(guī)則? 射頻微帶線設計，需要用三維場分析工具提取傳輸線參數(shù)。所有的規(guī)則應該在這個場提取工具中規(guī)定。
36、對于全數(shù)字信號的PCB，板上有一個80MHz的鐘源。除了采用絲網(wǎng)（接地）外，為了
保證有足夠的驅(qū)動能力，還應該采用什么樣的電路進行保護？
確保時鐘的驅(qū)動能力，不應該通過保護實現(xiàn)，一般采用時鐘驅(qū)動芯片。一般擔心時鐘驅(qū)動能力，是因為多個時鐘負載造成。采用時鐘驅(qū)動芯片，將一個時鐘信號變成幾個，采用點到點的連接。選擇驅(qū)動芯片，除了保證與負載基本匹配，信號沿滿足要求（一般時鐘為沿有效信號），在計算系統(tǒng)時序時，要算上時鐘在驅(qū)動芯片內(nèi)時延。
37、如果用單獨的時鐘信號板，一般采用什么樣的接口，來保證時鐘信號的傳輸受到的影響??？
時鐘信號越短，傳輸線效應越小。采用單獨的時鐘信號板，會增加信號布線長度。而且單板的接地供電也是問題。如果要長距離傳輸，建議采用差分信號。LVDS信號可以滿足驅(qū)動能力要求，不過您的時鐘不是太快，沒有必要。38、27M,SDRAM時鐘線（80M-90M），這些時鐘線二三次諧波剛好在VHF波段，從接收端高頻竄入后干擾很大。除了縮短線長以外，還有那些好辦法？
如果是三次諧波大，二次諧波小，可能因為信號占空比為50%，因為這種情況下，信號沒有偶次諧波。這時需要修改一下信號占空比。此外，對于如果是單向的時鐘信號，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不會影響時鐘沿速率。源端匹配值，可以采用下圖公式得到。
39、什么是走線的拓撲架構？
Topology,有的也叫routing order.對于多端口連接的網(wǎng)絡的布線次序。40、怎樣調(diào)整走線的拓撲架構來提高信號的完整性？
這種網(wǎng)絡信號方向比較復雜，因為對單向，雙向信號，不同電平種類信號，拓樸影響都不一樣，很難說哪種拓樸對信號質(zhì)量有利。而且作前仿真時，采用何種拓樸對工程師要求很高，要求對電路原理，信號類型，甚至布線難度等都要了解。
41、怎樣通過安排迭層來減少EMI問題？
首先，EMI要從系統(tǒng)考慮，單憑PCB無法解決問題。層疊對EMI來講，我認為主要是提供信號最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當比電源層外延，對抑制共模干擾有好處。
42、為何要鋪銅？
一般鋪銅有幾個方面原因。１，EMC.對于大面積的地或電源鋪銅，會起到屏蔽作用，有些特殊地，如PGND起到防護作用。２，PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對于布線較少的PCB板層鋪銅。３，信號完整性要求，給高頻數(shù)字信號一個完整的回流路徑，并減少直流網(wǎng)絡的布線。當然還有散熱，特殊器件安裝要求鋪銅等等原因。
43、在一個系統(tǒng)中，包含了dsp和pld，請問布線時要注意哪些問題呢？
看你的信號速率和布線長度的比值。如果信號在傳輸線上的時延和信號變化沿時間可比的話，就要考慮信號完整性問題。另外對于多個DSP，時鐘，數(shù)據(jù)信號走線拓普也會影響信號質(zhì)量和時序，需要關注。
44、除protel工具布線外，還有其他好的工具嗎？
至于工具，除了PROTEL，還有很多布線工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所長。
45、什么是“信號回流路徑”？
信號回流路徑,即return current。高速數(shù)字信號在傳輸時，信號的流向是從驅(qū)動器沿PCB傳輸線到負載，再由負載沿著地或電源通過最短路徑返回驅(qū)動器端。這個在地或電源上的返回信號就稱信號回流路徑。Dr.Johson在他的書中解釋，高頻信號傳輸，實際上是對傳輸線與直流層之間包夾的介質(zhì)電容充電的過程。SI分析的就是這個圍場的電磁特性，以及他們之間的耦合。
46、如何對接插件進行SI分析？
在IBIS3.2規(guī)范中，有關于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE模型。也可以使用多板仿真軟件（HYPERLYNX或IS_multiboard），建立多板系統(tǒng)時，輸入接插件的分布參數(shù)，一般從接插件手冊中得到。當然這種方式會不夠精確，但只要在可接受范圍內(nèi)即可。
47、請問端接的方式有哪些？
端接（terminal）,也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。
48、采用端接（匹配）的方式是由什么因素決定的？
匹配采用方式一般由BUFFER特性，拓普情況，電平種類和判決方式來決定，也要考慮信號占空比，系統(tǒng)功耗等。
49、采用端接（匹配）的方式有什么規(guī)則？ 數(shù)字電路最關鍵的是時序問題，加匹配的目的是改善信號質(zhì)量，在判決時刻得到可以確定的信號。對于電平有效信號，在保證建立、保持時間的前提下，信號質(zhì)量穩(wěn)定；對延有效信號，在保證信號延單調(diào)性前提下，信號變化延速度滿足要求。Mentor ICX產(chǎn)品教材中有關于匹配的一些資料。另外《High Speed Digital design a hand book of blackmagic》有一章專門對terminal的講述，從電磁波原理上講述匹配對信號完整性的作用，可供參考。
50、能否利用器件的IBIS模型對器件的邏輯功能進行仿真？如果不能，那么如何進行電路的板級和系統(tǒng)級仿真？
IBIS模型是行為級模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他結構級模型
一、石英晶體振蕩器的基本原理
1、石英晶體振蕩器的結構
石英晶體振蕩器是利用石英晶體（二氧化硅的結晶體）的壓電效應制成的一種諧振器件，它的基本構成大致是：從一塊石英晶體上按一定方位角切下薄片（簡稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個對應面上涂敷銀層作為電極，在每個電極上各焊一根引線接到管腳上，再加上封裝外殼就構成了石英晶體諧振器，簡稱為石英晶體或晶體、晶振。其產(chǎn)品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑料封裝的。
2、壓電效應
若在石英晶體的兩個電極上加一電場，晶片就會產(chǎn)生機械變形。反之，若在晶片的兩側施加機械壓力，則在晶片相應的方向上將產(chǎn)生電場，這種物理現(xiàn)象稱為壓電效應。如果在晶片的兩極上加交變電壓，晶片就會產(chǎn)生機械振動，同時晶片的機械振動又會產(chǎn)生交變電場。在一般情況下，晶片機械振動的振幅和交變電場的振幅非常微小，但當外加交變電壓的頻率為某一特定值時，振幅明顯加大，比其他頻率下的振幅大得多，這種現(xiàn)象稱為壓電諧振，它與LC回路的諧振現(xiàn)象十分相似。它的諧振頻率與晶片的切割方式、幾何形狀、尺寸等有關。
3、符號和等效電路
當晶體不振動時，可把它看成一個平板電容器稱為靜電電容C，它的大小與晶片的幾何尺寸、電極面積有關，一般約幾個PF到幾十PF。當晶體振蕩時，機械振動的慣性可用電
感L來等效。一般L的值為幾十mH 到幾百mH。晶片的彈性可用電容C來等效，C的值很小，一般只有0.0002～0.1pF。晶片振動時因摩擦而造成的損耗用R來等效，它的數(shù)值約為100Ω。由于晶片的等效電感很大，而C很小，R也小，因此回路的品質(zhì)因數(shù)Q很大，可達1000～10000。加上晶片本身的諧振頻率基本上只與晶片的切割方式、幾何形狀、尺寸有關，而且可以做得精確，因此利用石英諧振器組成的振蕩電路可獲得很高的頻率穩(wěn)定度。
4、諧振頻率
從石英晶體諧振器的等效電路可知，它有兩個諧振頻率，即（1）當L、C、R支路發(fā)生串聯(lián)諧振時，它的等效阻抗最?。ǖ扔赗）。串聯(lián)揩振頻率用fs表示，石英晶體對于串聯(lián)揩振頻率fs呈純阻性，（2）當頻率高于fs時L、C、R支路呈感性，可與電容C。發(fā)生并聯(lián)諧振，其并聯(lián)頻率用fd表示。根據(jù)石英晶體的等效電路，可定性畫出它的電抗—頻率特性曲線?？梢姰旑l率低于串聯(lián)諧振頻率fs或者頻率高于并聯(lián)揩振頻率fd時，石英晶體呈容性。僅在fs＜f＜fd極窄的范圍內(nèi)，石英晶體呈感性。
二、石英晶體振蕩器類型特點
石英晶體振蕩器是由品質(zhì)因素極高的石英晶體振子（即諧振器和振蕩電路組成。晶體的品質(zhì)、切割取向、晶體振子的結構及電路形式等，共同決定振蕩器的性能。國際電工委員會（IEC）將石英晶體振蕩器分為4類：普通晶體振蕩（TCXO），電壓控制式晶體振蕩器（VCXO），溫度補償式晶體振蕩（TCXO），恒溫控制式晶體振蕩（OCXO）。目前發(fā)展中的還有數(shù)字補償式晶體損振蕩（DCXO）等。
普通晶體振蕩器（SPXO）可產(chǎn)生10^(-5)～10^(-4)量級的頻率精度，標準頻率1—100MHZ，頻率穩(wěn)定度是±100ppm。SPXO沒有采用任何溫度頻率補償措施，價格低廉，通常用作微處理器的時鐘器件。封裝尺寸范圍從21×14×6mm及5×3.2×1.5mm。
電壓控制式晶體振蕩器（VCXO）的精度是10^(-6)～10^(-5)量級，頻率范圍1~30MHz。低容差振蕩器的頻率穩(wěn)定度是±50ppm。通常用于鎖相環(huán)路。封裝尺寸14×10×3mm。
溫度補償式晶體振蕩器（TCXO）采用溫度敏感器件進行溫度頻率補償，頻率精度達到10^(-7)～10^(-6)量級，頻率范圍1—60MHz，頻率穩(wěn)定度為±1～±2.5ppm，封裝尺寸從30×30×15mm至11.4×9.6×3.9mm。通常用于手持電話、蜂窩電話、雙向無線通信設備等。
恒溫控制式晶體振蕩器（OCXO）將晶體和振蕩電路置于恒溫箱中，以消除環(huán)境溫度變化對頻率的影響。OCXO頻率精度是10^(-10)至10^(-8)量級，對某些特殊應用甚至達到更高。頻率穩(wěn)定度在四種類型振蕩器中最高。
三、石英晶體振蕩器的主要參數(shù)
晶振的主要參數(shù)有標稱頻率，負載電容、頻率精度、頻率穩(wěn)定度等。不同的晶振標稱頻率不同，標稱頻率大都標明在晶振外殼上。如常用普通晶振標稱頻率有：48kHz、500 kHz、503.5 kHz、1MHz～40.50 MHz等，對于特殊要求的晶振頻率可達到1000 MHz以上，也有的沒有標稱頻率，如CRB、ZTB、Ja等系列。負載電容是指晶振的兩條引線連接IC塊內(nèi)部及外部所有有效電容之和，可看作晶振片在電路中串接電容。負載頻率不同決定振蕩器的振蕩頻率不同。標稱頻率相同的晶振，負載電容不一定相同。因為石英晶體振蕩器有兩個諧振頻率，一個是串聯(lián)揩振晶振的低負載電容晶振：另一個為并聯(lián)揩振晶振的高負載電容晶振。所以，標稱頻率相同的晶振互換時還必須要求負載電容一至，不能冒然互換，否則會造成電
器工作不正常。頻率精度和頻率穩(wěn)定度：由于普通晶振的性能基本都能達到一般電器的要求，對于高檔設備還需要有一定的頻率精度和頻率穩(wěn)定度。頻率精度從10^(-4)量級到10^(-10)量級不等。穩(wěn)定度從±1到±100ppm不等。這要根據(jù)具體的設備需要而選擇合適的晶振，如通信網(wǎng)絡，無線數(shù)據(jù)傳輸?shù)认到y(tǒng)就需要更高要求的石英晶體振蕩器。因此，晶振的參數(shù)決定了晶振的品質(zhì)和性能。在實際應用中要根據(jù)具體要求選擇適當?shù)木д瘢虿煌阅艿木д衿鋬r格不同，要求越高價格也越貴，一般選擇只要滿足要求即可。
四、石英晶體振蕩器的發(fā)展趨勢
1、小型化、薄片化和片式化：為滿足移動電話為代表的便攜式產(chǎn)品輕、薄、短小的要求，石英晶體振蕩器的封裝由傳統(tǒng)的裸金屬外殼覆塑料金屬向陶瓷封裝轉(zhuǎn)變。例如TCXO這類器件的體積縮小了30～100倍。采用SMD封裝的TCXO厚度不足2mm，目前5×3mm尺寸的器件已經(jīng)上市。
2、高精度與高穩(wěn)定度，目前無補償式晶體振蕩器總精度也能達到±25ppm，VCXO的頻率穩(wěn)定度在10～7℃范圍內(nèi)一般可達±20～100ppm，而OCXO在同一溫度范圍內(nèi)頻率穩(wěn)定度一般為±0.0001～5ppm，VCXO控制在±25ppm以下。
3、低噪聲，高頻化，在GPS通信系統(tǒng)中是不允許頻率顫抖的，相位噪聲是表征振蕩器頻率顫抖的一個重要參數(shù)。目前OCXO主流產(chǎn)品的相位噪聲性能有很大改善。除VCXO外，其它類型的晶體振蕩器最高輸出頻率不超過200MHz。例如用于GSM等移動電話的UCV4系列壓控振蕩器，其頻率為650～1700 MHz，電源電壓2.2～3.3V，工作電流8～10mA。
4、低功能，快速啟動，低電壓工作，低電平驅(qū)動和低電流消耗已成為一個趨勢。電源電壓一般為3.3V。目前許多TCXO和VCXO產(chǎn)品，電流損耗不超過2 mA。石英晶體振蕩器的快速啟動技術也取得突破性進展。例如日本精工生產(chǎn)的VG—2320SC型VCXO，在±0.1ppm規(guī)定值范圍條件下，頻率穩(wěn)定時間小于4ms。日本東京陶瓷公司生產(chǎn)的SMD TCXO，在振蕩啟動4ms后則可達到額定值的90%。OAK公司的10～25 MHz的OCXO產(chǎn)品，在預熱5分鐘后，則能達到±0.01 ppm的穩(wěn)定度。
五、石英晶體振蕩器的應用
1、石英鐘走時準、耗電省、經(jīng)久耐用為其最大優(yōu)點。不論是老式石英鐘或是新式多功能石英鐘都是以石英晶體振蕩器為核心電路，其頻率精度決定了電子鐘表的走時精度。從石英晶體振蕩器原理的示意圖中，其中V1和V2構成CMOS反相器石英晶體Q與振蕩電容C1及微調(diào)電容C2構成振蕩系統(tǒng)，這里石英晶體相當于電感。振蕩系統(tǒng)的元件參數(shù)確定了振頻率。一般Q、C1及C2均為外接元件。另外R1為反饋電阻，R2為振蕩的穩(wěn)定電阻，它們都集成在電路內(nèi)部。故無法通過改變C1或C2的數(shù)值來調(diào)整走時精度。但此時我們?nèi)钥捎眉咏右恢浑娙軨有方法，來改變振蕩系統(tǒng)參數(shù)，以調(diào)整走時精度。根據(jù)電子鐘表走時的快慢，調(diào)整電容有兩種接法：若走時偏快，則可在石英晶體兩端并接電容C，如圖4所示。此時系統(tǒng)總電容加大，振蕩頻率變低，走時減慢。若走時偏慢，則可在晶體支路中串接電容C。如圖5所示。此時系統(tǒng)的總電容減小，振蕩頻率變高，走時增快。只要經(jīng)過耐心的反復試驗，就可以調(diào)整走時精度。因此，晶振可用于時鐘信號發(fā)生器。
2、隨著電視技術的發(fā)展，近來彩電多采用500kHz或503 kHz的晶體振蕩器作為行、場電路的振蕩源，經(jīng)1/3的分頻得到 15625Hz的行頻，其穩(wěn)定性和可靠性大為提高。面且晶振價格便宜，更換容易。
3、在通信系統(tǒng)產(chǎn)品中，石英晶體振蕩器的價值得到了更廣泛的體現(xiàn)，同時也得到了更快的發(fā)展。許多高性能的石英晶振主要應用于通信網(wǎng)絡、無線數(shù)據(jù)傳輸、高速數(shù)字數(shù)據(jù)傳輸?shù)?/p>
晶振的負載電容
晶體元件的負載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。應用時一般在給出負載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負載諧振電阻。
晶振的負載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg為分別接在晶振的兩個腳上和對地的電容,Cic（集成電路內(nèi)部電容）+△C（PCB上電容).就是說負載電容15pf的話，兩邊個接27pf的差不多了，一般a為6.5～13.5pF
各種邏輯芯片的晶振引腳可以等效為電容三點式振蕩器.晶振引腳的內(nèi)部通常是一個反相器, 或者是奇數(shù)個反相器串聯(lián).在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個電阻連接, 對于 CMOS 芯片通常是數(shù) M 到數(shù)十 M 歐之間.很多芯片的引腳內(nèi)部已經(jīng)包含了這個電阻, 引腳外部就不用接了.這個電阻是為了使反相器在振蕩初始時處與線性狀態(tài), 反相器就如同一個有很大增益的放大器, 以便于起振.石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為一個并聯(lián)諧振回路, 振蕩頻率應該是石英晶體的并聯(lián)諧振頻率.晶體旁邊的兩個電容接地, 實際上就是電容三點式電路的分壓電容, 接地點就是分壓點.以接地點即分壓點為參考點, 振蕩引腳的輸入和輸出是反相的, 但從并聯(lián)諧振回路即石英晶體兩端來看, 形成一個正反饋以保證電路持續(xù)振蕩.在芯片設計時, 這兩個電容就已經(jīng)形成了, 一般是兩個的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率范圍.外接時大約是數(shù) PF 到數(shù)十 PF, 依頻率和石英晶體的特性而定.需要注意的是: 這兩個電容串聯(lián)的值是并聯(lián)在諧振回路上的, 會影響振蕩頻率.當兩個電容量相等時, 反饋系數(shù)是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對地電容量, 而增加輸出端的值以提高反饋量.設計考慮事項：
1.使晶振、外部電容器（如果有）與 IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振蕩器時，如果線路太長，會使它對 EMC、ESD 與串擾產(chǎn)生非常敏感的影響。而且長線路還會給振蕩器增加寄生電容。
2.盡可能將其它時鐘線路與頻繁切換的信號線路布置在遠離晶振連接的位置。3.當心晶振和地的走線 4.將晶振外殼接地
如果實際的負載電容配置不當,第一會引起線路參考頻率的誤差.另外如在發(fā)射接收電路上會使晶振的振蕩幅度下降(不在峰點),影響混頻信號的信號強度與信噪.當波形出現(xiàn)削峰,畸變時,可增加負載電阻調(diào)整(幾十K到幾百K).要穩(wěn)定波形是并聯(lián)一個1M左右的反饋電阻.22
電力系統(tǒng)電壓名稱術語
1．電壓
當電荷在電場力作用下，從一個點移動到另一點時，電場力對移動電荷所做的功與電荷量的比值即為該兩點間的電壓。換句話說，兩點間的電壓就是在兩點間電場力移動單位電荷量的電荷對電荷所做的功，工程上常用千伏(kV)。2．三相交流系統(tǒng)的相電壓和線電壓 在三相交流系統(tǒng)中，發(fā)電機或變壓器繞組兩端電壓稱為相電壓，而三相導線的兩線之間的電壓稱為線電壓。
3．電力系統(tǒng)標稱電壓
系統(tǒng)被指定的電壓稱為標稱電壓。系統(tǒng)是指在一個共同標稱電壓下工作相互聯(lián)接的導線（線路）和設備的組合。
4、電氣設備額定電壓
根據(jù)規(guī)定的電氣設備工作條件，通常由制造廠確定電氣設 備電壓。
5、電力系統(tǒng)最高電壓
當系統(tǒng)正常運行時，任何時間、任何一點出現(xiàn)的電壓最高值稱系統(tǒng)最高電壓。
6、設備最高電壓
對于1000V以上的電氣設備，考慮到設備的長期絕緣性能及與最高電壓有關的其他性能（如變壓器的勵磁電流、電容器損耗等）所確定的最高運行電壓。
7、逆調(diào)壓
控制點供電電壓的調(diào)整使其在高峰負荷時的電壓高于低谷負荷時的電壓。一般高峰負荷保持電壓比系統(tǒng)標稱電壓高5%，低谷負荷保持電壓為標稱電壓。
8、順調(diào)壓
是指控制點的電壓為，在高峰負荷時的電壓低于低谷負荷時的電壓。一般高峰負荷不低于標稱電壓高102.5%，低谷負荷不高于標稱電壓高107.5%。
9、恒調(diào)壓
任何負荷時控制點的電壓基本保持不變的調(diào)壓方式，一般保持電壓高于保持電壓的2%~5%。
10、負荷的自然功率因數(shù)
沒有采取任何補償措施時的負荷的功率因數(shù)。
1、電阻率：又叫電阻系數(shù)或叫比電阻。是衡量物質(zhì)導電性能好壞的一個物理量，以字母ρ表示，單位為歐姆*毫米平方/米。在數(shù)值 上等于用那種物質(zhì)做的長1米,截面積為1平方毫米的導線，在溫度20℃時的電阻值，電阻率越大，導電性能越低。則物質(zhì)的電阻率隨溫度而變化的物理量，其數(shù)值等于溫度每升高1℃時，電阻率的增加與原來的電阻電阻率的比值，通常以字母α表示，單位為1/℃。
2、電阻的溫度系數(shù)：表示物質(zhì)的電阻率隨溫度而變化的物理量，其數(shù)值等于溫度每升高1℃時，電阻率的增加量與原來的電阻率的比值，通常以字母α表示，單位為1/℃。
3、電導：物體傳導電流的本領叫做電導。在直流電路里，電導的數(shù)值就是電阻值的倒數(shù)，以字母ɡ表示，單位為歐姆。
4、電導率：又叫電導系數(shù)，也是衡量物質(zhì)導電性能好壞的一個物理量。大小在數(shù)值上是電阻的倒數(shù)，以字母γ表示，單位為米/歐姆*毫米平方。
5、電動勢：電路中因其他形式的能量轉(zhuǎn)換為電能所引起的電位差，叫做電動勢或者簡稱電勢。用字母E表示，單位為伏特。
6、自感：當閉合回路中的電流發(fā)生變化時，則由這電流所產(chǎn)生的穿過回路本身磁通也發(fā)生
變化，因此在回路中也將感應電動勢，這現(xiàn)象稱為自感現(xiàn)象，這種感應電動勢叫自感電動勢。
7、互感：如果有兩只線圈互相靠近，則其中第一只線圈中電流所產(chǎn)生的磁通有一部分與第二只線圈相環(huán)鏈。當?shù)谝痪€圈中電流發(fā)生變化時，則其與第二只線圈環(huán)鏈的磁通也發(fā)生變化，在第二只線圈中產(chǎn)生感應電動勢。這種現(xiàn)象叫做互感現(xiàn)象。
8、電感：自感與互感的統(tǒng)稱。
9、感抗：交流電流過具有電感的電路時，電感有阻礙交流電流過的作用，這種作用叫做感抗，以Lx表示，Lx=2πfL.10、容抗：交流電流過具有電容的電路時，電容有阻礙交流電流過的作用，這種作用叫做容抗，以Cx表示，Cx=1/2πfc。
11、脈動電流：大小隨時間變化而方向不變的電流，叫做脈動電流。
12、振幅：交變電流在一個周期內(nèi)出現(xiàn)的最大值叫振幅。
13、平均值----交變電流的平均值是指在某段時間內(nèi)流過電路的總電荷與該段時間的比值。正弦量的平均值通常指正半周內(nèi)的平均值，它與振幅值的關系：平均值=0.637*振幅值。
14、有效值：在兩個相同的電阻器件中，分別通過直流電和交流電，如果經(jīng)過同一時間，它們發(fā)出的熱量相等，那么就把此直流電的大小作為此交流電的有效值。正弦電流的有效值等于其最大值的0.707倍。
15、有功功率：又叫平均功率。交流電的瞬時功率不是一個恒定值，功率在一個周期內(nèi)的平均值叫做有功功率，它是指在電路中電阻部分所消耗的功率，以字母P表示，單位瓦特。
16、視在功率：在具有電阻和電抗的電路內(nèi)，電壓與電流的乘積叫做視在功率，用字母Ps來表示，單位為瓦特。
17、無功功率：在具有電感和電容的電路里，這些儲能元件在半周期的時間里把電源能量變成磁場（或電場）的能量存起來，在另半周期的時間里對已存的磁場（或電場）能量送還給電源。它們只是與電源進行能量交換，并沒有真正消耗能量。我們把與電源交換能量的速率的振幅值叫做無功功率。用字母Q表示，單位為芝。
18、功率因數(shù)：在直流電路里，電壓乘電流就是有功功率。但在交流電路里，電壓乘電流是視在功率，而能起到作功的一部分功率（即有功功率）將小于視在功率。有功功率與視在功率之比叫做功率因數(shù)，以COSφ表示。
19、相電壓：三相輸電線（火線）與中性線間的電壓叫相電壓。
20、線電壓：三相輸電線各線（火線）間的電壓叫線電壓，線電壓的大小為相電壓的1.73倍。
21、相量：在電工學中，用以表示正弦量大小和相位的矢量叫相量，也叫做向量。
22、磁通：磁感應強度與垂直于磁場方向的面積的乘積叫做磁通，以字母φ表示，單位為麥克斯韋。
23、磁通密度：單位面積上所通過的磁通大小叫磁通密度，以字母B表示，磁通密度和磁場感應強度在數(shù)值上是相等的。
24、磁阻：與電阻的含義相仿，磁阻是表示磁路對磁通所起的阻礙作用，以符號Rm表示，單位為1/亨。
25、導磁率：又稱導磁系數(shù)，是衡量物質(zhì)的導磁性能的一個系數(shù)，以字母μ表示，單位是亨/米。
26、磁滯：鐵磁體在反復磁化的過程中，它的磁感應強度的變化總是滯后于它的磁場強度，這種現(xiàn)象叫磁滯。
27、磁滯回線：在磁場中，鐵磁體的磁感應強度與磁場強度的關系可用曲線來表示，當磁化磁場作周期的變化時，鐵磁體中的磁感應強度與磁場強度的關系是一條閉合線，這條閉合線叫做磁滯回線。
28、基本磁化曲線：鐵磁體的磁滯回線的形狀是與磁感應強度（或磁場強度）的最大值有關，在畫磁滯回線時，如果對磁感應強度（或磁場強度）最大值取不同的數(shù)值，就得到一系列的磁滯回線，連接這些回線頂點的曲線叫基本磁化曲線。
29、磁滯損耗：放在交變磁場中的鐵磁體，因磁滯現(xiàn)象而產(chǎn)生一些功率損耗，從而使鐵磁體發(fā)熱，這種損耗叫磁滯損耗。
30、擊穿：絕緣物質(zhì)在電場的作用下發(fā)生劇烈放電或?qū)щ姷默F(xiàn)象叫擊穿。
31、介電常數(shù)---又叫介質(zhì)常數(shù)，介電系數(shù)或電容率，它是表示絕緣能力特性的一個系數(shù)，以字母ε表示，單位為法/米。
32、電磁感應：當環(huán)鏈著某一導體的磁通發(fā)生變化時，導體內(nèi)就出現(xiàn)電動勢，這種現(xiàn)象叫電磁感應。
33、趨膚效應：又叫集膚效應，當高頻電流通過導體時，電流將集中在導體表面流通，這種現(xiàn)象叫趨膚效應。
34、一次電氣設備：直接生產(chǎn)、輸送、變換、分配和使用電能的主要設備。
35、二次電氣設備：對一次電氣設備的工作進行監(jiān)測、操作控制和保護的輔助設備。
36、接線圖：以專門圖形符號表示電氣設備實際組成及連接關系的圖形。
37、電路圖：以專門圖形符號依次排列連接而成的圖。
38、一次接線圖：表示一次電氣接線的圖。
39、二次接線圖：表示二次電氣接線的圖。
40、主保護：滿足系統(tǒng)穩(wěn)定和設備安全要求，能以最快速度有選擇地切除被保護設備和線路故障的保護。
41、后備保護：主保護或斷路器拒動時用來切除故障的保護。又分為遠后備保護和近后備保護兩種。
42、遠后備保護：當主保護或斷路器拒動時，由相鄰電力設備或線路的保護來實現(xiàn)的后備保護。
43、近后備保護：當主保護拒動時，由本電力設備或線路的另一套保護來實現(xiàn)后備的保護；當斷路器拒動時，由斷路器失靈保護來實現(xiàn)后備保護。
44、輔助保護：為補充主保護和后備保護的性能或當主保護和后備保護退出運行而增設的簡單保護。
45、標么值：系統(tǒng)各元件電氣量的有名值與基準值之比。
以下對電力系統(tǒng)和實際工程應用中常用到的各種名詞術語進行粗略的介紹，詳細內(nèi)容請參考最后部分所列的書目。
1．一次回路/主回路 與 一次設備/主設備： 是指電力輸送和分配的回路，其主要任務是進行電能的輸送和分配。與其相連的設備稱為一次設備或主設備，例如：變壓器、斷路器、熔斷器、接地刀開關、輸變配線纜等；通常將終端的用電設備，如：電動機（馬達），照明燈等也歸在一次設備的范圍。也可以把一次回路理解為由輸變配線纜＋主設備（變壓器、斷路器等）＋用電設備（馬達、照明燈等）構成。2．二次回路/控制回路 與 二次設備/控制設備： 指對一次設備進行控制、指示、測量（計量）、監(jiān)視和保護的回路，其主要任務是對一次回路的運行狀態(tài)、運行參數(shù)等進行監(jiān)控，保證回路的正常運行。與其相連的設備稱為二次設備或控制設備，也叫控制電器，包括： PT（電壓互感器）、CT（電流互感器）、接觸器、繼電器、綜合保護裝置、斷路器輔助接點、各種操作按鈕、計量儀表、二次回路的控制線纜等。3．開關柜：
是指按一定的線路方案將一次設備、二次設備組裝而成的成套配電裝置，是用來對線路、設備實施控制、保護的，分固定式和手車式，而按進出線電壓等級又可以分高壓開關柜（固定
式和手車式）和低壓開關柜（固定式和抽屜式）。開關柜的結構大體類似，主要分為母線室、斷路器室、二次控制室（儀表室）、饋線室，各室之間一般有鋼板隔離。內(nèi)部元器件包括：母線（匯流排）、斷路器、常規(guī)繼電器、綜合繼電保護裝置、計量儀表、隔離刀、指示燈、接地刀等。從應用角度劃分：
進線柜：又叫受電柜，是用來從電網(wǎng)上接受電能的設備（從進線到母線），一般安裝有斷路器、CT、PT、隔離刀等元器件。
出線柜：也叫饋電柜或配電柜，是用來分配電能的設備（從母線到各個出線），一般也安裝有斷路器、CT、PT、隔離刀等元器件。
母線聯(lián)絡柜：也叫母線分斷柜，是用來連接兩段母線的設備（從母線到母線），在單母線分段、雙母線系統(tǒng)中常常要用到母線聯(lián)絡，以滿足用戶選擇不同運行方式的要求或保證故障情況下有選擇的切除負荷。
PT柜：電壓互感器柜，一般是直接裝設到母線上，以檢測母線電壓和實現(xiàn)保護功能。內(nèi)部主要安裝電壓互感器PT、隔離刀、熔斷器和避雷器等。隔離柜：是用來隔離兩端母線用的或者是隔離受電設備與供電設備用的，它可以給運行人員提供一個可見的端點，以方便維護和檢修作業(yè)。由于隔離柜不具有分斷、接通負荷電流的能力，所以在與其配合的斷路器閉合的情況下，不能夠推拉隔離柜的手車。在一般的應用中，都需要設置斷路器輔助接點與隔離手車的聯(lián)鎖，防止運行人員的誤操作。
電容器柜：也叫補償柜，是用來作改善電網(wǎng)的功率因素用的，或者說作無功補償，主要的器件就是并聯(lián)在一起的成組的電容器組、投切控制回路和熔斷器等保護用電器。一般與進線柜并列安裝，可以一臺或多臺電容器柜并列運行。電容器柜從電網(wǎng)上斷開后，由于電容器組需要一段時間來完成放電的過程，所以不能直接用手觸摸柜內(nèi)的元器件，尤其是電容器組；在斷電后的一定時間內(nèi)（根據(jù)電容器組的容量大小而定，如：1分鐘），不允許重新合閘，以免產(chǎn)生過電壓損壞電容器。作自動控制功能時，也要注意合理分配各組電容器組的投切次數(shù)，以免出現(xiàn)一組電容器損壞，而其他組卻很少投切的情況。計量柜：主要用來作計量電能用的（千瓦時），又有高壓、低壓之分，一般安裝有隔離開關、熔斷器、CT、PT、有功電度表（傳統(tǒng)儀表或數(shù)字電表）、無功電度表、繼電器、以及一些其他的輔助二次設備（如負荷監(jiān)控儀等）。
GIS柜：又叫封閉式組合電器柜（Gas-Insulated Metal-Enclosed Switchgear），它是將斷路器、隔離開關、接地開關、CT、PT、避雷器、母線等封閉組合在金屬殼體內(nèi)，然后以絕緣性能和滅弧性能良好的氣體（一般用六氟化硫SF6）作為相間和對地的絕緣措施，適用于高電壓等級和高容量等級的電網(wǎng)中，用作受配電及控制。4．斷路器：
正常工作情況下，斷路器處于合閘狀態(tài)（特殊應用除外），接通電路。當進行自動控制或保護控制操作時，斷路器可以在綜保裝置控制下進行電路的分斷或接通操作。斷路器不僅可以通斷正常的負荷電流，而且能夠承受一定時間的短路電流（數(shù)倍甚至幾十倍于正常工作電流），并可以分斷短路電流，切除故障線路和設備。所以說，斷路器的主要功能就是分斷和接通電路（包括分斷和接通正常電流、分斷短路電流）。由于在分斷和接通電路的過程中，斷路器的動觸頭與靜觸頭之間不可避免的要產(chǎn)生電弧。為了保護觸頭，減少觸頭材料的損耗和可靠分斷電路，必須采取措施來盡快熄滅電弧，其中一種就是采用不同的滅弧介質(zhì)填充到斷路器的動、靜觸頭間。按滅弧介質(zhì)的不同斷路器可以分為：油斷路器（多油、少油）、六氟化硫（SF6）斷路器、真空斷路器、空氣斷路器等。我們在工程中經(jīng)常接觸到的高低壓開關柜里的主要一次設備就是斷路器。
由于斷路器的動、靜觸頭一般都是被包在充滿滅弧介質(zhì)的容器中，所以斷路器的分、合狀態(tài)
不可以直接判斷，一般是通過斷路器的輔助器件（如分合位指針等）來判別。5．隔離刀：
隔離刀（或稱隔離開關）由于有明顯的斷口可以識別接通或分斷，主要是用來隔離高壓電源的，以保證線路和設備的安全檢修，能分斷的電流很?。ㄒ话阒挥袔讉€安培）。由于沒有專門的滅弧裝置，所以它不能用來分斷故障電流和正常工作電流，不允許帶負荷進行分斷操作。6．熔斷器：
熔斷器是一種簡單的電路保護電器，其原理是當流經(jīng)熔斷器的電流達到或超過定值一定時間后，本身的熔體熔化，切斷電路。其動作原理簡單，安裝方便，一般不單獨使用，主要用來配合其他電器使用。主要動作特點：
一是電流要達到一定值，該值在熔斷器出廠前已經(jīng)做好，無法更改；
二是電流達到一定值后要經(jīng)過一定的時間，該時間也是廠家做好的，無法更改，但是類型很多，包括延時動作、快速動作、超快速動作等； 三是動作后本體損壞，不能重復使用，必須更換；
熔斷器是否熔斷可以通過熔斷指示器判別，也可通過熔體外觀上判別；常用的保險絲、保險管都屬于該類電器范圍。7．負荷開關：
負荷開關具有簡單的滅弧裝置，滅弧介質(zhì)一般采用空氣，可以接通和分斷一定的電流和過電流，但是不能分斷短路電流，不能用來切斷短路故障。所以絕對不允許單純用負荷開關來替代斷路器；如果要采用負荷開關，必須與前面提到的高壓熔斷器配合使用（實際上往往用熔斷器和負荷開關串聯(lián)使用，用作簡單的過負荷保護，以降低工程造價）。負荷開關與隔離刀類似，都有明顯的斷開間隙，可以很容易的判別電路是處于接通還是斷開狀態(tài)。
8．變壓器： 簡單的說，變壓器就是利用交變電磁場來實現(xiàn)不同電壓等級轉(zhuǎn)換的設備（實際上是電能的轉(zhuǎn)換），其變換前后的電壓不發(fā)生頻率上的變化。按照其用途可以分很多種，如電力變壓器、整流變壓器、調(diào)壓器、隔離變壓器，以及CT、PT等。我們在工程現(xiàn)場經(jīng)常遇到的是電力變壓器。
與變壓器相關的一些主要的技術參數(shù)包括：
額定容量：指額定工作條件下變壓器的額定輸出能力（等于U×I，單位為kVA）； 額定電壓：空載、額定分接下，端電壓的值（即一次、二次側電壓值）； 空載損耗：空載條件下，變壓器的損耗（也叫鐵耗）； 空載電流：空載條件下，一次側線圈流過的電流值；
短路損耗：一次側通額定電流，二次短路時所產(chǎn)生的損耗（主要是線圈電阻產(chǎn)生的）； 分接（抽頭）的概念：為適合電網(wǎng)運行需要，一般的變壓器高壓側都有抽頭，這些抽頭的電壓值都是用額定電壓的百分比表示的，即所謂的分接電壓。例如，高壓10kV的變壓器具有±5%的抽頭，就是說該變壓器可以運行在三個電壓等級：10.5kV(+5%)、10kV（額定）、9.5kV（-5%）。一般來說，有載調(diào)壓變壓器的抽頭數(shù)（分接點）較多，如7分接點（±3×2.5%）和9分接點（±4×2%）等。由于不能夠完全保證分接開關的同步切換，所以有載調(diào)壓變壓器一般不能夠并聯(lián)運行。9．PT（TV）/CT（AV）：
互感器實際上就是一種特殊的變壓器，主要用來從電氣上隔離一次回路與控制回路，從而擴大二次設備（儀表、綜保等）的使用范圍。
采用PT/CT可以避免一次回路的高電壓/大電流直接進入到二次控制設備（如：儀表、綜保
裝置等），也可以防止由于控制設備故障影響一次回路的運行。
電流互感器（CT、AV）的特點是：一次側繞組N1粗而少、二次側繞組N2細而多，二次側的額定電流I2一般為5A（根據(jù)N1I1＝N2I2可以近似算出一次側電流I1，或者根據(jù)一次側電流I1選擇相應變比的電流互感器）。由于CT在工作時一次繞組和二次繞組都是分別串聯(lián)在一次回路與二次控制回路中的，根據(jù)變壓器的特性U1I1＝U2I2可以得出，二次側在工作時的工作電壓，該電壓在開路時非常大，故CT是絕對不允許開路的。按照用途來劃分，通?？梢苑譃楸Ｗo和測量用CT。測量CT在一次回路出現(xiàn)短路故障時，容易飽和，以限制二次電流（二次繞組側電流I2）過大，達到保護綜保裝置的目的；而保護CT在一次回路出現(xiàn)短路故障時，不應出現(xiàn)保護現(xiàn)象，以保證綜保裝置可靠動作。
電壓互感器（PT、AV）的特點是：一次繞組匝數(shù)N1多，二次繞組匝數(shù)N2少，相當于一個降壓變壓器（二次側額定電壓一般為100V）。由于PT在工作時一次繞組和二次繞組都是分別并聯(lián)在一次回路和二次控制回路電壓線圈的，而由于電壓線圈的阻抗很大，所以PT二次側的電流非常小，二次繞組近似于空負荷狀態(tài)；但二次繞組本身的阻抗是很小的，所以如果二次繞組短路，則將會導致非常大的二次側電流（N1I1＝N2I2）。故PT的二次繞組絕對不能夠短路。10.手車/抽屜：
手車和抽屜分別是高壓開關柜和低壓開關柜的一部分，分別安裝高壓斷路器和低壓斷路器及其繼電器等元器件。由此劃分出手車式開關柜（高壓）和抽屜式開關柜（低壓），他們與固定式開關柜的功能是基本相同的，主要區(qū)別是方便了維護和檢修（手車和抽屜都可以通過機械操作機構搖把來推進、拉出）。手車和抽屜一般都有工作（正常運行時）、試驗（試投運和現(xiàn)場試驗時）和退出（維護、檢修時）三種位置狀態(tài)。11.接地刀：
接地刀（也叫接地開關）主要：一是用來在線路和設備檢修時，為確保人員安全進行接地用的；二是可以用來人為地造成系統(tǒng)的接地短路，達到控制保護的目的。
第一個作用很好理解，不做介紹。第二個作用是這樣的：接地刀通常是接在降壓變壓器的高壓側，當受電端發(fā)生故障或者變壓器內(nèi)部故障時，接地刀開關應自動閉合，造成接地短路故障，迫使送電端（上端）斷路器迅速動作，切斷故障，所以說這是個人為的接地短路故障，目的就是保證送電端的斷路器能夠快速動作。12.主令電器：
主令電器是一種機械操作的控制電器，對各種電氣系統(tǒng)發(fā)出控制指令，用于系統(tǒng)內(nèi)各種信號的轉(zhuǎn)化和傳輸?shù)?，常用的轉(zhuǎn)換開關、按鈕、旋轉(zhuǎn)開關、位置開關以及信號燈等都屬于主令電器的范圍。13.接觸器：
接觸器是一種用于遠距離頻繁接通和開斷交直流主電路及大容量控制電路的電器，主要控制對象是電動機、照明、電容器組等，分交流接觸器和直流接觸器。與斷路器相比，不同之處在于：動作頻率非常高（因此要求其電氣壽命和機械壽命足夠長）；有較高的的開斷和接通容量，但是一般用在1kV及以下的電壓等級中，無法與斷路器的幾十千伏、幾百千伏相比。14．繼電器：
繼電器是用來在控制回路中控制其他電器（一般是一次電氣主設備）動作或在主電路中作為保護用以及作信號轉(zhuǎn)換用的電器，只適用于遠距離的分斷、接通小容量控制回路，比如：交流/直流電流繼電器、電壓繼電器、時間繼電器、中間繼電器、熱繼電器等。15.試驗
常見試驗包括： 型式試驗：對按照某一設計要求而制造的一個或多個器件或設備所進行的試驗，用以檢驗這
一設計要求是否符合一定的規(guī)范。
常規(guī)試驗：也叫出廠試驗，對每個器件或設備在制造中或完工后所進行的試驗，用以判明器件或設備是否符合某項標準。
介質(zhì)試驗：是檢驗介質(zhì)電氣特性的各種試驗的總稱，包括：絕緣、靜電、耐壓等。抽樣試驗：對一批產(chǎn)品中隨機抽取的若干樣品進行試驗，也是用來判明樣品是否符合某項標準的。壽命試驗：確定產(chǎn)品在規(guī)定條件下可能達到的壽命的試驗，或者是為評價分析產(chǎn)品的壽命特征而進行的試驗，屬破壞性試驗。耐受試驗：在包括一定時間內(nèi)為一定目的所采取的特定運行等規(guī)定條件下，對產(chǎn)品進行的試驗，如反復操作、短路、過電壓、振動、沖擊等，屬破壞性試驗。
投運試驗：在現(xiàn)場對產(chǎn)品所進行的試驗，用以證明安裝是正確的，產(chǎn)品運行是正常的。參考文獻：
數(shù)字圖書館 >電工、電子自動化技術圖書館 >電工技術 >總論 1．《電力系統(tǒng)自動化原理與技術》 華北電力學院 2．《工業(yè)用電設備》 上海電力學院 羅廷璇編 3．《工廠配電》 美國電氣和電子工程師協(xié)會 4．《配電自動化開關設備》 王章啟等編 5．《電氣設備選擇 施工安裝 設計應用手冊 上、下冊》 劉寶林主編 數(shù)字圖書館 >電工、電子自動化技術圖書館 >電工技術 >電器 1．《低壓電器》：馬鏡澄 王書成等 2．《繼電保護裝置》 蘇聯(lián) H.B.契爾諾布羅涅夫
數(shù)字圖書館 >電工、電子自動化技術圖書館 >電工技術 >發(fā)電、發(fā)電廠 >變電所 1．《配電設備》 馬定林主編 數(shù)字圖書館 >電工、電子自動化技術圖書館 >電工技術 >輸配電工程、電力網(wǎng)及電力系統(tǒng) >輸配電技術 1．《工廠供電》 黃明琪等編
轉(zhuǎn)自工業(yè)電器網(wǎng)（004km.cn）
在高壓電器產(chǎn)品樣本、圖樣、技術文件、出廠檢驗報告、型式試驗報告、使用說明書及產(chǎn)品名牌中，常采用各種專業(yè)名詞術語，它們表示產(chǎn)品的結構特征、技術性能和使用環(huán)境。了解和掌握這些名詞術語可為工作帶來許多便利，現(xiàn)將高壓電器常用的名語術語作一介紹。
一、高壓開關設備術語
1.高壓開關――額定電壓1kV及以上主要用于開斷和關合導電回路的電器。
2.高壓開關設備――高壓開關與控制、測量、保護、調(diào)節(jié)裝置以及輔件、外殼和支持件等部件及其電氣和機械的聯(lián)結組成的總稱。
3.戶內(nèi)高壓開關設備――不具有防風、雨、雪、冰和濃霜等性能，適于安裝在建筑場所內(nèi)使用的高壓開關設備。
4.戶外高壓開關設備――能承受風、雨、雪、污穢、凝露、冰和濃霜等作用，適于安裝在露天使用的高壓開關設備。
5.金屬封閉開關設備；開關柜――除進出線外，其余完全被接地金屬外殼封閉的開關設備。
6.鎧裝式金屬封閉開關設備――主要組成部件(例如斷路器、互感器、母線等)分別裝在接地的金屬隔板隔開的隔室中的金屬封閉開關設備。
7.間隔或金屬封閉開關設備――與鎧裝式金屬封閉開關設備一樣，其某些元件也分裝于單獨的隔室內(nèi)，但具有一個或多個符合一定防護等級的非金屬隔板。
8.箱式金屬封閉開關設備――除鎧裝式、間隔式金屬封閉開關設備以外的金屬封閉開關設備。
9.充氣式金屬封閉開關設備――金屬封閉開關設備的隔室內(nèi)具有下列壓力系統(tǒng)之一用來保護氣體壓力的一種金屬封閉開關設備。
a.可控壓力系統(tǒng)；b.封閉壓力系統(tǒng)；c.密封壓力系統(tǒng)。
10.絕緣封閉開關設備――除進出線外，其余完全被絕緣外殼封閉的開關設備。
11.組合電器――將兩種或兩種以上的高壓電器，按電力系統(tǒng)主接線要求組成一個有機的整體而名電器仍保持原規(guī)定功能的裝置。
12.氣體絕緣金屬封閉開關設備――封閉式組合電器，至少有一部分采用高于大氣壓的氣體作為絕緣介質(zhì)的金屬封閉開關設備。
13.斷路器――能關合、承載、開斷運行回路正常電流、也能在規(guī)定時間內(nèi)關合、承載及開斷規(guī)定的過載電流(包括短路電流)的開關設備。
14.六氟化硫斷路器――觸頭在六氟化硫氣體中關合、開斷的斷路器。
15.真空斷路器――觸頭在真空中關合、斷的斷路器。
16.隔離開關――在分位置時，觸頭間符合規(guī)定要求的絕緣距離和明顯的斷開標志；在合位置時，能承載正?；芈窏l件下的電流及規(guī)定時間內(nèi)異常條件(例如短路)下的電流開關設備。
17.接地開關――用于將回路接地的一種機械式開關裝置。在異常條件（如短路下，可在規(guī)定時間內(nèi)承載規(guī)定的異常電流；在正?；芈窏l件下，不要求承載電流。
18.負荷開關――能在正?；芈窏l件下關合、承載和開斷電流以及在規(guī)定的異?；芈窏l件（如短路條件）下，在規(guī)定的時間內(nèi)承載電流的開關裝置。
19.接觸器――手動操作除外，只有一個休止位置，能關合、承載及開斷正常電流及規(guī)定的過載電流的開斷和關合裝置。
20.熔斷器――當電流超規(guī)定值一定時間后，以它本身產(chǎn)生的熱量使熔化而開斷電路的開關裝置。
21.限流式熔斷器――在規(guī)定電流范圍內(nèi)動作時，以它本身所具備的功能將電流限制到低于預期電流峰值的一種熔斷器。
22.噴射式熔斷器――由電弧能量產(chǎn)生氣體的噴射而熄滅電弧的熔斷器。
23.跌落式熔斷器――動作后載熔件自動跌落，形成斷口的熔斷器。
24.避雷器――一種限制過電壓的保護電器，它用來保護設備的絕緣，免受過電壓的危害。
25.無間隙金屬氧化物避雷器――由非線性金屬氧化物電阻片串聯(lián)和(或)并聯(lián)組成且無 或串聯(lián)放電間隙的避雷器。
26.復合外套無間隙金屬氧化物避雷器――由非線性金屬氧化物電阻片和相應的零部件組成且其外套為復合絕緣材料的無間隙避雷器。電氣術語
術語、電力、電網(wǎng)、供電、電氣操作 AC(交流電)經(jīng)發(fā)電機所發(fā)出的方向交替的電流。安全照明
用以確保處于潛在危險過程中的人們的安全而提供的那部分應急照明。安裝高度
參考平面與燈具平面之間的距離。暗視覺
調(diào)節(jié)眼睛以適應幾百分之一坎德拉每平方米的亮度水平時的視覺情況。在這種情況下，桿狀細胞被認為是主要的活躍成分。光譜是無色的。凹形反光槽
安裝在頂棚上具有開放溢出的長凹槽形燈具。白熾燈
由電流加熱元件產(chǎn)生白熱光的光源（經(jīng)常被稱為普泡或GLS燈）半透明媒質(zhì)
主要通過漫射傳輸來傳播可見輻射的媒質(zhì)。因此物體不能通過此媒質(zhì)被清晰的看到。薄層天窗
以不透明或者半透明材料制成的直條作為遮擋物的天窗。飽和度
判斷單一顏色在總體感覺中所占比例的視覺屬性。備用照明
使正?；顒拥靡曰静蛔兊睦^續(xù)進行的應急照明部分。被利用的光通
參考面上所接受到的光通量。波長（l）
在周期波傳播方向上在同一時間連續(xù)兩個相位相同的點之間的距離。不舒適眩光
可引起不適，而不一定破壞被照對象的視覺效果的眩光。不透明介質(zhì)
在所需光譜范圍內(nèi)不能傳遞輻射的介質(zhì)。CIE 國際照明委員會。法語為：Commission Internationale de l'Eclairage。CIE標準光度觀測器 理想的光電觀測器，其光譜靈敏度曲線符合明視覺下的V(l)或暗視覺下的V'(l)函數(shù)，并滿足光通量定義中的積分定律。參考面
其上照度被測量或詳細說明的某一表面。測角光度計
測量光源或燈具定向光線分布特性的光度計。常規(guī)照明
對某區(qū)域不提供特殊需求的充分均勻的照明方式。初始光通
熒光燈燃點100小時后的光通輸出。出口照明
應急照明中為確保出口可以被有效辨認的照明。在正常照明系統(tǒng)中斷時使用。觸發(fā)器 見 啟動器 傳輸
輻射通過媒質(zhì)，其單色成分的頻率不變。窗簾照明 見 帷幕照明
(道路的)有效寬度
通過燈具軸的垂面與距燈具最遠的路邊之間的水平距離。單側布燈
燈具只被安放在車道一側的道路照明布燈方式。單色輻射
輻射特性由單一頻率決定。在實際中，非常小頻率范圍內(nèi)的輻射可稱之為單色輻射。擋屏
燈具中被設計用來防止光源在給定范圍的角度內(nèi)被直接看見的部分。實際應用中，擋屏也被用作光控制器。燈的壽命
當一組光源同時燃點時，其中一定比率的燈熄滅時的時間。燈桿 見 燈具 燈具
對光源發(fā)出的光進行分配、過濾、轉(zhuǎn)換的裝置，其中包括安裝、保護光源的各種附件及連接電路所必需的各種裝置。
在道路照明中經(jīng)常用“燈桿”來表示“燈具”。燈絲
一般用鎢（例如白熾燈）制成的金屬絲。燈絲 見 電極 等光強曲線
在一個以光源為圓心的虛擬的球面上，將光源射向球體上光強相同的各方向的點用線連接起來，就成為等光強曲線。等光強圖
一系列的等光強曲線的組合。等勒克斯曲線（圖）
某一表面上具有相同勒克斯值的點的集合。等亮度曲線（圖）
對于給定的觀察者位置，和給定的光源位置或者與光源相關的發(fā)光表面來說，該表面或曲線上各點的亮度相同。等效適應亮度
當觀測器前均勻亮度值與實際非均勻亮度分布具有相同的可辨性時，等效適應亮度即為該均勻亮度值。等效罩紗亮度
為使亮度差別域值在不存在失能眩光的情況下與存在失能眩光失具有相同的感受，分別在背景和被照物體上疊加的亮度。等照度曲線
某一表面上具有相同照度的點的集合。低壓汞（蒸氣）燈
涂有熒光粉或者沒有涂有熒光粉的汞蒸氣燈，其中光源工作時管內(nèi)氣壓不超過100Pa。例如TL燈。
低壓鈉（蒸氣）燈
工作時，燈內(nèi)局部氣壓不超過5Pa的鈉蒸氣燈，例如SOX燈。點光源
尺寸很小，小到與光源和被照物體之間的距離相比，在計算或測量中其尺寸可以忽略的光源。電磁鎮(zhèn)流器(電感鎮(zhèn)流器)鎮(zhèn)流器使用組裝的鐵芯和線圈組裝而成，用于傳輸電流以啟動和燃點熒光燈和高強度氣體放電燈（HID）。電流峰值因數(shù) 見 峰值因數(shù) 電氣效率
對于鎮(zhèn)流器而言，定義為PL/Pin，其中PL為光源功率，Pin 為輸入鎮(zhèn)流器的功率。例如，如果10%的總功率由熱傳導損失掉，則鎮(zhèn)流器效率為90%。相對于標準的電感鎮(zhèn)流器而言，電子鎮(zhèn)流器具有更高的電氣效率。由于電子鎮(zhèn)流器可以在光源輸出與電感鎮(zhèn)流器相同光通的情況下減少功率損失，所以它的使用則更加節(jié)能。電容
存儲電能的器件，一般用于功率因數(shù)校正和光源穩(wěn)定控制（見功率因數(shù)）。電子（高頻）鎮(zhèn)流器
通過電子組件的幫助把電流轉(zhuǎn)換為高頻燃點放電燈的鎮(zhèn)流器。其頻率一般高于或等于20000 Hz。
頂棚空間系數(shù)（見下空間系數(shù)）定向照明
工作面或被照物體上的光線主要由某一方向照射而來的照明方式。對比度
對同時或連續(xù)觀察到的某一區(qū)域兩個部分之間的表象差別所進行的主觀評估。（見亮度對比度）
對比度域值 見域值對比 對稱光強分布
對光源而言，至少有一軸對稱或面對稱的光強分布。EMI(電磁干擾)由電氣或電子設備造成的電干擾。高頻電子設備的干擾等級應服從聯(lián)邦通信委員會(FCC)或國際電工委員會(IEC)的規(guī)定。發(fā)光 原子、分子或離子由于受能量的激發(fā)而產(chǎn)生的某一波長或波長范圍內(nèi)的光輻射，這種光輻射的能量超過了在相同溫度下該材料產(chǎn)生的熱輻射的能量。反射
在某一平面上，一定角寬范圍謁 墓馇考 崆 呱系氖婦凍ざ染 笥諂渥畬籩檔哪騁惶囟ū壤 庵智榭齠ㄒ邐 饈 姆⑸ⅰ? 特定比例一般使用的值為1/10(美國)和 1/2(歐洲)。發(fā)散也相應的被稱作“十分之一峰值發(fā)散”或“二分之一峰值發(fā)散”。反射率（以前稱作反射因子）
反射的輻射通量或光通量與入射通量之比。反射器
利用反射現(xiàn)象來改變光源光通量的空間分布的裝置。泛光照明
為泛光照明設計的投光系統(tǒng)，一般可以投射任何方向并具有防水防風雨結構。防塵燈具
在灰塵較多的環(huán)境下，可以防止具有某些特定屬性或特點的灰塵進入其中的燈具。防火燈具
見增強安全型燈具 防噴射燈具
防止來自各個方向水的噴射的燈具。防水燈具
當浸入水下特定深度時可以經(jīng)得住水的滲透的燈具，但是不能在水下長久使用。見潛水燈具。防水滴燈具
當燈具安裝在規(guī)定工作位置時，可以防止垂直方向上下落的水滴入燈具。防雨燈具
用于室外能夠防止雨水滲透的燈具。防蒸氣燈具
可防止一特定蒸汽或氣體進入燈罩的燈具。放電
在氣體或蒸氣中，電流在電場的影響下使帶電粒子產(chǎn)生和遷移并流經(jīng)該氣體或 蒸氣區(qū)域的過程。
熒光燈中，電極是指發(fā)射或吸收電子的金屬燈絲。負電極（陰極）產(chǎn)生帶負電的自由電子而由正電極（陽極）吸收，并在兩極間產(chǎn)生電流和弧光。放電燈
直接或間接地通過氣體、金屬蒸氣或多種氣體和蒸氣的混合氣的放電以得到光輸出的光源。峰值強度
光源或燈具在給定方向上的最大光強。峰值因子（燈電流峰值因子）
燈電流峰值與RMS（均方根值）或平均工作電流的比值。輻射
能量以電磁波或粒子的形式進行的發(fā)射或轉(zhuǎn)移。輻射功率
以輻射形式發(fā)射、轉(zhuǎn)移，或接收的功率。單位：瓦特，W 輻射能量（Qe，Q）
以輻射形式發(fā)射、轉(zhuǎn)移，或接收的能量。單位：焦耳，J 輻射通量 見輻射功率 輻射效率（ηe）
輻射源發(fā)射的輻射通量（功率）與消耗功率之比。輻照度（Ee , E）
在某一指定表面上單位面積上所接受的輻射能量。單位: W/m2 桿狀細胞
視網(wǎng)膜上的感光細胞，包括能夠啟動暗視覺過程的光敏色素。桿狀細胞可能不參與顏色刺激區(qū)分。感覺色
視覺感覺的一種，觀察者可以在具有不同輻射的觀察環(huán)境中對相同的大小、形狀、結構等進
行分辨的能力。感知速度
物體被探測到所需的最小暴露時間的倒數(shù)。高功率因子鎮(zhèn)流器
功率因子高于0.90的鎮(zhèn)流器。高頻工作
一般指電子鎮(zhèn)流器以20到60 千赫(kHz), 即每秒20000 至 60000 次的工作狀態(tài)。高壓汞（蒸氣）燈
涂或不涂熒光粉的汞蒸氣放電燈，其燃點過程中汞蒸汽的分壓強為105 Pa的量級。例如: HPL 和 HPL-N 型燈。高壓鈉（蒸氣）燈
第三篇：畫PCB板總結
一：原理圖
1.首先必須保證原理圖正確，網(wǎng)絡都已經(jīng)標注。
2.在確保原理圖正確的情況下，在PCB布局時，為了方便布線可以查看原理圖中有無其他的連接方式，可以使PCB布局更合理。二：庫文件
1.最好可以根據(jù)項目創(chuàng)建自己的原理圖庫文件和PCB庫文件，并且可以把兩個庫文件都加載到相應的工程文件中，可以方便修改。
2.在繪制原理圖庫文件時，要保證引腳的標號正確，因為PCB封裝庫只可以與原理圖庫文件的引腳標號相對應。
3.在原理圖庫文件中可以把相應在相應的器件屬性中添加器件的必要信息，如電容可以說明電容的耐壓和大小等，并且最好指定好封裝，否則繪制好之后再重新加封裝會比較繁瑣。4.PCB封裝庫要求精確，最好畫的形象接近實際元件的形狀，插針形式的器件要留有相應的安全域量，防止器件無法順利安裝。三：畫板時需要注意的地方
1.在原理圖中編譯，沒有錯誤的情況下可以生成相應的PCB文件，畫PCB板最重要的是要根據(jù)電路的實際情況，做最合適的布局。布局不合理，板子很可能要重畫。
2.布局時要考慮相應的安全距離，要根據(jù)實際的電壓差值確定安全距離，頂層和底層的要遠一些，內(nèi)層可以近一些。
3.線的寬度受線路實際電流的限制，在可以走粗的情況下要盡量走粗，不能走粗也要確保可以達到實際電流的要求，一般情況下1mm的寬度可以走1A的電流。4.高壓線和一般的信號線之間要保證一定的安全距離。
5.吸收電路和高頻濾波電容要盡量靠近被吸收電路的兩端，且越近越好，否則吸收和濾波的效果不好。
6.驅(qū)動電阻要盡可能靠近被驅(qū)動的開關管的兩端，可以防止干擾。
7.驅(qū)動線路要盡可能的短，盡量不要走過孔，需要同時導通管子的驅(qū)動信號最好驅(qū)動線路能夠一樣長，否則會有延遲，影響驅(qū)動質(zhì)量。
8.驅(qū)動信號要近可能遠離高壓線或干擾比較大的地方。
9.在PCB布局時要考慮實際電路功率的走向，因此在鋪銅時也需要考慮實際功率走向，去掉無用的部分，且在鋪銅時要選擇去除死銅。
10.絲印層的文字最好朝一個方向，也要注意字的大小與字的粗細，要防止線太細，PCB加工廠無法加工。
11.采樣電路一般盡可能靠近被采樣電路的引腳，可以使采樣的值比較準確和迅速。
作為PCB工程師，在Lay PCB，應重點注意那些事項？
1、電源進來之后，先到濾波電容，從濾波電容出來之后，才送給后面的設備。因為PCB上面的走線，不是理想的導線，存在著電阻以及分布電感，如果從濾波電容前面取電，紋波就會比較大，濾波效果就不好了。
2、線條有講究：有條件做寬的線決不做細，不得有尖銳的倒角，拐彎也不得采用直角。地線應盡量寬，最好使用大面積敷銅，這對接地點問題有相當大的改善。
3、電容是為開關器件(門電路)或其它需要濾波/退耦的部件而設置的，布置這些電容就應盡量靠近這些元部件，離得太遠就沒有作用了。
Lay PCB（電源板）時，結合安規(guī)要求，重點注意那些事項？
1、交流電源進線，保險絲之前兩線最小安全距離不小于6MM，兩線與機殼或機內(nèi)接地最小安全距離不小于8MM。
2、保險絲后的走線要求：零、火線最小爬電距離不小于3MM。
3、高壓區(qū)與低壓區(qū)的最小爬電距離不小于8MM，不足8MM或等于8MM的。須開2MM的安全槽。
4、高壓區(qū)須有高壓示警標識的絲印，即有感嘆號在內(nèi)的三角形符號；高壓區(qū)須用絲印框住，框條絲印須不小于3MM。
5、高壓整流濾波的正負之間的最小安全距離不小于2MM。簡述設計、開發(fā)流程：
1、根據(jù)設計制作原理圖；
2、在原理圖編譯通過后，就可以產(chǎn)生相應的網(wǎng)絡表了；
3、制作物理邊框(Keepout Layer)；
4、元件和網(wǎng)絡的引入；
5、元件的布局——元件的布局與走線對產(chǎn)品的壽命、穩(wěn)定性、電磁兼容都有很大的影響，是應該特別注意的地方。一般來說應該有以下一些原則：⑴放置順序 先放置與結構有關的固定位置的元器件，如電源插座、指示燈、開關、連接件之類，這些器件放置好后用軟件的ＬＯＣＫ功能將其鎖定，使之以后不會被誤移動。再放置線路上的特殊元件和大的元器件，如發(fā)熱元件、變壓器、IC等。最后放置小器件。⑵注意散熱 元件布局還要特別注意散熱問題。對于大功率電路，應該將那些發(fā)熱元件如功率管、變壓器等盡量靠邊分散布局放置，便于熱量散發(fā)，不要集中在一個地方，也不要高電容太近以免使電解液過早老化；
6、布線；
7、調(diào)整完善——完成布線后，要做的就是對文字、個別元件、走線做些調(diào)整以及敷銅（這項工作不宜太早，否則會影響速度，又給布線帶來麻煩），同樣是為了便于進行生產(chǎn)、調(diào)試、維修。敷銅通常指以大面積的銅箔去填充布線后留下的空白區(qū)，可以鋪ＧＮＤ的銅箔，也可以鋪ＶＣＣ的銅箔（但這樣一旦短路容易燒毀器件，最好接地，除非不得已用來加大電源的導通面積，以承受較大的電流才接ＶＣＣ）。包地則通常指用兩根地線（ＴＲＡＣ）包住一撮有特殊要求的信號線，防止它被別人干擾或干擾別人。如果用敷銅代替地線一定要注意整個地是否連通，電流大小、流向與有無特殊要求，以確保減少不必要的失誤；
8、檢查核對——網(wǎng)絡有時候會因為誤操作或疏忽造成所畫的板子的網(wǎng)絡關系與原理圖不同，這時檢察核對是很有必要的。所以畫完以后切不可急于交給制版廠家，應該先做核對，后再進行后續(xù)工作。
設計中，PCB 設計與機構設計應如何統(tǒng)一？
限高要求，元器件布局不應導致裝配干涉；PCB外形以及定位孔、安裝孔等的設計應考慮PCB制造PCB外形和尺寸應與結構設計一致，器件選型應滿足結構的加工誤差以及結構件的加工誤差PCB布局選用的組裝流程應使生產(chǎn)效率最高；設計者應考慮板形設計是否最大限度地減少組裝流程的問題，即多層板或雙面板的設計能否用單面板代替？PCB每一面是否能用？一種組裝流程完成?能否最大限度地不用手工焊？使用的插裝元件能否用貼片元件代替？選用元件的封裝應與實物統(tǒng)一，焊盤間距、大小滿足設計要求；元器件均勻分布﹐特別要把大功率的器件分散開﹐避免電路工作時PCB上局部過熱產(chǎn)生應力﹐影響焊點的可靠性；考慮大功率器件的散熱設計；在設計許可的條件下，元器件的布局盡可能做到同類元器件按相同的方向排列，相同功能的模塊集中在一起布置；相同封裝的元器件等距離放置，以便元件貼裝、焊接和檢測；絲印清晰可辨，極性、方向指示明確，且不被組裝好后的器件遮擋住。
第四篇：PCB板作業(yè)指導書
篇一：電路板設計作業(yè)指導書
1、目的 規(guī)范產(chǎn)品的 pcb 工藝設計，規(guī)定 pcb 工藝設計的相關參數(shù)，使得 pcb 的設計滿足電氣性能、可生產(chǎn)性、可測試性等要求，在產(chǎn)品設計過程中構建產(chǎn)品的工藝、技術、質(zhì)量、成本優(yōu)勢。
2、范圍
本規(guī)范適用于所有公司產(chǎn)品的 pcb 設計和修改。
3、定義（無）
4、職責
4.1 r&d 硬件工程師負責所設計原理圖能導入pcb網(wǎng)絡表，原理上符合產(chǎn)品設計要求。4.2 r&d 結構工程師負責所設計pcb結構圖符合產(chǎn)品設計要求。4.3 r&d pcb layout工程師負責所設計pcb符合產(chǎn)品設計要求。
5、作業(yè)辦法/流程圖(附后)5.1 pcb 板材要求
5.1.1 確定 pcb 所選用的板材、板厚等，例如pcb板材：fr-
1、fr-
4、cem-
1、cem-
3、紙 板等，pcb板厚：單面板常用1.6mm，雙面板、多層板常用1.2mm或1.6mm，pcb的板材和厚度由結構和電子工程師共同確定。
5.1.2 確定 pcb 銅箔的表面處理方式，例如鍍金、osp、噴錫、有無環(huán)保要求等。
注：目前應環(huán)保要求，單面、雙面、多層pcb板均需采用osp表面處理工藝，即無鉛工藝。（特殊工藝要求除外，如：輕觸按鍵彈片板表面需鍍金處理）5.1.3 確定pcb有關于防燃材料和等級要求，例如普通單面板要求：非阻燃板材xpc或fr-1 94hb和94v-0； tv產(chǎn)品單面板要求：fr-1 94v-0；tv電源板要求：cem1 94v-0；雙面板及多層板要求：fr-4 94v-0。（特殊情況除外，如工作頻率超過1g的，pcb不能用fr-4的板材）5.2 散熱要求
5.2.1 pcb 在布局中考慮將高熱器件放于出風口或利于空氣對流的位置。
5.2.2 大面積銅箔要求用隔熱帶與焊盤相連，為了保證透錫良好，在大面積銅箔上的元件 的焊盤要求用隔熱帶與焊盤相連（對于需過1a以上大電流的焊盤不能采用隔熱焊盤），如下圖所示：
焊盤兩端走線均勻 或熱容量相當
焊盤與銅箔間以”米”字或”十”字形連接
5.2.3 大功率電源板上，變壓器及帶散熱器的發(fā)熱器件下面需開圓形直徑為3.0mm-3.5mm 的散熱孔。
5.2.4 解碼板上，在主芯片的bottem層的大面積的地銅箔上需開斜條形綠油開窗，增加主 芯片的散熱效果。
5.3 基本布局及pcb元件庫選取要求
5.3.1 pcb布局選用的pcba組裝流程應使生產(chǎn)效率最高：
設計者應考慮板形設計是否最大限度地減少組裝流程的問題，如多層板或雙面板的設計 能否用單面板代替？pcb每一面是否能用一種組裝流程完成？能否最大限度的不用手工焊？使用的插件元件能否用貼片元件代替？
5.3.2 pcb上元器件盡可能整齊排列（x,y坐標），減少機器上下左右的行程變化頻率，提高生產(chǎn)效率。
5.3.3 為了保證制成板過波峰焊或回流焊時，傳送軌道的卡抓不碰到元器件，元器件的外 側距板邊距離應大于或等于 5mm，若達不到要求，則pcb應加工藝邊。工藝邊要求如下：
機插定位孔及不能機插的區(qū)域： 5 5.3.4 上圖中左邊直徑4 mm的圓形機插定位孔的位置必須固定，距離相鄰兩條板邊的距 離各5 mm；右邊4x5mm的橢圓孔只要與下板邊（軌道邊）的距離保持5 mm，與右板邊的距離可以適當移動，但不能小于5 mm，且不大于拼板尺寸的四分之一；沒有機插元件的pcb，可以不用增加機插定位孔。
5.3.5 安裝孔的禁布區(qū)內(nèi)無機插元器件和走線。（不包括安裝孔自身的走線和銅箔）5.3.6 考慮大功率器件的散熱設計：元器件均勻分布，特別要把大功率的器件分散開，避免電路工作時pcb上局部過熱產(chǎn)生應力，影響焊點的可靠性；大功率元件周圍不應布置熱敏感元器件，它們之間要留有足夠的距離；電解電容不可觸及發(fā)熱元件，如大功率電阻、熱敏電阻、變壓器、散熱器等；電解電容與熱源（散熱器、大功率電阻、變壓器）的間隔最小為3.0mm，其它立插元器件到變壓器的距離最小為2.5mm。5.3.7 器件和機箱的距離要求： 器件布局時要考慮盡量不要太靠近機箱壁，以避免將 pcb 安裝到機箱時損壞器件。
特別注意安裝在pcb邊緣的，在沖擊和振動時會產(chǎn)生輕微移動或沒有堅固的外形的器件，如：立裝電阻、變壓器等。
5.3.8 布局時應考慮所有器件在焊接后易于檢查和維護，小、低元件不要埋在大、高元 件群中，影響檢修。
5.3.9 可調(diào)器件周圍留有足夠的空間供調(diào)試和維修：
應根據(jù)系統(tǒng)或模塊的pcba安裝布局以及可調(diào)器件的調(diào)測方式來綜合考慮可調(diào)器件的排布方向、調(diào)測空間。
5.3.10 引腳在同一直線上的插件器件，象連接器、dip 封裝器件，布局時應使其軸線和 波峰焊方向平行。
5.3.11 輕的插件器件如二級管和1/4w電阻等，布局時應使其軸線和波峰焊方向垂直, 這樣能防止過波峰焊時因一端先焊接凝固而使器件產(chǎn)生浮高現(xiàn)象。
5.3.12 為了保證可維修性，bga器件周圍需留有4mm禁布區(qū)，最佳為5mm禁布區(qū)。一般情 況下bga不允許放置在背面，當背面有bga器件時，不能在正面bga 5mm禁布區(qū)的投影范圍內(nèi)布器件。
5.3.13 0603以下、soj、plcc、bga、0.6mm pitch以下的sop、本體托起高度
（standoff）>0.15mm的器件不能放在波峰面；qfp器件在波峰面要成45度布局。5.3.14 兩面回流再過波峰焊工藝的pcb板，焊接面的插件元件的焊盤邊緣與貼片元件本 體的邊緣距離應≥3.0mm。
5.3.15 易受干擾的元器件不能相互挨得太近，輸入和輸出元件盡量遠離。
5.3.16 晶振放置位置盡量靠近主芯片相關引腳，晶振匹配電容等其它輔助件放置在晶 振和主芯片的間的連線上。
5.3.17 合理布置電磁濾波/退耦電容，此電容盡量靠近ic電源腳，rc回路靠近主ic。5.3.18 pcb元件庫的選取，規(guī)定從研發(fā)部pcb組標準元件庫mtc-lib中統(tǒng)一調(diào)用，此元
件庫存檔路徑：ftp://研發(fā)部/4_pcb元件庫/mtc-lib，此元件庫會隨著新元件庫的增加隨時刷新；如果在此元件庫當中沒有的元件，需提供元件規(guī)格書制作新的標準元件庫。篇二：電路板 檢驗作業(yè)指導書
篇三：pcb印刷線路板作業(yè)指導書
質(zhì)量管理體系文件-質(zhì)量程序 受控發(fā)放
福建xxxx技術有限公司
pcb印刷線路板檢驗作業(yè)指導書 2007-04-29發(fā)布 wi00-001 批 準： 審 核： 編 訂：xxx 上網(wǎng)發(fā)送：公司相關領導；公共技術部、計劃儲運部、生產(chǎn)管理部、商務部、品質(zhì)管理部等部門的主管 及相關人員； 2007-04-29實施
書面發(fā)送：發(fā)文部門、iso專員、營運文控、研發(fā)文控
文件編訂概況 收文：
福建xxxx技術有限公司2013-03-271/61、目的：
為了做到部品檢驗規(guī)范操作、有依據(jù)可尋；規(guī)范檢驗員規(guī)范作業(yè)提供文件依據(jù)；
2、適用范圍：
本標準適用于福建xxxx技術有限公司iqc對pcb印制線路板部品受入檢驗的操作；
3、抽樣檢驗標準：
gb/t2828.1-2003按接收質(zhì)量限[aql]檢索的逐批檢驗抽樣計劃,一次抽樣方案,正常檢驗水準ii;
4、檢驗依據(jù)： 部品認定書;
5、檢驗規(guī)則：
5.1、檢驗規(guī)則分交收檢驗、定期確認檢驗及部品認定檢驗； 5.2、交收抽樣檢驗合格可以作為每批材料判定入庫的依據(jù)；
5.3、定期確認檢驗是為了保持產(chǎn)品性能的穩(wěn)定性，產(chǎn)品經(jīng)過一段時間[規(guī)定每半年]后，要要求供應商提供對該部品進行全面的性能檢測報告；[或委托第三方進行檢測]，規(guī)定每半年一次；
5.4、廠商每批進料是否需要提供檢驗報告 ■是 □否
5.5、aql標準：cr：0 ma:0.25mi:0.65，有規(guī)定的按照特殊規(guī)定抽樣水準執(zhí)行； 5.6、部品認定檢驗是開發(fā)新的pcb印制線路板、新的pcb印制線路板廠家或pcb印制線路板廠家改變設計、工藝、主要原材料等或pcb印制線路板停止使用一年以上及因質(zhì)量問題停止使用并通過整改后恢復使用時需進行的試驗。福建xxxx技術有限公司2013-03-27 2/6 福建xxxx技術有限公司2013-03-27 3/6 6.1、加?在受入檢查時不要進行確認，其它的受入檢驗要按照檢驗項目執(zhí)行； 6.2、部品認定檢驗no.1-10所有的項目都要進行確認；
6.3、定期確認檢驗no.1-10所有的項目都要進行確認，同時規(guī)定每半年進行一次管理試驗； 福建xxxx技術有限公司2013-03-27 4/6 福建xxxx技術有限公司2013-03-27 5/6 篇四：pcb放板作業(yè)指導書 浙江訊誠光電科技有限公司
第五篇：pcb布板時應注意的事項及總結
pcb布板時應注意的事項及總結
作為PCB工程師，在Lay PCB，應重點注意那些事項？
1、電源進來之后，先到濾波電容，從濾波電容出來之后，才送給后面的設備。因為PCB上面的走線，不是理想的導線，存在著電阻以及分布電感，如果從濾波電容前面取電，紋波就會比較大，濾波效果就不好了。
2、線條有講究：有條件做寬的線決不做細，不得有尖銳的倒角，拐彎也不得采用直角。地線應盡量寬，最好使用大面積敷銅，這對接地點問題有相當大的改善。
3、電容是為開關器件(門電路)或其它需要濾波/退耦的部件而設置的，布置這些電容就應盡量靠近這些元部件，離得太遠就沒有作用了。
4.Y 電容通用腳距10mm，留出焊盤，中間空隙是8mm，中間最好不要走線，中間不走線，放置的地方當然是板子的上下，左為強電，右為弱電。強電端的GND最好為功率地，右邊的弱電最好是靠近變壓器的GND引腳。
5.再往大功率的，遵循的是兩點：
（1）主回路最好不要使用跳線，若一定要用就需加套管，跳線的上面若有元器件的話，還需點膠。
（2）在有限的平面積里及安全間距內(nèi)盡可能的加粗，若不能加粗，就需要加鋪焊層。
Lay PCB（電源板）時，結合安規(guī)要求，重點注意那些事項？
1、交流電源進線，保險絲之前兩線最小安全距離不小于6MM，兩線與機殼或機內(nèi)接地最小安全距離不小于8MM。
2、保險絲后的走線要求：零、火線最小爬電距離不小于3MM。
3、高壓區(qū)與低壓區(qū)的最小爬電距離不小于8MM，不足8MM或等于8MM的。須開2MM的安全槽。
4、高壓區(qū)須有高壓示警標識的絲印，即有感嘆號在內(nèi)的三角形符號；高壓區(qū)須用絲印框住，框條絲印須不小于3MM
5、高壓整流濾波的正負之間的最小安全距離不小于2MM
6.按照先大后小，先難后易的原則，即重要的單元電路，核心元件應當優(yōu)先布局。
7.布局應參考原理圖，根據(jù)主板的主信號流向規(guī)律安排主要元器件。
8.布局盡量滿足總的連線盡可能短，關鍵信號線最短，高電壓，大電流信號與小電流，低電壓的弱信號完全分開，模擬信號與數(shù)字信號分開，高頻和低頻信號分開，高頻元器件間隔要充分。
9、相同結構電路部分，盡可能采用對稱式標準布局。
10、同類型插裝原件在X或Y 方向上應朝一個方向放置，同種類型的有極性的分立元件也要在X或Y 方向上保持一致，便于生產(chǎn)和檢驗。
簡述設計、開發(fā)流程。
1、根據(jù)設計制作原理圖
2、在原理圖編譯通過后，就可以產(chǎn)生相應的網(wǎng)絡表了
3、制作物理邊框(Keepout Layer)
4、元件和網(wǎng)絡的引入
5、元件的布局
元件的布局與走線對產(chǎn)品的壽命、穩(wěn)定性、電磁兼容都有很大的影響，是應該特別注意的地方。一般來說應該有以下一些原則：?放置順序 先放置與結構有關的固定位置的元器件，如電源插座、指示燈、開關、連接件之類，這些器件放置好后用軟件的ＬＯＣＫ功能將其鎖定，使之以后不會被誤移動。再放置線路上的特殊元件和大的元器件，如發(fā)熱元件、變壓器、IC等。最后放置小器件。?注意散熱 元件布局還要特別注意散熱問題。對于大功率電路，應該將那些發(fā)熱元件如功率管、變壓器等盡量靠邊分散布局放置，便于熱量散發(fā)，不要集中在一個地方，也不要高電容太近以免使電解液過早老化。
6、布線
7、調(diào)整完善
完成布線后，要做的就是對文字、個別元件、走線做些調(diào)整以及敷銅（這項工作不宜太早，否則會影響速度，又給布線帶來麻煩），同樣是為了便于進行生產(chǎn)、調(diào)試、維修。敷銅通常指以大面積的銅箔去填充布線后留下的空白區(qū)，可以鋪ＧＮＤ的銅箔，也可以鋪ＶＣＣ的銅箔（但這樣一旦短路容易燒毀器件，最好接地，除非不得已用來加大電源的導通面積，以承受較大的電流才接ＶＣＣ）。包地則通常指用兩根地線（ＴＲＡＣ）包住一撮有特殊要求的信號線，防止它被別人干擾或干擾別人。如果用敷銅代替地線一定要注意整個地是否連通，電流大小、流向與有無特殊要求，以確保減少不必要的失誤。
8、檢查核對
網(wǎng)絡有時候會因為誤操作或疏忽造成所畫的板子的網(wǎng)絡關系與原理圖不同，這時檢察核對是很有必要的。所以畫完以后切不可急于交給制版廠家，應該先做核對，后再進行后續(xù)工作。
設計中，PCB 設計與機構設計應如何統(tǒng)一？
限高要求，元器件布局不應導致裝配干涉；PCB外形以及定位孔、安裝孔等的設計應考慮PCB制造PCB外形和尺寸應與結構設計一致，器件選型應滿足結構的加工誤差以及結構件的加工誤差PCB布局選用的組裝流程應使生產(chǎn)效率最高；設計者應考慮板形設計是否最大限度地減少組裝流程的問題，即多層板或雙面板的設計能否用單面板代替？PCB每一面是否能用
一種組裝流程完成?能否最大限度地不用手工焊？使用的插裝元件能否用貼片元件代替？選用元件的封裝應與實物統(tǒng)一，焊盤間距、大小滿足設計要求；元器件均勻分布﹐特別要把大功率的器件分散開﹐避免電路工作時PCB上局部過熱產(chǎn)生應力﹐影響焊點的可靠性；考慮大功率器件的散熱設計；在設計許可的條件下，元器件的布局盡可能做到同類元器件按相同的方向排列，相同功能的模塊集中在一起布置；相同封裝的元器件等距離放置，以便元件貼裝、焊接和檢測；絲印清晰可辨，極性、方向指示明確，且不被組裝好后的器件遮擋住。
PCB版材質(zhì)有那些？開關電源的PCB常用材質(zhì)有那些？ 1、94V-0、94V-2 屬于一類阻燃級別材質(zhì)，而這兩種中94V-0又屬于阻燃級別材質(zhì)中最高的一種。
以材質(zhì)來分的話，其可分為有機材質(zhì)和無機材質(zhì)
a.有機材質(zhì) 酚醛樹脂、玻璃纖維/環(huán)氧樹脂、Polyimide、BT/Epoxy等皆屬之。
b.無機材質(zhì) 鋁、Copper-invar-copper、ceramic等
2、鋁基板PCB
簡述材料承認流程
1、對樣品進行單體測試,提出“樣品測試報告”,對某些需專用儀器測試項目可以廠商測試為參考.對于國外知名品牌晶體半導體類、塑膠件及包裝性材料可不作單項測試,但各種類材料樣品需有實際性安裝及使用測試并以此結果作最終判定中重要依據(jù);
2、使用測試并以此結果作最終判定重要依據(jù),研發(fā)部根據(jù)樣品之測試結果與承認書中規(guī)格核對,確定承認書與樣品的一致性,并檢查承認書內(nèi)容的完整性;
3、對單測試不合格或承認書不符合要求的材料,要求采購重新提供樣品及承認書;
4、對某些關鍵性材料,在研發(fā)部單體測試通過后,由研發(fā)部申請小批量試投,生產(chǎn)部主導試投工作,品管部負責試投材料的驗證;
5、材料樣品承認書及試投(關鍵性材料)均合格后,加附“材料承認書”封面并做樣品封存(塑膠件及包裝材料可只作樣品封存),由研發(fā)部經(jīng)理批準后發(fā)行至相關部門.一.PCB板框設計
1.物理板框的設計一定要注意尺寸精確，避免安裝出現(xiàn)麻煩，確保能夠?qū)㈦娐钒屙樌惭b進機箱，外殼，插槽等。
2.拐角的地方（例如矩形板的四個角）最好使用圓角。一方面避免直角，尖角刮傷人，另一方面圓角可以減輕應力作用，減少PCB板因各種原因出現(xiàn)斷裂的情況。3.在布局前應確定好各種安裝孔（例如螺絲孔）及各種開口，開槽。一般來說，孔與PCB板邊緣的距離至少大于孔的直徑。
4.當電路板的面積大于200 x 150 mm時，應重視該板所受的機械強度。從美學角度來看，電路板的最佳形狀為矩形。寬和長之比最好是黃金比值0.618（黃金比值的應用也是很廣的）。實際應用時可取寬和長為2：3或3：4等。
5.結合產(chǎn)品設計要求（尤其是批量生產(chǎn)），綜合考慮PCB板的尺寸大小。尺寸過大，印刷銅線過長，阻抗增加，抗噪聲能力下降；尺寸過小，散熱不好，線距不好控制，相鄰導線容易干擾。
6.一般來說，板框的規(guī)劃是在KeepOutLayer層進行。
二．PCB板布局設計
元件布置是否合理對整板的壽命，穩(wěn)定性，易用性及布線都有很大的影響，是設計出優(yōu)秀PCB板的前提。不同的板的布局各有其要求和特點，但當中不乏一些通用的規(guī)則，技巧。
1.元件的放置順序
① 一般來說，首先放置與整板的結構緊密相關的且固定位置的元件。比如常見的電源插座，開關，指示燈，各種有特殊位置要求的接口（連接件之類），繼電器等，并且不要與PCB板中的開孔，開槽相沖突，位置要正確。放置好后，最好用軟件的鎖定功能將其固定。② 接著放置體積大的元件和核心元件以及一些特殊的元件。例如變壓器等大元件，集成電路，處理器等核心IC元件，發(fā)熱元件等。這些元件會隨著布線的考慮有所移動，因此是大致的放置，更不用鎖定。
③ 最后放置小元件。例如阻容元件，輔助小IC等。
2.注意點
① 原則上所有元件都應該放置在距離板邊緣3mm以上的地方。尤其在大批量生產(chǎn)時的流水線插件和波峰焊，此舉是要提供給導軌槽使用的，同時可以防止外形切割加工時引起邊緣部分缺損。② 要重視散熱問題。
對于一些大功率的電路，應該將其發(fā)熱嚴重的元件（如功率管，高功率變壓器等）盡量分布在板的邊緣，便于熱量散發(fā)，不要過于集中在一個地方。總之要適當，尤其在一些精密的模擬系統(tǒng)中，發(fā)熱器件產(chǎn)生的溫度場對一些放大電路的影響是嚴重的。除了保證有足夠的散熱措施外，一些功率超大的部分建議做成一個單獨的模塊，并作好
隔熱措施，避免影響后續(xù)信號處理電路。還有一點，電解電容不要離熱源太近，以免電解液過早老化，壽命劇減。熱敏元件切忌靠近熱源?、?注意元件的重量問題。對于一些較重的元件，建議設計成用支架固定，然后焊接。一些又大又重且發(fā)熱多的元件，不應直接安裝在PCB板上，而應考慮安裝在機箱底版上。④ 重視PCB板上高壓元件或?qū)Ь€的間距。
若要設計的電路板上同時存在高壓電路和低壓電路，則器件之間或?qū)Ь€之間就可能存在較高的電位差。此時應將它們分開放置，加大導線的間距，以免放電引起意外短路。還應注意帶高壓的器件應布置在人手不易觸及的地方。
⑤ 擺放元件時，注意焊盤不要重疊，或相碰，避免短路。還有，焊盤重疊放置，在鉆孔時會在一處地方多次鉆孔，易導致鉆頭斷裂，焊盤和導線都有損傷。
⑥ 注意元件擺放不要與定位孔，固定支架等有空間沖突。元件應與定位孔，固定支架等保持適當?shù)木嚯x，空間，避免安裝沖突。⑦ 注意電路中用于調(diào)節(jié)的器件（例如電位器，可調(diào)電容器，微動，撥動開關等）。在布局時應充分結合整機結構要求來布置：若只在機內(nèi)調(diào)節(jié)，則應放置在方便調(diào)節(jié)的地方；若是機外面板調(diào)節(jié)，則應配合面板旋鈕的位置來布局。
3.布局技巧
① 對照、結合原理圖，以每個功能電路的核心元件（通常是IC芯片）為中心，其他阻容元件等圍繞它展開布局。元件應均勻、整齊、緊湊地布置，不僅要考慮整齊有序，更要注重稍候布線的優(yōu)美流暢性。② 按照電路的流程合理布置各子功能電路，使信號流暢，并使信號盡可能保持一致的方向。
③ 盡量縮短相關元件之間的連線距離，特別是高頻元件間的連線距離，減少它們的分布參數(shù)。例如振蕩電路元件應盡可能靠近。④ 一般盡可能使元件平行對齊排列，避免橫七豎八。這樣不但美觀，而且便于安裝焊接，批量生產(chǎn)。
⑤ 輸入和輸出元件應當盡量遠離。容易相互干擾的元件不能挨得太近。
⑥ 合理區(qū)分模擬電路部分，數(shù)字電路部分，噪聲產(chǎn)生嚴重的部分（如繼電器火花，大電流、高壓的開關）。設法優(yōu)化調(diào)整它們的位置，使相互間的信號耦合最小，減少電磁干擾。例如盡可能讓電機、繼電器與敏感的單片機遠離。
⑦ 強信號與弱信號，交流信號與直流信號要分開設置隔離。⑧ 在布線前應檢查確定好各類元件的焊盤大小。若在布完線后，再修改焊盤的大小，則極易引起焊盤與導線或焊盤與焊盤的間距問題，嚴重時造成短路！
三.PCB板布線設計
1.注意點
① 輸入和輸出的導線應避免相鄰、平行，以免發(fā)生回授，產(chǎn)生反饋耦合?？梢缘脑拺拥鼐€隔離。
② 布線時盡量走短、直的線，特別是數(shù)字電路高頻信號線，應盡
可能的短且粗，以減少導線的阻抗。
③ 遇到需要拐角時，高壓及高頻線應使用135度的拐角或圓角，杜絕少于90度的尖銳拐角。90度的拐角也盡量不使用，這在高頻高密度情況下更要關注，這些都為了減少高頻信號對外的輻射和耦合。④ 相鄰兩層的布線要避免平行，以免容易形成實際意義上的電容而產(chǎn)生寄生耦合。例如雙面板的兩面布線宜相互垂直，斜交或彎曲走線。
⑤ 數(shù)據(jù)線盡可能寬一點（特別是單片機系統(tǒng)），以減少導線的阻抗。數(shù)據(jù)線的寬度至少不小于12mil（0.3mm），可以的話，采用18至20mil（0。46至0.5mm）的寬度就更為理想。
⑥ 注意元件布線過程中，過孔使用越少越好。數(shù)據(jù)表明，一個過孔帶來約0.5pF的分布電容，減少過孔數(shù)量能顯著提高速度。⑦ 同類的地址線或數(shù)據(jù)線，走線的長度差異不要太大，否則短的線要人為彎曲加長走線，補償長度的差異。
2.布線技巧
① 良好的布局對自動布線的布通率大有益處。根據(jù)實際設計要求預設好布線的規(guī)則（例如走線拓撲，過孔大小，線距等等），然后先進行探索式布線，把短線快速連接好，可以利用交互式布線，把要求嚴格的線進行布線。接著進行迷宮式布線，把剩余的線全局不好，再進行全局路徑優(yōu)化，可以斷開已布的線重新再布。
② 電源線和地線應盡量加寬，不要嫌大，最好地線比電源線寬，其關系是：地線﹥電源線﹥信號線。加寬除了減少阻抗降低壓降外，更重要的是降低耦合噪聲。
③ 各種信號線的走線不要形成環(huán)路（回路），若是不可避免要形成環(huán)路，應設法將環(huán)路面積減至最少，以降低感應噪聲。自動布線的走線拓撲中的菊花狀走線能有效避免布線時形成環(huán)路。
④ 盡量使電源線﹑地線的走線方向與數(shù)據(jù)線走向平行一致，這樣對增強抗噪聲能力大有益處。
⑤ 高頻信號線要注意近距離平行走線所引起的交叉干擾。對于雙面板，可在平行信號線的反面設置大面積的地來降低干擾；對于多層板，可利用電源層或地線層來降低干擾。
⑥ 在數(shù)字電路系統(tǒng)中，同類的數(shù)據(jù)線﹑地址線之間不必擔心互相干擾，但讀﹑寫﹑時鐘線等控制信號線應避免走在一起，最好用地線保護起來。
⑦ 地線或鋪地應盡量與信號線保持合理的相等距離，在安全范圍內(nèi)盡可能靠近信號線。
⑧ 電源線和地線應盡可能相鄰靠近，以減少回路面積，降低輻射耦合。
⑨ 數(shù)字信號頻率高，模擬信號敏感度高。布線時，高頻信號線應盡可能遠離敏感的模擬電路器件。
⑩ 對于一些關鍵的信號線是否采取了最佳的保護措施。例如加地線保護。
⑾ 信號﹑元件的連線越短越好，其長度不宜超過25cm。某條連線使用的過孔數(shù)量也應盡量少，最好不要超過2個，以免引入太多的
分布參數(shù)，況且過孔太多，對PCB板的機械強度也有影響。⑿ 敏感的信號線（例如復位線，中斷線，片選線等）不要靠近大電流的導線，要遠離 I/O線和接插件。
⒀ 石英晶體振蕩器下面不要走任何信號線；其外殼要設計成接地；用地線把時鐘區(qū)包起來，屏蔽干擾信號；時鐘線盡量短。
3.地線設計
① 對模擬電路來說，地線的處理相當重要。如功放電路，很微小的地噪聲都會因為后級放大而對音質(zhì)產(chǎn)生嚴重的影響；又如高精度的A/D轉(zhuǎn)換電路中，如果地線上有高頻干擾存在將會是放大器產(chǎn)生溫飄，影響工作。
② 對數(shù)字電路來說，由于時鐘頻率高，布線及元件間的電感效應明顯，地線阻抗隨著頻率的上升而變得很大，產(chǎn)生射頻電流，電磁干擾問題突出。
③ 充分利用表面粘貼式元件（貼片元件），少用直插式元件。這樣可以省去很多直插焊盤孔，把多出來的空間讓給地線；設法讓信號線盡量在頂層走，將底層盡量完整的做地線層或鋪地，保持地電流的低阻抗暢通。
④ 數(shù)字電路的地和模擬電路的地要分開處理。在PCB板上既有高速邏輯電路，又有線性電路，兩者的地線不要相混，必須彼此分開布線，最后只在電源的地相接，或在某一處短接后再接到電源的地。具體最后如何相接由系統(tǒng)設計決定。
⑤ 正確運用單點接地和多點接地。在低頻電路中，信號的工作頻率小于1MHZ，它的布線和元器件間的連線電感影響較少，而接地電路的形成的地環(huán)流對干擾影響較大，因而應采用一點接地。這種接法通常用于音頻功放電路，模擬電路，60HZ直流電源系統(tǒng)等。當信號工作頻率大于1MHZ時，連線電感會增大地線阻抗，產(chǎn)生射頻電流。此時必須盡量降低接地阻抗。采用多點接地法可有效降低射頻電流的影響。
⑥ 盡量加粗接地線。尤其模擬地線應盡量加大引出端的接地面積。若地線很細，阻抗就會很大，接地電位隨著電流的變化而變化，致使信號電平不穩(wěn)定。最好使地線能夠通過3倍于電路允許的最大電流。
4.鋪銅（主要是指鋪地）設計
① 為了提高系統(tǒng)的可靠性，大面積鋪地是必須的，而且是行之有效的。特別是微弱信號處理的電路
② PCB板上應盡可能多的保留銅箔做鋪地。這樣得到的傳輸線特性和屏蔽效果，比一條長長的地線要好。
③ 大面積鋪銅通常有2種作用：一是散熱，二是提高抗干擾能力。④ 在鋪設大面積的銅皮時，建議將其設置成網(wǎng)狀。一來可以防止PCB板的基板與銅箔的黏合劑在浸焊或受熱時，產(chǎn)生揮發(fā)性氣體﹑熱量不易排除，導致銅箔膨脹﹑脫落現(xiàn)象；二來更重要的是網(wǎng)格狀的鋪地，其受熱性能高頻導電性性能都要大大優(yōu)于整塊的實心鋪地。⑤ 為了保持足夠低的地阻抗，鋪地的連續(xù)性很重要。在雙面板中，有時為了走一兩條信號就將地線分割開，這對于地電流的流暢性是極不利的，必須另想他法。
⑥ 多層板布線時，抑制電磁干擾的重要思想是：當信號線與地線層相鄰布線時，其時鐘信號特性最好。信號線層有剩余的走線，應當首先考慮在電源層上布完，而保留完整的地線層。
⑦ 對于只有數(shù)字電路的PCB板，可用寬的銅箔線圍在板的四周邊緣處組成閉環(huán)回路，并連接到地。這樣做大多能提高抗噪聲能力。（注意：模擬電路不適用）
⑧ 大面積鋪銅距離板邊緣至少保證0.3mm以上。因為在切割外形時，如果切到銅箔上，就容易造成銅箔翹起產(chǎn)生尖刺或引發(fā)焊劑脫落。
點擊咨詢 