第一篇：PCB高速4層板以上布線總結

高速板4層以上布線總結

（工作之余總結，謹供切磋）

1、3點以上連線，盡量讓線依次通過各點，便于測試，線長盡量短，如下圖（按前一種）：

2、引腳之間盡量不要放線，特別是集成電路引腳之間和周圍。

3、不同層之間的線盡量不要平行，以免形成實際上的電容。

4、布線盡量是直線，或45度折線，避免產生電磁輻射。

5、地線、電源線至少10-15mil以上（對邏輯電路）。

6、盡量讓鋪地多義線連在一起，增大接地面積。線與線之間盡量整齊。

7、注意元件排放均勻，以便安裝、插件、焊接操作。文字排放在當前字符層，位置合理，注意朝向，避免被遮擋，便于生產。

8、元件排放多考慮結構，貼片元件有正負極應在封裝和最后標明，避免空間沖突。

9、目前印制板可作4—5mil的布線，但通常作6mil線寬，8mil線距，12/20mil焊盤。布線應考慮灌入電流等的影響。

10、功能塊元件盡量放在一起，斑馬條等LCD附近元件不能靠之太近。

11、過孔要涂綠油（置為負一倍值）。

12、電池座下最好不要放置焊盤、過空等，PAD和VIL尺寸合理。

13、布線完成后要仔細檢查每一個聯線（包括NETLABLE）是否真的連接上（可用點亮法）。

14、振蕩電路元件盡量靠近IC，振蕩電路盡量遠離天線等易受干擾區(qū)。晶振下要放接地焊盤。

15、多考慮加固、挖空放元件等多種方式，避免輻射源過多。

16、設計流程：A：設計原理圖；B：確認原理；C：檢查電器連接是否完全；D：檢查是否封裝所有元件，是否尺寸正確；E：放置元件；F：檢查元件位置是否合理（可打印1：1圖比較）；G：可先布地線和電源線；H：檢查有無飛線（可關掉除飛線層外其他層）；I：優(yōu)化布線；J：再檢查布線完整性；K：比較網絡表，查有無遺漏；L：規(guī)則校驗，有無不應該的錯誤標號；M：文字說明整理；N：添加制板標志性文字說明；O：綜合性檢查。

第二篇：射頻PCB板布局布線注意事項總結

射頻(RF)電路板設計由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術”，但這個觀點只有部分正確，RF電路板設計也有許多可以遵循的準則和不應該被忽視的法則。

不過，在實際設計時，真正實用的技巧是當這些準則和法則因各種設計約束而無法準確地實施時如何對它們進行折衷處理。當然，有許多重要的RF設計課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長和駐波，所以這些對手機的EMC、EMI影響都很大，下面就對手機PCB板的在設計RF布局時必須滿足的條件加以總結：

1.1盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來。簡單地說，就是讓高功率RF發(fā)射電路遠離低功率RF接收電路。手機功能比較多、元器件很多，但是PCB空間較小，同時考慮到布線的設計過程限定最高，所有的這一些對設計技巧的要求就比較高。這時候可能需要設計四層到六層PCB了，讓它們交替工作，而不是同時工作。高功率電路有時還可包括RF緩沖器和壓控制振蕩器(VCO)。確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒有過孔，當然，銅皮越多越好。敏感的模擬信號應該盡可能遠離高速數字信號和RF信號。

1.2 設計分區(qū)可以分解為物理分區(qū)和電氣分區(qū)。

物理分區(qū)主要涉及元器件布局、朝向和屏蔽等問題；電氣分區(qū)可以繼續(xù)分解為電源分配、RF走線、敏感電路和信號以及接地等的分區(qū)。

1.2.5 要保證不增加噪聲必須從以下幾個方面考慮：首先，控制線的期望頻寬范圍可能從DC直到2MHz，而通過濾波來去掉這么寬頻帶的噪聲幾乎是不可能的；其次，VCO控制線通常是一個控制頻率的反饋回路的一部分，它在很多地方都有可能引入噪聲，因此必須非常小心處理VCO控制線。要確保RF走線下層的地是實心的，而且所有的元器件都牢固地連到主地上，并與其它可能帶來噪聲的走線隔離開來。此外，要確保VCO的電源已得到充分去耦，由于VCO的RF輸出往往是一個相對較高的電平，VCO輸出信號很容易干擾其它電路，因此必須對VCO加以特別注意。事實上，VCO往往布放在RF區(qū)域的末端，有時它還需要一個金屬屏蔽罩。諧振電路(一個用于發(fā)射機，另一個用于接收機)與VCO有關，但也有它自己的特點。簡單地講，諧振電路是一個帶有容性二極管的并行諧振電路，它有助于設置VCO工作頻率和將語音或數據調制到RF信號上。所有VCO的設計原則同樣適用于諧振電路。由于諧振電路含有數量相當多的元器件、板上分布區(qū)域較寬以及通常運行在一個很高的RF頻率下，因此諧振電路通常對噪聲非常敏感。信號通常排列在芯片的相鄰腳上，但這些信號引腳又需要與相對較大的電感和電容配合才能工作，這反過來要求這些電感和電容的位置必須靠得很近，并連回到一個對噪聲很敏感的控制環(huán)路上。要做到這點是不容易的。

自動增益控制(AGC)放大器同樣是一個容易出問題的地方，不管是發(fā)射還是接收電路都會有AGC放大器。AGC放大器通常能有效地濾掉噪聲，不過由于手機具備處理發(fā)射和接收信號強度快速變化的能力，因此要求AGC電路有一個相當寬的帶寬，而這使某些關鍵電路上的AGC放大器很容易引入噪聲。設計AGC線路必須遵守良好的模擬電路設計技術，而這跟很短的運放輸入引腳和很短的反饋路徑有關，這兩處都必須遠離RF、IF或高速數字信號走線。同樣，良好的接地也必不可少，而且芯片的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長線，那么最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應噪聲。通常信號電平越高，就越容易把噪聲引入到其它電路。在所有PCB設計中，盡可能將數字電路遠離模擬電路是一條總的原則，它同樣也適用于RFPCB設計。公共模擬地和用于屏蔽和隔開信號線的地通常是同等重要的，因此在設計早期階段，仔細的計劃、考慮周全的元器件布局和徹底的布局*估都非常重要，同樣應使RF線路遠離模擬線路和一些很關鍵的數字信號，所有的RF走線、焊盤和元件周圍應盡可能多填接地銅皮，并盡可能與主地相連。如果RF走線必須穿過信號線，那么盡量在它們之間沿著RF走線布一層與主地相連的地。如果不可能的話，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時盡可能在每根RF走線周圍多布一些地，并把它們連到主地。此外，將并行RF走線之間的距離減到最小可以將感性耦合減到最小。一個實心的整塊接地面直接放在表層下第一層時，隔離效果最好，盡管小心一點設計時其它的做法也管用。在PCB板的每一層，應布上盡可能多的地，并把它們連到主地面。盡可能把走線靠在一起以增加內部信號層和電源分配層的地塊數量，并適當調整走線以便你能將地連接過孔布置到表層上的隔離地塊。應當避免在PCB各層上生成游離地，因為它們會像一個小天線那樣拾取或注入噪音。在大多數情況下，如果你不能把它們連到主地，那么你最好把它們去掉。1.3 在手機PCB板設計時，應對以下幾個方面給予極大的重視

1.3.1電源、地線的處理

既使在整個PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會使產品的性能下降，有時甚至影響到產品的成功率。所以對電、地線的布線要認真對待，把電、地線所產生的噪音干擾降到最低限度，以保證產品的質量。對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因，現只對降低式抑制噪音作以表述：(1)、眾所周知的是在電源、地線之間加上去耦電容。

(2)、盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線＞電源線＞信號線，通常信號線寬為：0.2～0.3mm,最經細寬度可達0.05～0.07mm,電源線為1.2～2.5mm。對數字電路的PCB可用寬的地導線組成一個回路,即構成一個地網來使用(模擬電路的地不能這樣使用)(3)、用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。1.3.2數字電路與模擬電路的共地處理

現在有許多PCB不再是單一功能電路（數字或模擬電路），而是由數字電路和模擬電路混合構成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整人PCB對外界只有一個結點，所以必須在PCB內部進行處理數、模共地的問題，而在板內部數字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統設計來決定。1.3.3信號線布在電（地）層上

在多層印制板布線時，由于在信號線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電（地）層上進行布線。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。1.3.4大面積導體中連接腿的處理

在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heatshield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少。多層板的接電（地）層腿的處理相同。1.3.5布線中網絡系統的作用

在許多CAD系統中，布線是依據網絡系統決定的。網格過密，通路雖然有所增加，但步進太小，圖場的數據量過大，這必然對設備的存貯空間有更高的要求，同時也對象計算機類電子產品的運算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網格過疏，通路太少對布通率的影響極大。所以要有一個疏密合理的網格系統來支持布線的進行。標準元器件兩腿之間的距離為0.1英寸(2.54mm),所以網格系統的基礎一般就定為0.1英寸(2.54mm)或小于0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。

1.4進行高頻PCB設計的技巧和方法如下： 1.4.1傳輸線拐角要采用45°角，以降低回損

1.4.2要采用絕緣常數值按層次嚴格受控的高性能絕緣電路板。這種方法有利于對絕緣材料與鄰近布線之間的電磁場進行有效管理。

1.4.3要完善有關高精度蝕刻的PCB設計規(guī)范。要考慮規(guī)定線寬總誤差為+/-0.0007英寸、對布線形狀的下切(undercut)和橫斷面進行管理并指定布線側壁電鍍條件。對布線(導線)幾何形狀和涂層表面進行總體管理，對解決與微波頻率相關的趨膚效應問題及實現這些規(guī)范相當重要。

1.4.4突出引線存在抽頭電感，要避免使用有引線的組件。高頻環(huán)境下，最好使用表面安裝組件。

1.4.5對信號過孔而言，要避免在敏感板上使用過孔加工(pth)工藝，因為該工藝會導致過孔處產生引線電感。

1.4.6要提供豐富的接地層。要采用模壓孔將這些接地層連接起來防止3維電磁場對電路板的影響。

1.4.7要選擇非電解鍍鎳或浸鍍金工藝，不要采用HASL法進行電鍍。這種電鍍表面能為高頻電流提供更好的趨膚效應(圖2)。此外，這種高可焊涂層所需引線較少，有助于減少環(huán)境污染。1.4.8阻焊層可防止焊錫膏的流動。但是，由于厚度不確定性和絕緣性能的未知性，整個板表面都覆蓋阻焊材料將會導致微帶設計中的電磁能量的較大變化。一般采用焊壩(solderdam)來作阻焊層。的電磁場。這種情況下，我們管理著微帶到同軸電纜之間的轉換。在同軸電纜中，地線層是環(huán)形交織的，并且間隔均勻。在微帶中，接地層在有源線之下。這就引入了某些邊緣效應，需在設計時了解、預測并加以考慮。當然，這種不匹配也會導致回損，必須最大程度減小這種不匹配以避免產生噪音和信號干擾。1.5電磁兼容性設計

電磁兼容性是指電子設備在各種電磁環(huán)境中仍能夠協調、有效地進行工作的能力。電磁兼容性設計的目的是使電子設備既能抑制各種外來的干擾，使電子設備在特定的電磁環(huán)境中能夠正常工作，同時又能減少電子設備本身對其它電子設備的電磁干擾。1.5.1選擇合理的導線寬度

由于瞬變電流在印制線條上所產生的沖擊干擾主要是由印制導線的電感成分造成的，因此應盡量減小印制導線的電感量。印制導線的電感量與其長度成正比，與其寬度成反比，因而短而精的導線對抑制干擾是有利的。時鐘引線、行驅動器或總線驅動器的信號線常常載有大的瞬變電流，印制導線要盡可能地短。對于分立元件電路，印制導線寬度在1.5mm左右時，即可完全滿足要求；對于集成電路，印制導線寬度可在0.2～1.0mm之間選擇。1.5.2采用正確的布線策略

采用平等走線可以減少導線電感，但導線之間的互感和分布電容增加，如果布局允許，最好采用井字形網狀布線結構，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。

1.5.3為了抑制印制板導線之間的串擾，在設計布線時應盡量避免長距離的平等走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設置一根接地的印制線，可以有效地抑制串擾。

1.5.4為了避免高頻信號通過印制導線時產生的電磁輻射，在印制電路板布線時，還應注意以下幾點：（1）盡量減少印制導線的不連續(xù)性，例如導線寬度不要突變，導線的拐角應大于90度禁止環(huán)狀走線等。

（2）時鐘信號引線最容易產生電磁輻射干擾，走線時應與地線回路相靠近，驅動器應緊挨著連接器。

（3）總線驅動器應緊挨其欲驅動的總線。對于那些離開印制電路板的引線，驅動器應緊緊挨著連接器。

（4）數據總線的布線應每兩根信號線之間夾一根信號地線。最好是緊緊挨著最不重要的地址引線放置地回路，因為后者常載有高頻電流。

（5）在印制板布置高速、中速和低速邏輯電路時，應按照圖1的方式排列器件。1.5.5抑制反射干擾

為了抑制出現在印制線條終端的反射干擾，除了特殊需要之外，應盡可能縮短印制線的長度和采用慢速電路。必要時可加終端匹配，即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。根據經驗，對一般速度較快的TTL電路，其印制線條長于10cm以上時就應采用終端匹配措施。匹配電阻的阻值應根據集成電路的輸出驅動電流及吸收電流的最大值來決定。1.5.6電路板設計過程中采用差分信號線布線策略

布線非?？拷牟罘中盘枌ο嗷ブg也會互相緊密耦合，這種互相之間的耦合會減小EMI發(fā)射，通常(當然也有一些例外)差分信號也是高速信號，所以高速設計規(guī)則通常也都適用于差分信號的布線，特別是設計傳輸線的信號線時更是如此。這就意味著我們必須非常謹慎地設計信號線的布線，以確保信號線的特征阻抗沿信號線各處連續(xù)并且保持一個常數。在差分線對的布局布線過程中，我們希望差分線對中的兩個PCB線完全一致。這就意味著，在實際應用中應該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗并且布線的長度也完全一致。差分PCB線通?？偸浅蓪Σ季€，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數不變。通常情況下，差分線對的布局布線總是盡可能地靠近。

第三篇：PCB布板總結

我是在2006年的12月25號第一次接觸到protel99se，這種接觸當然是指利用protel99se來做實際的產品，關于PCB設計軟件，我當時在研究所的時候還接受過目前最先進的PCB設計軟件cadence 15.2的培訓，可是并沒有用來做實際的產品設計，所以，對該軟件的理解也很有限。到現在位置，也一年多了，介于自身的原因，感覺對PCB設計的領悟還不夠深刻，還好，從做EPS的ECU這部分的設計以來，得到劉老師的悉心指點，所以，終于有了那么一點點體會！

一．

布局和布線是PCB設計中的兩個最重要的內容

所謂布局就是把電路圖上所有的元器件都合理地安排到有限面積的PCB上。最關鍵的問題是：開關、按鈕、旋鈕等操作件，以及結構件（以下簡稱“特殊元件”）等，必須被安排在指定的位置上；其他元器件的位置安排，必須同時兼顧到布線的布通率和電氣性能的最優(yōu)化，以及今后的生產工藝和造價等多方面因素。這種“兼顧”往往是對硬件設計師水平和經驗的挑戰(zhàn)。

布線就是在布局之后，通過設計銅箔的走線圖，按照原理圖連通所有的走線。顯然，布局的合理程度直接影響布線的成功率，往往在布線過程中還需要對布局作適當的調整。布線設計可以采用雙層走線和單層走線，對于極其復雜的設計也可以考慮采用多層布線方案，但為了降低產品的造價，一般應盡量采用單層布線方案。結合自己做過雙面板和四層板的設計。

二、ＰＣＢ設計的一般原則 1.ＰＣＢ尺寸大小和形狀的確定

首先根據產品的機械結構確定。當空間位置較富余時，應盡量選擇小面積的ＰＣＢ。因為面積太大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加，但還要充分考慮到元器件的散熱和鄰近走線易受干擾等因素。

就目前我們這個項目來說，我對機械設計對PCB設計的影響的體會是相當深的，不一般吧，這三塊板子，那塊是規(guī)規(guī)矩矩的，這都是由于我們產品自身的原因導致機械結構的特殊，而機械結構的特殊，就對電路板本身的外形結構進行的限制和規(guī)定。電路板之間的信號連接也有了相應的特性要求。但這些都是不能避免的，因為產品為市場所要求，市場的變化多端的，所以產品也是變化多端的，設計為產品而服務。

2.布局

· 特殊元件的布局原則 

①盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。

②某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。

③重量超過１５ｇ的元器件、應當用支架加以固定，然后焊接。那些又大又重、發(fā)熱量多的元器件，不宜裝在印制板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發(fā)熱元件。



④對于電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節(jié)，應放在印制板上方便于調節(jié)的地方；若是機外調節(jié)，其位置要與調節(jié)旋鈕在機箱面板上的位置相適應。



⑤應留出PCB定位孔及固定支架所占用的位置。

以上各條都是需要做過對應的相關設計采用較深的體會，第二條我的體會最淺，因為沒有做過這種元件和導線之間有較高電壓差的這種PCB。其他幾條都還是有所體會的，主要就是一個原則：做出來的板子要和它周圍的結構兼容，要和放在它上面的元件兼容，要滿足一些基本的電氣要求。

· 普通元器件的布局原則 

①按照電路的流程安排各個電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的流向。

這一條我體會很深，第一次做板子的時候，面對幾百個花花綠綠的元件，完全不知道該這么去把它們組織都一起去，當時就奇怪憑什么這個元件要這樣放，那個元件要那樣放。就是因為心里沒有這條原則，原來自己布局出來的板子，在利用自動布線時，布通率是很低的，后來，做多了，就慢慢的體會到了這一入門級的基本原則。

在首先滿足機械結構的前提下，在給定的平面空間里，布局的基本原則就是按照電路的流程來安排各個電路單元的位置。

其實這一條解釋了，如何對各個主要元件進行布局。

②以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在ＰＣＢ上．盡量減少和縮短各元器件之間的引線和連接。



這是在滿足第一原則的前提下，盡一步的更細的解釋了如何對電阻電容這些分離元件進行正確的布局。

③在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列。這樣，不但美觀．而且裝焊容易．易于批量生產。

我做過的高頻電路最大的為270MHz，但是，由于當時的種種原因，導致了對這種理解不是很深刻，當時也是在有經驗的人的指導下完成了，又因為只做過一種這樣的高頻板，所以對如何通過考慮元件的分布參數來布局不能理解。目前，我們異步電機ECU部分的信號最高頻率為控制電機用的PWM信號，約為30KHz左右。（晶振為8MHz的晶振，都是在布局過程中，晶振和8346的距離很近，幾乎直接輸出到8346，而且只有這一個地方，所以可以不用考慮。）所以幾乎完成可以不用考慮元件的高頻特性。④位于電路板邊緣的元器件，離電路板邊緣一般不小于２ｍｍ。電路板的最佳形狀為矩形。長寬比為３：２成４：３。電路板面尺寸大于２００ｘ１５０ｍｍ時．應考慮電路板所受的機械強度。

這一條通過最近的工作，我還是有較為深刻的體會的，元器件離電路板邊緣一般不小于２ｍｍ，這主要是考慮了在對PCB裝配進行外協大規(guī)模加工的時候，留給貼片機器的夾持距離。

3．布線 

①相同信號的電路模塊輸入端與輸出端的導線應盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。



②印制銅鉑導線的最小寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。當銅箔厚度為 ０．０５ｍｍ，導線寬度為１．５ｍｍ時，通過２Ａ的電流，溫升不會高于３℃，可滿足一般的設計要求，其他情況下的銅鉑寬度選擇可依次類推。對于集成電路，尤其是數字電路，通常選０．０２－０．３ｍｍ導線寬度就可以了。當然，只要允許，還是盡可能用寬線．尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對于集成電路，尤其是數字電路，只要工藝允許，可使間距小至０．５ｍｍ。



③由于直角或銳角在高頻電路中會影響電氣性能，因此印制銅鉑導線的拐彎處一般取圓弧形。此外，盡量避免使用大面積銅箔，否則．長時間受熱時，易發(fā)生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀．這樣有利于排除銅箔與基板間粘合劑受熱產生的揮發(fā)性氣體。

其實原來我一直都沒有想過為什么在PCB設計完成后，要對PCB進行敷銅，只是人家有經驗的同事這樣做，我自己也這樣做，后來有了一點認識，以為敷銅就是用來連接各個地網絡節(jié)點。在做我們這個項目的時候，劉老師要求在敷銅前，將所有的地網絡都連接都一起，這才讓我認識到：敷銅并不是僅僅把各個地網絡節(jié)點連接到一起這么簡單。查了一下資料，敷銅大概有以下幾個理由：1.起屏蔽作用。2.PCB工藝要求。3.可以保證信號完整性，給高頻數字信號一個完整的回流路徑。4.散熱。

三．

做四層板時，如何分割內電層

在protel99中，內電層采用反轉顯示的方法顯示電源層上的圖件。放置在內部電源層上的導線及填充等物件在實際生產出來的電路板上是沒有銅箔的，而PCB電路板中沒有填充的區(qū)域在實際的電路板上卻是實心的銅箔。

如果需要多個電源網絡共享一個內部電源層時，就需要對內部電源層進行分割，但是在分割內部電源層之前，用戶必須對具有電源網絡的焊盤和過孔進行重新布局，盡量將具有同一個電源網絡的焊盤和過孔放置到一個相對集中的區(qū)域。上面的兩段只是提了在進行內電層分割時的大原則和首要原則，但是，在實踐中，分割內電層并不是如此的簡單，我們還必須理解下面這個原則：

即：在進行內電層分割時，隔離帶不要跨接在內電層連接焊盤上。

上圖的這個分割方式是沒有問題的，隔離帶是不能跨接在內電層連接焊盤上，但是可以跨接在連接焊盤上。

第四篇：畫PCB板總結

一：原理圖

1.首先必須保證原理圖正確，網絡都已經標注。

2.在確保原理圖正確的情況下，在PCB布局時，為了方便布線可以查看原理圖中有無其他的連接方式，可以使PCB布局更合理。二：庫文件

1.最好可以根據項目創(chuàng)建自己的原理圖庫文件和PCB庫文件，并且可以把兩個庫文件都加載到相應的工程文件中，可以方便修改。

2.在繪制原理圖庫文件時，要保證引腳的標號正確，因為PCB封裝庫只可以與原理圖庫文件的引腳標號相對應。

3.在原理圖庫文件中可以把相應在相應的器件屬性中添加器件的必要信息，如電容可以說明電容的耐壓和大小等，并且最好指定好封裝，否則繪制好之后再重新加封裝會比較繁瑣。4.PCB封裝庫要求精確，最好畫的形象接近實際元件的形狀，插針形式的器件要留有相應的安全域量，防止器件無法順利安裝。三：畫板時需要注意的地方

1.在原理圖中編譯，沒有錯誤的情況下可以生成相應的PCB文件，畫PCB板最重要的是要根據電路的實際情況，做最合適的布局。布局不合理，板子很可能要重畫。

2.布局時要考慮相應的安全距離，要根據實際的電壓差值確定安全距離，頂層和底層的要遠一些，內層可以近一些。

3.線的寬度受線路實際電流的限制，在可以走粗的情況下要盡量走粗，不能走粗也要確?？梢赃_到實際電流的要求，一般情況下1mm的寬度可以走1A的電流。4.高壓線和一般的信號線之間要保證一定的安全距離。

5.吸收電路和高頻濾波電容要盡量靠近被吸收電路的兩端，且越近越好，否則吸收和濾波的效果不好。

6.驅動電阻要盡可能靠近被驅動的開關管的兩端，可以防止干擾。

7.驅動線路要盡可能的短，盡量不要走過孔，需要同時導通管子的驅動信號最好驅動線路能夠一樣長，否則會有延遲，影響驅動質量。

8.驅動信號要近可能遠離高壓線或干擾比較大的地方。

9.在PCB布局時要考慮實際電路功率的走向，因此在鋪銅時也需要考慮實際功率走向，去掉無用的部分，且在鋪銅時要選擇去除死銅。

10.絲印層的文字最好朝一個方向，也要注意字的大小與字的粗細，要防止線太細，PCB加工廠無法加工。

11.采樣電路一般盡可能靠近被采樣電路的引腳，可以使采樣的值比較準確和迅速。

作為PCB工程師，在Lay PCB，應重點注意那些事項？

1、電源進來之后，先到濾波電容，從濾波電容出來之后，才送給后面的設備。因為PCB上面的走線，不是理想的導線，存在著電阻以及分布電感，如果從濾波電容前面取電，紋波就會比較大，濾波效果就不好了。

2、線條有講究：有條件做寬的線決不做細，不得有尖銳的倒角，拐彎也不得采用直角。地線應盡量寬，最好使用大面積敷銅，這對接地點問題有相當大的改善。

3、電容是為開關器件(門電路)或其它需要濾波/退耦的部件而設置的，布置這些電容就應盡量靠近這些元部件，離得太遠就沒有作用了。

Lay PCB（電源板）時，結合安規(guī)要求，重點注意那些事項？

1、交流電源進線，保險絲之前兩線最小安全距離不小于6MM，兩線與機殼或機內接地最小安全距離不小于8MM。

2、保險絲后的走線要求：零、火線最小爬電距離不小于3MM。

3、高壓區(qū)與低壓區(qū)的最小爬電距離不小于8MM，不足8MM或等于8MM的。須開2MM的安全槽。

4、高壓區(qū)須有高壓示警標識的絲印，即有感嘆號在內的三角形符號；高壓區(qū)須用絲印框住，框條絲印須不小于3MM。

5、高壓整流濾波的正負之間的最小安全距離不小于2MM。簡述設計、開發(fā)流程：

1、根據設計制作原理圖；

2、在原理圖編譯通過后，就可以產生相應的網絡表了；

3、制作物理邊框(Keepout Layer)；

4、元件和網絡的引入；

5、元件的布局——元件的布局與走線對產品的壽命、穩(wěn)定性、電磁兼容都有很大的影響，是應該特別注意的地方。一般來說應該有以下一些原則：⑴放置順序 先放置與結構有關的固定位置的元器件，如電源插座、指示燈、開關、連接件之類，這些器件放置好后用軟件的ＬＯＣＫ功能將其鎖定，使之以后不會被誤移動。再放置線路上的特殊元件和大的元器件，如發(fā)熱元件、變壓器、IC等。最后放置小器件。⑵注意散熱 元件布局還要特別注意散熱問題。對于大功率電路，應該將那些發(fā)熱元件如功率管、變壓器等盡量靠邊分散布局放置，便于熱量散發(fā)，不要集中在一個地方，也不要高電容太近以免使電解液過早老化；

6、布線；

7、調整完善——完成布線后，要做的就是對文字、個別元件、走線做些調整以及敷銅（這項工作不宜太早，否則會影響速度，又給布線帶來麻煩），同樣是為了便于進行生產、調試、維修。敷銅通常指以大面積的銅箔去填充布線后留下的空白區(qū)，可以鋪ＧＮＤ的銅箔，也可以鋪ＶＣＣ的銅箔（但這樣一旦短路容易燒毀器件，最好接地，除非不得已用來加大電源的導通面積，以承受較大的電流才接ＶＣＣ）。包地則通常指用兩根地線（ＴＲＡＣ）包住一撮有特殊要求的信號線，防止它被別人干擾或干擾別人。如果用敷銅代替地線一定要注意整個地是否連通，電流大小、流向與有無特殊要求，以確保減少不必要的失誤；

8、檢查核對——網絡有時候會因為誤操作或疏忽造成所畫的板子的網絡關系與原理圖不同，這時檢察核對是很有必要的。所以畫完以后切不可急于交給制版廠家，應該先做核對，后再進行后續(xù)工作。

設計中，PCB 設計與機構設計應如何統一？

限高要求，元器件布局不應導致裝配干涉；PCB外形以及定位孔、安裝孔等的設計應考慮PCB制造PCB外形和尺寸應與結構設計一致，器件選型應滿足結構的加工誤差以及結構件的加工誤差PCB布局選用的組裝流程應使生產效率最高；設計者應考慮板形設計是否最大限度地減少組裝流程的問題，即多層板或雙面板的設計能否用單面板代替？PCB每一面是否能用？一種組裝流程完成?能否最大限度地不用手工焊？使用的插裝元件能否用貼片元件代替？選用元件的封裝應與實物統一，焊盤間距、大小滿足設計要求；元器件均勻分布﹐特別要把大功率的器件分散開﹐避免電路工作時PCB上局部過熱產生應力﹐影響焊點的可靠性；考慮大功率器件的散熱設計；在設計許可的條件下，元器件的布局盡可能做到同類元器件按相同的方向排列，相同功能的模塊集中在一起布置；相同封裝的元器件等距離放置，以便元件貼裝、焊接和檢測；絲印清晰可辨，極性、方向指示明確，且不被組裝好后的器件遮擋住。

第五篇：手機RF射頻PCB板布局布線經驗總結

手機RF射頻PCB板布局布線經驗總結

隨著手機功能的增加,對PCB板的設計要求日益曾高,伴隨著一輪藍牙設備、蜂窩電話和3G時代來臨,使得工程師越來越關注RF電路的設計技巧。射頻(RF)電路板設計由于在理論上還有很多不確定性，因此常被形容為一種“黑色藝術”，但這個觀點只有部分正確，RF電路板設計也有許多可以遵循的準則和不應該被忽視的法則。不過，在實際設計時，真正實用的技巧是當這些準則和法則因各種設計約束而無法準確地實施時如何對它們進行折衷處理。當然，有許多重要的RF設計課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長和駐波，所以這些對手機的EMC、EMI影響都很大，下面就對手機PCB板的在設計RF布局時必須滿足的條件加以總結：

3.1 盡可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來，簡單地說，就是讓高功率RF發(fā)射電路遠離低功率RF接收電路。手機功能比較多、元器件很多，但是PCB空間較小，同時考慮到布線的設計過程限定最高，所有的這一些對設計技巧的要求就比較高。這時候可能需要設計四層到六層PCB了，讓它們交替工作，而不是同時工作。高功率電路有時還可包括RF緩沖器和壓控制振蕩器(VCO)。確保PCB板上高功率區(qū)至少有一整塊地，最好上面沒有過孔，當然，銅皮越多越好。敏感的模擬信號應該盡可能遠離高速數字信號和RF信號。

3.2 設計分區(qū)可以分解為物理分區(qū)和電氣分區(qū)。物理分區(qū)主要涉及元器件布局、朝向和屏蔽等問題；電氣分區(qū)可以繼續(xù)分解為電源分配、RF走線、敏感電路和信號以及接地等的分區(qū)。

3.2.1 我們討論物理分區(qū)問題。元器件布局是實現一個優(yōu)秀RF設計的關鍵，最有效的技術是首先固定位于RF路徑上的元器件，并調整其朝向以將RF路徑的長度減到最小，使輸入遠離輸出，并盡可能遠地分離高功率電路和低功率電路。

最有效的電路板堆疊方法是將主接地面(主地)安排在表層下的第二層，并盡可能將RF線走在表層上。將RF路徑上的過孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點，并可減少RF能量泄漏到層疊板內其他區(qū)域的機會。在物理空間上，像多級放大器這樣的線性電路通常足以將多個RF區(qū)之間相互隔離開來，但是雙工器、混頻器和中頻放大器/混頻器總是有多個RF/IF信號相互干擾，因此必須小心地將這一影響減到最小。

3.2.2 RF與IF走線應盡可能走十字交叉，并盡可能在它們之間隔一塊地。正確的RF路徑對整塊PCB板的性能而言非常重要，這也就是為什么元器件布局通常在手機PCB板設計中占大部分時間的原因。在手機PCB板設計上，通常可以將低噪音放大器電路放在PCB板的某一面，而高功率放大器放在另一面，并最終通過雙工器把它們在同一面上連接到RF端和基帶處理器端的天線上。需要一些技巧來確保直通過孔不會把RF能量從板的一面?zhèn)鬟f到另一面，常用的技術是在兩面都使用盲孔?？梢酝ㄟ^將直通過孔安排在PCB板兩面都不受RF干擾的區(qū)域來將直通過孔的不利影響減到最小。有時不太可能在多個電路塊之間保證足夠的隔離，在這種情況下就必須考慮采用金屬屏蔽罩將射頻能量屏蔽在RF區(qū)域內，金屬屏蔽罩必須焊在地上，必須與元器件保持一個適當距離，因此需要占用寶貴的PCB板空間。盡可能保證屏蔽罩的完整非常重要，進入金屬屏蔽罩的數字信號線應該盡可能走內層，而且最好走線層的下面一層PCB是地層。RF信號線可以從金屬屏蔽罩底部的小缺口和地缺口處的布線層上走出去，不過缺口處周圍要盡可能地多布一些地，不同層上的地可通過多個過孔連在一起。

3.2.3 恰當和有效的芯片電源去耦也非常重要。許多集成了線性線路的RF芯片對電源的噪音非常敏感，通常每個芯片都需要采用高達四個電容和一個隔離電感來確保濾除所有的電源噪音。一塊集成電路或放大器常常帶有一個開漏極輸出，因此需要一個上拉電感來提供一個高阻抗RF負載和一個低阻抗直流電源，同樣的原則也適用于對這一電感端的電源進行去耦。有些芯片需要多個電源才能工作，因此你可能需要兩到三套電容和電感來分別對它們進行去耦處理，電感極少并行靠在一起，因為這將形成一個空芯變壓器并相互感應產生干擾信號，因此它們之間的距離至少要相當于其中一個器件的高度，或者成直角排列以將其互感減到最小。

3.2.4 電氣分區(qū)原則大體上與物理分區(qū)相同，但還包含一些其它因素。手機的某些部分采用不同工作電壓，并借助軟件對其進行控制，以延長電池工作壽命。這意味著手機需要運行多種電源，而這給隔離帶來了更多的問題。電源通常從連接器引入，并立即進行去耦處理以濾除任何來自線路板外部的噪聲，然后再經過一組開關或穩(wěn)壓器之后對其進行分配。手機PCB板上大多數電路的直流電流都相當小，因此走線寬度通常不是問題，不過，必須為高功率放大器的電源單獨走一條盡可能寬的大電流線，以將傳輸壓降減到最低。為了避免太多電流損耗，需要采用多個過孔來將電流從某一層傳遞到另一層。此外，如果不能在高功率放大器的電源引腳端對它進行充分的去耦，那么高功率噪聲將會輻射到整塊板上，并帶來各種各樣的問題。高功率放大器的接地相當關鍵，并經常需要為其設計一個金屬屏蔽罩。在大多數情況下，同樣關鍵的是確保RF輸出遠離RF輸入。這也適用于放大器、緩沖器和濾波器。在最壞情況下，如果放大器和緩沖器的輸出以適當的相位和振幅反饋到它們的輸入端，那么它們就有可能產生自激振蕩。在最好情況下，它們將能在任何溫度和電壓條件下穩(wěn)定地工作。實際上，它們可能會變得不穩(wěn)定，并將噪音和互調信號添加到RF信號上。如果射頻信號線不得不從濾波器的輸入端繞回輸出端，這可能會嚴重損害濾波器的帶通特性。為了使輸入和輸出得到良好的隔離，首先必須在濾波器周圍布一圈地，其次濾波器下層區(qū)域也要布一塊地，并與圍繞濾波器的主地連接起來。把需要穿過濾波器的信號線盡可能遠離濾波器引腳也是個好方法。

此外，整塊板上各個地方的接地都要十分小心，否則會在引入一條耦合通道。有時可以選擇走單端或平衡RF信號線，有關交叉干擾和EMC/EMI的原則在這里同樣適用。平衡RF信號線如果走線正確的話，可以減少噪聲和交叉干擾，但是它們的阻抗通常比較高，而且要保持一個合理的線寬以得到一個匹配信號源、走線和負載的阻抗，實際布線可能會有一些困難。緩沖器可以用來提高隔離效果，因為它可把同一個信號分為兩個部分，并用于驅動不同的電路，特別是本振可能需要緩沖器來驅動多個混頻器。當混頻器在RF頻率處到達共模隔離狀態(tài)時，它將無法正常工作。緩沖器可以很好地隔離不同頻率處的阻抗變化，從而電路之間不會相互干擾。緩沖器對設計的幫助很大，它們可以緊跟在需要被驅動電路的后面，從而使高功率輸出走線非常短，由于緩沖器的輸入信號電平比較低，因此它們不易對板上的其它電路造成干擾。壓控振蕩器(VCO)可將變化的電壓轉換為變化的頻率，這一特性被用于高速頻道切換，但它們同樣也將控制電壓上的微量噪聲轉換為微小的頻率變化，而這就給RF信號增加了噪聲。

3.2.5 要保證不增加噪聲必須從以下幾個方面考慮：首先，控制線的期望頻寬范圍可能從DC直到2MHz，而通過濾波來去掉這么寬頻帶的噪聲幾乎是不可能的；其次，VCO控制線通常是一個控制頻率的反饋回路的一部分，它在很多地方都有可能引入噪聲，因此必須非常小心處理VCO控制線。要確保RF走線下層的地是實心的，而且所有的元器件都牢固地連到主地上，并與其它可能帶來噪聲的走線隔離開來。此外，要確保VCO的電源已得到充分去耦，由于VCO的RF輸出往往是一個相對較高的電平，VCO輸出信號很容易干擾其它電路，因此必須對VCO加以特別注意。事實上，VCO往往布放在RF區(qū)域的末端，有時它還需要一個金屬屏蔽罩。諧振電路(一個用于發(fā)射機，另一個用于接收機)與VCO有關，但也有它自己的特點。簡單地講，諧振電路是一個帶有容性二極管的并行諧振電路，它有助于設置VCO工作頻率和將語音或數據調制到RF信號上。所有VCO的設計原則同樣適用于諧振電路。由于諧振電路含有數量相當多的元器件、板上分布區(qū)域較寬以及通常運行在一個很高的RF頻率下，因此諧振電路通常對噪聲非常敏感。信號通常排列在芯片的相鄰腳上，但這些信號引腳又需要與相對較大的電感和電容配合才能工作，這反過來要求這些電感和電容的位置必須靠得很近，并連回到一個對噪聲很敏感的控制環(huán)路上。要做到這點是不容易的。

自動增益控制(AGC)放大器同樣是一個容易出問題的地方，不管是發(fā)射還是接收電路都會有AGC放大器。AGC放大器通常能有效地濾掉噪聲，不過由于手機具備處理發(fā)射和接收信號強度快速變化的能力，因此要求AGC電路有一個相當寬的帶寬，而這使某些關鍵電路上的AGC放大器很容易引入噪聲。設計AGC線路必須遵守良好的模擬電路設計技術，而這跟很短的運放輸入引腳和很短的反饋路徑有關，這兩處都必須遠離RF、IF或高速數字信號走線。同樣，良好的接地也必不可少，而且芯片的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長線，那么最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應噪聲。通常信號電平越高，就越容易把噪聲引入到其它電路。在所有PCB設計中，盡可能將數字電路遠離模擬電路是一條總的原則，它同樣也適用于RF PCB設計。公共模擬地和用于屏蔽和隔開信號線的地通常是同等重要的，因此在設計早期階段，仔細的計劃、考慮周全的元器件布局和徹底的布局評估都非常重要，同樣應使RF線路遠離模擬線路和一些很關鍵的數字信號，所有的RF走線、焊盤和元件周圍應盡可能多填接地銅皮，并盡可能與主地相連。如果RF走線必須穿過信號線，那么盡量在它們之間沿著RF走線布一層與主地相連的地。如果不可能的話，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時盡可能在每根RF走線周圍多布一些地，并把它們連到主地。此外，將并行RF走線之間的距離減到最小可以將感性耦合減到最小。一個實心的整塊接地面直接放在表層下第一層時，隔離效果最好，盡管小心一點設計時其它的做法也管用。在PCB板的每一層，應布上盡可能多的地，并把它們連到主地面。盡可能把走線靠在一起以增加內部信號層和電源分配層的地塊數量，并適當調整走線以便你能將地連接過孔布置到表層上的隔離地塊。應當避免在PCB各層上生成游離地，因為它們會像一個小天線那樣拾取或注入噪音。在大多數情況下，如果你不能把它們連到主地，那么你最好把它們去掉。

3.3 在手機PCB板設計時，應對以下幾個方面給予極大的重視 3.3.1 電源、地線的處理

既使在整個PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會使產品的性能下降，有時甚至影響到產品的成功率。所以對電、地線的布線要認真對待，把電、地線所產生的噪音干擾降到最低限度，以保證產品的質量。對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因，現只對降低式抑制噪音作以表述：

(1)、眾所周知的是在電源、地線之間加上去耦電容。

(2)、盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關系是：地線＞電源線＞信號線，通常信號線寬為：0.2～0.3mm,最經細寬度可達0.05～0.07mm,電源線為1.2～2.5 mm。對數字電路的PCB可用寬的地導線組成一個回路, 即構成一個地網來使用(模擬電路的地不能這樣使用)

(3)、用大面積銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影?，電源，地線各占用一層。

3.3.2 數字電路與模擬電路的共地處理

現在有許多PCB不再是單一功能電路（數字或模擬電路），而是由數字電路和模擬電路混合構成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線盡可能遠離敏感的模擬電路器件，對地線來說，整人PCB對外界只有一個結點，所以必須在PCB內部進行處理數、模共地的問題，而在板內部數字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。數字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統設計來決定。

3.3.3 信號線布在電（地）層上

在多層印制板布線時，由于在信號線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電（地）層上進行布線。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。

3.3.4 大面積導體中連接腿的處理

在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少。多層板的接電（地）層腿的處理相同。

3.3.5 布線中網絡系統的作用

在許多CAD系統中，布線是依據網絡系統決定的。網格過密，通路雖然有所增加，但步進太小，圖場的數據量過大，這必然對設備的存貯空間有更高的要求，同時也對象計算機類電子產品的運算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網格過疏，通路太少對布通率的影響極大。所以要有一個疏密合理的網格系統來支持布線的進行。標準元器件兩腿之間的距離為0.1英寸(2.54mm),所以網格系統的基礎一般就定為0.1英寸(2.54 mm)或小于0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。

3.4 進行高頻PCB設計的技巧和方法如下： 3.4.1 傳輸線拐角要采用45°角，以降低回損

3.4.2 要采用絕緣常數值按層次嚴格受控的高性能絕緣電路板。這種方法有利于對絕緣材料與鄰近布線之間的電磁場進行有效管理。

3.4.3 要完善有關高精度蝕刻的PCB設計規(guī)范。要考慮規(guī)定線寬總誤差為+/-0.0007英寸、對布線形狀的下切(undercut)和橫斷面進行管理并指定布線側壁電鍍條件。對布線(導線)幾何形狀和涂層表面進行總體管理，對解決與微波頻率相關的趨膚效應問題及實現這些規(guī)范相當重要。

3.4.4 突出引線存在抽頭電感，要避免使用有引線的組件。高頻環(huán)境下，最好使用表面安裝組件。

3.4.5 對信號過孔而言，要避免在敏感板上使用過孔加工(pth)工藝，因為該工藝會導致過孔處產生引線電感。

3.4.6 要提供豐富的接地層。要采用模壓孔將這些接地層連接起來防止3維電磁場對電路板的影響。

3.4.7 要選擇非電解鍍鎳或浸鍍金工藝，不要采用HASL法進行電鍍。這種電鍍表面能為高頻電流提供更好的趨膚效應(圖2)。此外，這種高可焊涂層所需引線較少，有助于減少環(huán)境污染。

3.4.8 阻焊層可防止焊錫膏的流動。但是，由于厚度不確定性和絕緣性能的未知性，整個板表面都覆蓋阻焊材料將會導致微帶設計中的電磁能量的較大變化。一般采用焊壩(solder dam)來作阻焊層。的電磁場。這種情況下，我們管理著微帶到同軸電纜之間的轉換。在同軸電纜中，地線層是環(huán)形交織的，并且間隔均勻。在微帶中，接地層在有源線之下。這就引入了某些邊緣效應，需在設計時了解、預測并加以考慮。當然，這種不匹配也會導致回損，必須最大程度減小這種不匹配以避免產生噪音和信號干擾。

3.5 電磁兼容性設計

電磁兼容性是指電子設備在各種電磁環(huán)境中仍能夠協調、有效地進行工作的能力。電磁兼容性設計的目的是使電子設備既能抑制各種外來的干擾，使電子設備在特定的電磁環(huán)境中能夠正常工作，同時又能減少電子設備本身對其它電子設備的電磁干擾。

3.5.1 選擇合理的導線寬度

由于瞬變電流在印制線條上所產生的沖擊干擾主要是由印制導線的電感成分造成的，因此應盡量減小印制導線的電感量。印制導線的電感量與其長度成正比，與其寬度成反比，因而短而精的導線對抑制干擾是有利的。時鐘引線、行驅動器或總線驅動器的信號線常常載有大的瞬變電流，印制導線要盡可能地短。對于分立元件電路，印制導線寬度在1.5mm左右時，即可完全滿足要求；對于集成電路，印制導線寬度可在0.2～1.0mm之間選擇。

3.5.2 采用正確的布線策略

采用平等走線可以減少導線電感，但導線之間的互感和分布電容增加，如果布局允許，最好采用井字形網狀布線結構，具體做法是印制板的一面橫向布線，另一面縱向布線，然后在交叉孔處用金屬化孔相連。

3.5.3 為了抑制印制板導線之間的串擾，在設計布線時應盡量避免長距離的平等走線，盡可能拉開線與線之間的距離，信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設置一根接地的印制線，可以有效地抑制串擾。

3.5.4 為了避免高頻信號通過印制導線時產生的電磁輻射，在印制電路板布線時，還應注意以下幾點：

（1）盡量減少印制導線的不連續(xù)性，例如導線寬度不要突變，導線的拐角應大于90度禁止環(huán)狀走線等。

（2）時鐘信號引線最容易產生電磁輻射干擾，走線時應與地線回路相靠近，驅動器應緊挨著連接器。

（3）總線驅動器應緊挨其欲驅動的總線。對于那些離開印制電路板的引線，驅動器應緊緊挨著連接器。

（4）數據總線的布線應每兩根信號線之間夾一根信號地線。最好是緊緊挨著最不重要的地址引線放置地回路，因為后者常載有高頻電流。

（5）在印制板布置高速、中速和低速邏輯電路時，應按照圖1的方式排列器件。

3.5.5 抑制反射干擾

為了抑制出現在印制線條終端的反射干擾，除了特殊需要之外，應盡可能縮短印制線的長度和采用慢速電路。必要時可加終端匹配，即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。根據經驗，對一般速度較快的TTL電路，其印制線條長于10cm以上時就應采用終端匹配措施。匹配電阻的阻值應根據集成電路的輸出驅動電流及吸收電流的最大值來決定。

3.5.6 電路板設計過程中采用差分信號線布線策略

布線非?？拷牟罘中盘枌ο嗷ブg也會互相緊密耦合，這種互相之間的耦合會減小EMI發(fā)射，通常(當然也有一些例外)差分信號也是高速信號，所以高速設計規(guī)則通常也都適用于差分信號的布線，特別是設計傳輸線的信號線時更是如此。這就意味著我們必須非常謹慎地設計信號線的布線，以確保信號線的特征阻抗沿信號線各處連續(xù)并且保持一個常數。在差分線對的布局布線過程中，我們希望差分線對中的兩個PCB線完全一致。這就意味著，在實際應用中應該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗并且布線的長度也完全一致。差分PCB線通?？偸浅蓪Σ季€，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數不變。通常情況下，差分線對的布局布線總是盡可能地靠近。

本文來自: DZ3W.COM 原h(huán)ttp://

文網址：