第一篇：《數(shù)字電路與邏輯設(shè)計(jì)》考試大綱

《數(shù)字電路與邏輯設(shè)計(jì)》考試大綱

（一）基本要求

1.掌握二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制及其轉(zhuǎn)換方法，掌握常用編碼及其表示十進(jìn)制數(shù)的方法，掌握邏輯代數(shù)的邏輯運(yùn)算、公式和規(guī)則，掌握邏輯函數(shù)及其表示方法，掌握邏輯函數(shù)的化簡(jiǎn)方法；

2.掌握TTL、CMOS邏輯門的邏輯功能、電氣特性、應(yīng)用和使用注意事項(xiàng)；

3.掌握組合邏輯電路的特點(diǎn)，掌握用傳統(tǒng)方法分析和設(shè)計(jì)組合邏輯電路，重點(diǎn)掌握常見(jiàn)中規(guī)模組合邏輯器件（MSI）（譯碼器、數(shù)據(jù)選擇器、運(yùn)算電路）的邏輯功能和應(yīng)用，了解組合邏輯電路中的冒險(xiǎn)現(xiàn)象；

4.掌握觸發(fā)器的分類和邏輯功能，重點(diǎn)掌握主從型、邊沿型觸發(fā)器的特點(diǎn)和應(yīng)用；

5.掌握時(shí)序邏輯電路的特點(diǎn)，掌握時(shí)序邏輯電路的分析方法和設(shè)計(jì)方法，重點(diǎn)掌握常見(jiàn)中規(guī)模時(shí)序邏輯器件（MSI）（CT74160、CT74161、CT74163、CT7490、CT74194）的邏輯功能和用SSI、MSI器件構(gòu)成任意模值計(jì)數(shù)分頻器的方法；

6.熟悉半導(dǎo)體存儲(chǔ)器（SAM、ROM、RAM）的結(jié)構(gòu)特點(diǎn)、工作原理和擴(kuò)展方法，掌握ROM、PROM陣列在組合邏輯設(shè)計(jì)中的應(yīng)用；了解可編程邏輯陣列（PLA）實(shí)現(xiàn)組合和時(shí)序邏輯的方法；

7.掌握脈沖信號(hào)和脈沖電路的特點(diǎn)，掌握施密特觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等脈沖電路的應(yīng)用，掌握用555定時(shí)器構(gòu)成的施密特觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等脈沖電路的工作原理、波形分析及主要參數(shù)的估算。

（二）指定參考書(shū)：

《數(shù)字電路與邏輯設(shè)計(jì)》 鄒虹主編 人民郵電出版社 2008

第二篇：數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)報(bào)告

實(shí)驗(yàn) 報(bào)告書(shū)

課程名稱

數(shù)字電路與邏輯設(shè)計(jì)

專

業(yè)

計(jì)算機(jī)科學(xué)與技術(shù)

班

級(jí)

姓

名

劉

騰

飛

學(xué)

號(hào)

09030234

指導(dǎo)教師

王

丹

志

成績(jī)

2010年 年 11月 月 10 日

實(shí)驗(yàn)題目：

譯碼器、數(shù)據(jù)選擇器及其應(yīng)用

一、實(shí)驗(yàn)?zāi)康?1、掌握中規(guī)模集成譯碼器與數(shù)據(jù)選擇器的邏輯功能與使用方法

2、熟悉數(shù)碼管的使用 3、學(xué)習(xí)用數(shù)據(jù)選擇器構(gòu)成組合邏輯電路的方法 二、實(shí)驗(yàn)原理 1 1、中規(guī)模集成譯碼器 74 LS 138

74LS138是集成3線－8線譯碼器，在數(shù)字系統(tǒng)中應(yīng)用比較廣泛。圖-1是其引腳排列。其中 A2、A1、A0為地址輸入端，0Y～ 7Y為譯碼輸出端，S1、2S、3S為使能端。

圖-1 74LS138真值表圖-2如下：

圖-2 74HC138工作原理為：當(dāng)S1=1，S— 2+S — 3=0時(shí)，器件使能，電路完成譯碼功能，輸出低電平有效。當(dāng)S=0，S— 2+S — 3=X時(shí)，或S1=1, S— 2+S — 3=1,譯碼器被禁止，所有輸出同時(shí)為1 2 2、雙4 4 選1 1 數(shù)據(jù)選擇器

74LS153 ?

所謂雙4選1數(shù)據(jù)選擇器就是在一塊集成芯片上有兩個(gè)4選1數(shù)據(jù)選擇器。引腳排列如圖-3所示，功能表如圖-4所示。

圖-3

輸入 輸出 S—

A1 A0 Q 1 0 0 0 0 X 0 0 1 1 X 0 1 0 1 0 D0 D1 D2 D3 圖-4

1S—、2S — 為兩個(gè)獨(dú)立的使能端；A1、A0為兩個(gè)公用的地址輸入端；1D0~1D3和2D0~2D3分別為兩個(gè)4選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端；Q1、Q2為兩個(gè)輸出端。

當(dāng)使能端1S—（2S —）=1時(shí)，多路開(kāi)關(guān)被禁止，無(wú)輸出，Q=0。

當(dāng)使能端1S—（2S —）=0時(shí)，多路開(kāi)關(guān)正常工作，根據(jù)地址碼A1、A0的狀態(tài)，將相應(yīng)的數(shù)據(jù)D0~D3送到輸出端Q。3、8 8 選1 1 數(shù)據(jù)選擇器 74LS151

74LS151為互補(bǔ)輸出的8選1數(shù)據(jù)選擇器，引腳排列如圖-5所示，功能表如圖-6所示。

圖-5

圖-6 選擇控制端（地址端）為A2~A0，按二進(jìn)制譯碼，從8個(gè)輸入數(shù)據(jù)D0~D7中，選擇一個(gè)需要的數(shù)據(jù)送到輸出端Q，S— 為使能端，低電平有效。

使能端S— =1時(shí)，不論A2~A0狀態(tài)如何，均無(wú)輸出，多路開(kāi)關(guān)被禁止。

使能端S— =0時(shí)，多路開(kāi)關(guān)正常工作，根據(jù)地址碼A2、A1、A0的狀態(tài)選擇D0~D7中某一個(gè)通道的數(shù)據(jù)輸送到輸出端Q。

三、實(shí)驗(yàn)設(shè)備及器件 ●

硬件：PC機(jī)一臺(tái) ●

軟件：QuartusⅡ5.0集成開(kāi)發(fā)環(huán)境 四、實(shí)驗(yàn)內(nèi)容 1.使用74LS138實(shí)現(xiàn)邏輯函數(shù) F=A’B’C’+AB’C’+ABC 2.使用74LS151實(shí)現(xiàn)邏輯函數(shù) F=AB’+A’B+AB 3.使用74LS153實(shí)現(xiàn)邏輯函數(shù) F=A’BC+AB’C+ABC’+ABC

五、實(shí) 驗(yàn)過(guò)程 1、使用74LS138實(shí)現(xiàn)邏輯函數(shù) F=A’B’C’+AB’C’+ABC ① 由74LS138功能表（圖-1）可知電路圖連接如圖-7所示

圖-7 ② 經(jīng)編譯檢查無(wú)錯(cuò)（圖-8）

圖-8

③ 對(duì)其進(jìn)行仿真，設(shè)置好一定仿真時(shí)間區(qū)域與輸入波形后啟動(dòng)仿真器得仿真結(jié)果如圖-9

圖-9 2、使用74LS151實(shí)現(xiàn)邏輯函數(shù)F=AB’+A’B+AB

①將輸入變量C、B、A作為8選1數(shù)據(jù)選擇器的地址碼A2、A1、A0。使8選1數(shù)據(jù)選擇器的各個(gè)數(shù)據(jù)輸入D0~D7分別與函數(shù)F的輸出值一一對(duì)應(yīng)，即A2A1A0=CBA、D0=D2=D3=0、D0=D4=D5=D6=D7=1則輸出Q便實(shí)現(xiàn)了函數(shù)AB’+A’B+AB接線圖如圖-10

圖-10 ②經(jīng)編譯檢查無(wú)錯(cuò)（圖-11）

圖-11 ③對(duì)其進(jìn)行仿真，設(shè)置好一定仿真時(shí)間區(qū)域與輸入波形后啟動(dòng)仿真器得仿真結(jié)果如圖-12

圖-12 3、使用74LS153實(shí)現(xiàn)邏輯函數(shù) F=A’BC+AB’C+ABC’+ABC

①函數(shù)F有3個(gè)輸入變量A、B、C，而數(shù)據(jù)選擇器有2個(gè)地址端A1、A0少于數(shù)據(jù)函數(shù)輸入變量個(gè)數(shù)，在設(shè)計(jì)時(shí)可任選A接A1，B接A0。接線如圖-13

圖-13

②經(jīng)編譯檢查無(wú)錯(cuò)如圖-14

圖-14 ③對(duì)其進(jìn)行仿真，設(shè)置好一定仿真時(shí)間區(qū)域與輸入波形后啟動(dòng)仿真器得仿真結(jié)果如圖-15

圖-15 六、實(shí)驗(yàn)心得 通過(guò)這次試驗(yàn)，我熟練掌握了74LS138譯碼器、74LS151和74LS153數(shù)據(jù)選擇器的使用特點(diǎn)和方法。加強(qiáng)了對(duì)這些知識(shí)的了解，熟練掌握了QuartusⅡ5.0集成開(kāi)發(fā)環(huán)境的使用。

第三篇：數(shù)字電路與邏輯設(shè)計(jì)教學(xué)大綱

《數(shù)字電路與邏輯設(shè)計(jì)》教學(xué)大綱

適用專業(yè)：通信工程、信息工程、自動(dòng)化、測(cè)控技術(shù)與儀器、電氣工程及其自動(dòng)化 課程類別：專業(yè)基礎(chǔ)課 先修課程：電路原理 總 學(xué) 時(shí)：66 學(xué)

分：3 考核方式：考試

一、課程的性質(zhì)與任務(wù)

本課程是信息工程、通信工程、自動(dòng)化、測(cè)控技術(shù)與儀器和電氣工程及其自動(dòng)化專業(yè)學(xué)生必修的技術(shù)基礎(chǔ)課程，是一門實(shí)踐性很強(qiáng)的課程。通過(guò)本課程的學(xué)習(xí)，使學(xué)生掌握數(shù)字邏輯和數(shù)字系統(tǒng)的基礎(chǔ)知識(shí)、基本分析方法和設(shè)計(jì)方法，培養(yǎng)使用標(biāo)準(zhǔn)邏輯器件的能力，初步了解可編程器件的知識(shí)，為深入學(xué)習(xí)后續(xù)課程和從事數(shù)字技術(shù)實(shí)際工作打下良好基礎(chǔ)。

二、課程內(nèi)容、基本要求與學(xué)時(shí)分配

1、緒論（2學(xué)時(shí)）

了解數(shù)字信號(hào)與模擬信號(hào)的定義與區(qū)別； 掌握各種數(shù)制間的轉(zhuǎn)換； 了解常用的各種碼制； 了解數(shù)字電路的分類；

2、邏輯函數(shù)及其化簡(jiǎn)（6學(xué)時(shí)）掌握布爾代數(shù)的運(yùn)算規(guī)則；

掌握邏輯變量與邏輯函數(shù)的表示方法； 掌握邏輯函數(shù)的公式法化簡(jiǎn)法；

掌握卡諾圖的繪制方法和用圖解法化簡(jiǎn)邏輯函數(shù)；

3、集成邏輯門（6學(xué)時(shí)）

了解晶體管的開(kāi)關(guān)特性；

了解TTL集成邏輯門的外部特性； 了解CMOS集成邏輯門的外部特性；

4、組合邏輯電路（8學(xué)時(shí)）掌握組合邏輯電路的分析方法；

掌握用邏輯門電路設(shè)計(jì)組合邏輯電路的方法； 掌握用中規(guī)模集成電路設(shè)計(jì)組合邏輯電路的方法； 了解組合邏輯電路的冒險(xiǎn)現(xiàn)象；

5、觸發(fā)器（8學(xué)時(shí)）

掌握各類觸發(fā)器的特征方程和功能描述方法； 掌握基本觸發(fā)器和鐘控觸發(fā)器的工作原理； 了解主從觸發(fā)器和邊沿觸發(fā)器的工作原理；

6、時(shí)序邏輯電路（8學(xué)時(shí)）

掌握同步、異步時(shí)序邏輯電路的分析方法； 了解常用集成時(shí)序邏輯器件的使用方法；

掌握用小規(guī)模IC器件和中規(guī)模IC器件設(shè)計(jì)同步時(shí)序邏輯電路的方法； 了解異步時(shí)序邏輯電路的設(shè)計(jì)方法。

7、半導(dǎo)體存儲(chǔ)器（2學(xué)時(shí)）

了解隨機(jī)存取存儲(chǔ)器和只讀存儲(chǔ)器的工作原理； 掌握隨機(jī)存儲(chǔ)器的擴(kuò)展方法；

了解用只讀存儲(chǔ)器設(shè)計(jì)組合邏輯函數(shù)的方法；

8、可編程邏輯器件及其應(yīng)用（2學(xué)時(shí)）

初步了解可編程邏輯陣列、通用陣列邏輯（GAL）、復(fù)雜可編程邏輯器件（CPLD）、現(xiàn)場(chǎng)可編程門陣列（FPGA）的結(jié)構(gòu)特點(diǎn)和工作原理

9、脈沖單元電路（2學(xué)時(shí)）了解自激多諧振蕩器的工作原理； 了解單穩(wěn)觸發(fā)器的功能；

了解555時(shí)基電路的結(jié)構(gòu)特點(diǎn)和應(yīng)用；

10、模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器（4學(xué)時(shí)）了解數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的基本原理； 了解常用數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的特性

本課程的理論教學(xué)時(shí)數(shù)為48學(xué)時(shí)，2.5學(xué)分。

三、課程的其他教學(xué)環(huán)節(jié)

本課程安排有實(shí)驗(yàn)教學(xué)環(huán)節(jié)18學(xué)時(shí)，0.5學(xué)分。

四、參考教材

1、《數(shù)字電子技術(shù)》龐學(xué)民主編 清華大學(xué)出版社 2005年

2、《數(shù)字電路邏輯設(shè)計(jì)》王毓銀主編 高等教育出版社 1999年

3、《電子技術(shù)基礎(chǔ)》數(shù)字部分（第四版）康華光主編 高等教育出版社 2000年

4、《數(shù)字邏輯與數(shù)字系統(tǒng)》白中英、岳怡、鄭巖編著 科學(xué)出版社 1998年

五、說(shuō)明

本課程在教學(xué)方法上采用講授理論與實(shí)驗(yàn)動(dòng)手相結(jié)合的形式進(jìn)行，以便學(xué)生更好的理解所學(xué)的理論知識(shí)。在理論教學(xué)過(guò)程中，要注重方法的講解，以提高學(xué)生分析問(wèn)題、解決問(wèn)題的能力。

大綱執(zhí)筆人：劉煒

大綱審定人：張廣忠 2006年3月31日

第四篇：《數(shù)字電路與邏輯設(shè)計(jì)》(網(wǎng)絡(luò))教學(xué)大綱

《脈沖與數(shù)字電路》教學(xué)大綱（計(jì)算機(jī)類）

一、課程性質(zhì)、地位和作用

《脈沖與數(shù)字電路》是通信專業(yè)、電子工程專業(yè)的一門重要專業(yè)技術(shù)基礎(chǔ)課，屬核心必修課。本課程理論嚴(yán)謹(jǐn)、實(shí)踐性和應(yīng)用性強(qiáng)。其任務(wù)在于研究數(shù)字邏輯電路和脈沖電路的基本概念、基本理論和電路的分析與設(shè)計(jì)方法，為后續(xù)課程提供必要的理論基礎(chǔ)，并為學(xué)生畢業(yè)后從事日新月異發(fā)展的數(shù)字電子科學(xué)技術(shù)提供一定的適應(yīng)能力與基礎(chǔ)。

二、課程教學(xué)對(duì)象、目的和要求

計(jì)算機(jī)類專業(yè)課程教學(xué)目的及要求：

（一）從內(nèi)容上，應(yīng)使學(xué)生牢固掌握各種進(jìn)制數(shù)的相互轉(zhuǎn)換；數(shù)字系統(tǒng)中常用的編碼；邏輯代數(shù)的基本公式、定理及運(yùn)算規(guī)則；邏輯函數(shù)的公式法和卡諾圖法化簡(jiǎn)；中小規(guī)模組合邏輯電路、時(shí)序邏輯電路的分析與設(shè)計(jì)方法。了解常用集成邏輯器件、可編程邏輯器件、存儲(chǔ)器及模數(shù)與數(shù)模轉(zhuǎn)換器的功能及其應(yīng)用等內(nèi)容。

（二）從能力方面，應(yīng)使學(xué)生在學(xué)習(xí)本課程理論知識(shí)的同時(shí)，重視和加強(qiáng)實(shí)踐訓(xùn)練，注重應(yīng)用能力的培養(yǎng)，使理論和實(shí)踐緊密結(jié)合，在實(shí)踐訓(xùn)練中逐步學(xué)會(huì)分析、查尋和排除故障的方法，培養(yǎng)正確選用集成器件進(jìn)行邏輯設(shè)計(jì)和解決實(shí)際問(wèn)題的能力。

（三）從教學(xué)方法上，著重基本概念的解釋，引導(dǎo)學(xué)生正確應(yīng)用所學(xué)知識(shí)，分析和解決實(shí)際問(wèn)題。

三、相關(guān)課程及關(guān)系

本課程的先修課程包括“電路分析基礎(chǔ)”、“電子線路”等，本課程的學(xué)習(xí)應(yīng)在學(xué)生掌握一定電子電路知識(shí)的基礎(chǔ)上進(jìn)行。與此同時(shí)，本課程為后續(xù)的“單片機(jī)”、“EDA”、“微機(jī)接口技術(shù)”、“數(shù)字信號(hào)處理”等課程打下了必要的理論基礎(chǔ)。

四、課程內(nèi)容及學(xué)時(shí)分配（*表示不作主要要求）

總學(xué)時(shí)：56學(xué)時(shí)

（一）數(shù)制與編碼：3學(xué)時(shí)

1、數(shù)的各種進(jìn)制及相互轉(zhuǎn)換

2、數(shù)子系統(tǒng)中的常用編碼

—1—

3、二進(jìn)制數(shù)的負(fù)數(shù)表示法（原碼、反碼、補(bǔ)碼）

要求學(xué)生掌握：不同數(shù)制間的相互轉(zhuǎn)換、常用編碼及二進(jìn)制數(shù)的負(fù)數(shù)表示法。

（二）邏輯代數(shù)基礎(chǔ)：10學(xué)時(shí)

1、邏輯代數(shù)的基本公式和運(yùn)算規(guī)則

2、邏輯函數(shù)及其表示方法

3、邏輯函數(shù)的公式化簡(jiǎn)法

4、邏輯函數(shù)的卡洛圖化簡(jiǎn)法

要求學(xué)生理解：最小項(xiàng)和相鄰項(xiàng)的意義；最大項(xiàng)與最小項(xiàng)關(guān)系及性質(zhì)；任意項(xiàng)、約束項(xiàng)、無(wú)關(guān)項(xiàng)的概念。掌握：邏輯代數(shù)中的基本邏輯運(yùn)算、基本定律、基本公式和用卡諾圖。重點(diǎn)掌握：邏輯函數(shù)的公式法和卡洛圖法化簡(jiǎn)。

（三）集成邏輯門：4學(xué)時(shí)

1、基本邏輯門電路

2、TTL集成邏輯門

3、*CMOS集成邏輯門

4、*TTL電路與CMOS電路的接口

要求學(xué)生了解：二極管、三極管的開(kāi)關(guān)特性及分立元件門電路；各類集成邏輯門電路使用中應(yīng)注意的問(wèn)題。掌握：TTL集成邏輯門的邏輯功能、外特性及相關(guān)參數(shù)；CMOS集成門邏輯門的邏輯功能及特點(diǎn)。

（四）組合邏輯電路：10學(xué)時(shí)

1、組合邏輯電路分析（SSI、MSI）

2、組合邏輯電路設(shè)計(jì)（SSI、MSI）

3、常用集成組合邏輯器件

4、*組合電路的競(jìng)爭(zhēng)冒險(xiǎn)

要求學(xué)生了解：組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)產(chǎn)生的原因和消除的方法；掌握：組合邏輯電路分析（SSI、MSI）；常用集成組合邏輯器件的功能、應(yīng)用及函數(shù)表達(dá)式；SSI設(shè)計(jì)組合邏輯電路的方法（輸入端只允許有原變量，器件數(shù)最少（補(bǔ)充））。重點(diǎn)掌握：MSI設(shè)計(jì)組合邏輯電路的方法（比較法、擴(kuò)展法、降維圖法（補(bǔ)充））。

（五）集成觸發(fā)器：：8學(xué)時(shí)

1、基本觸發(fā)器（同步R-S、D、J-K、T、T?）

—2—

2、主從觸發(fā)器（R-S、J-K）

3、邊沿觸發(fā)器（R-S、D；J-K；傳輸門構(gòu)成的邊沿觸發(fā)器）

4、不同類型觸發(fā)器的相互轉(zhuǎn)換

要求學(xué)生深刻理解：同步觸發(fā)器的空翻現(xiàn)象；同步清零與異步清零；主從JK觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象；不同類型觸發(fā)器的工作原理及各自的特點(diǎn)。牢固掌握：同步、主從、邊沿觸發(fā)器的邏輯功能、特性表、特性方程、狀態(tài)圖及時(shí)序波形的畫法。

（六）時(shí)序邏輯電路：12學(xué)時(shí)

1、時(shí)序邏輯電路概述

2、時(shí)序邏輯電路分析（同步、異步）

3、同步時(shí)序邏輯電路設(shè)計(jì)

4、*異步時(shí)序邏輯電路設(shè)計(jì)

5、*序列信號(hào)發(fā)生器

要求學(xué)生深刻理解：數(shù)碼寄存器、移位寄存器、加法計(jì)數(shù)器、減法計(jì)數(shù)器、移存型計(jì)數(shù)器的定義及工作原理。牢固掌握：同步、異步時(shí)序電路的特點(diǎn)、功能描述和分析方法；同步時(shí)序電路的設(shè)計(jì)，中規(guī)模集成器件實(shí)現(xiàn)任意模值計(jì)數(shù)（分頻）器）。

（七）數(shù)模和模數(shù)轉(zhuǎn)換器：4學(xué)時(shí)

1、D/A轉(zhuǎn)換器

2、A/D轉(zhuǎn)換器

要求學(xué)生了解：D/A、A／D轉(zhuǎn)換器的電路結(jié)構(gòu)、工作原理及性能指標(biāo)。

（八）半導(dǎo)體存儲(chǔ)器：4學(xué)時(shí)

1、順序存取存貯器（SAM）

2、隨機(jī)存取存儲(chǔ)器（RAM）

3、只讀存儲(chǔ)器（ROM）

要求學(xué)生了解：各類存儲(chǔ)器的電路結(jié)構(gòu)和工作原理；用ROM 實(shí)現(xiàn)組合邏輯函數(shù)的方法。掌握：存儲(chǔ)器容量的字?jǐn)U展和位擴(kuò)展方法。

（九）可編程邏輯器件：2學(xué)時(shí)

1、可編程邏輯器件（PAL）

2、通用陣列邏輯(GAL)

3、*現(xiàn)場(chǎng)可編程門陣列（FPGA）

—3—

4、*在系統(tǒng)可編程邏輯器件（ISP-PLD）

要求學(xué)生了解：可編程邏輯器件的基本結(jié)構(gòu)和工作原理。

五、實(shí)踐教學(xué)環(huán)節(jié)

《脈沖與數(shù)字電路》單獨(dú)開(kāi)設(shè)實(shí)驗(yàn)課，本大綱僅適用于理論課程。

六、作業(yè)（習(xí)題）要求

要求每章節(jié)結(jié)束后布置相應(yīng)的作業(yè)，作業(yè)量以中等程度學(xué)生在二小時(shí)左右完成為宜。

七、考核

本科課程采用閉卷考試，內(nèi)容包括教學(xué)大綱所列全部?jī)?nèi)容，以大綱所列重點(diǎn)為主。

八、教材與主要參考書(shū)

（一）推薦使用教材： 楊志忠主編

《數(shù)字電子技術(shù)基礎(chǔ)》

高等教育出版社

（二）主要參考書(shū)目： 閻石主編

《數(shù)字電子技術(shù)基礎(chǔ)》

高等教育出版社

王毓銀編

《數(shù)字電路邏輯設(shè)計(jì)》

高等教育出版社 劉寶琴編

《數(shù)字電路與系統(tǒng)》

清華大學(xué)出版社

—4—

第五篇：數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)總結(jié)報(bào)告

第二次實(shí)驗(yàn)是Quartus11原理圖輸入法設(shè)計(jì)，由于是第一次使用Quartus11軟件，實(shí)驗(yàn)中遇到了不少問(wèn)題，總結(jié)起來(lái)主要有以下幾個(gè)：（1）在創(chuàng)建工程并且編譯通過(guò)之后得不到仿真波形

解決方法：經(jīng)過(guò)仔細(xì)檢查，發(fā)現(xiàn)在創(chuàng)建符號(hào)文件時(shí)，未對(duì)其重新命名，使得符號(hào)文件名與頂層文件的實(shí)體名一樣。在改變符號(hào)文件名之后成功的得到了仿真波形。

（2)得到的仿真波形過(guò)于緊密不便于觀察

解決方法：重新對(duì)仿真域的時(shí)間進(jìn)行設(shè)定，并且對(duì)輸入信號(hào)的周期做相應(yīng)的調(diào)整，最終得到了疏密有致的仿真波形。

實(shí)驗(yàn)總結(jié)及心得體會(huì)

通過(guò)本次實(shí)驗(yàn)我初步掌握了Quartus11的使用方法，并且熟悉了電路板的使用。在實(shí)驗(yàn)具體操作的過(guò)程中，對(duì)理論知識(shí)（半加器和全加器）也有了更近一步的理解，真正達(dá)到了理論指導(dǎo)實(shí)踐，實(shí)踐檢驗(yàn)理論的目的。

實(shí)驗(yàn)操作中應(yīng)特別注意的幾點(diǎn)：

（1）剛開(kāi)始創(chuàng)建工程時(shí)選擇的目標(biāo)芯片一定要與實(shí)驗(yàn)板上的芯片相對(duì)應(yīng)。（2）連接電路時(shí)要注意保證線與端口連接好，并且注意不要畫到器件圖形符號(hào)的虛線框里面。

（3）頂層文件的實(shí)體名只能有一個(gè)，而且注意符號(hào)文件不能與頂層文件的實(shí)體名相同。

（4）保存波形文件時(shí)，注意文件名必須與工程名一致，因?yàn)樵诙啻螢橐粋€(gè)工程建立波形文件時(shí)，一定要注意保存時(shí)文件名要與工程名一致，否則不能得到正確的仿真結(jié)果。

（5）仿真時(shí)間區(qū)域的設(shè)定與輸入波形周期的設(shè)定一定要協(xié)調(diào)，否則得到波形可能不便于觀察或發(fā)生錯(cuò)誤。

心得體會(huì)：剛接觸使用一個(gè)新的軟件，實(shí)驗(yàn)前一定要做好預(yù)習(xí)工作，在具體的實(shí)驗(yàn)操作過(guò)程中一定要細(xì)心，比如在引腳設(shè)定時(shí)一定要做到“對(duì)號(hào)入座”，曾經(jīng)自己由于這一點(diǎn)沒(méi)做好耗費(fèi)了很多時(shí)間。實(shí)驗(yàn)中遇到的各種大小問(wèn)題基本都是自己獨(dú)立排查解決的，這對(duì)于自己獨(dú)立解決問(wèn)題的能力也是一個(gè)極大地提高和鍛煉，總之這次實(shí)驗(yàn)我獲益匪淺。

第三次實(shí)驗(yàn)是用

VHDL語(yǔ)言設(shè)計(jì)組合邏輯電路和時(shí)序邏輯電路，由于Quartus11軟件在之前已經(jīng)使用過(guò)，所以本實(shí)驗(yàn)的主要任務(wù)就是編寫與實(shí)驗(yàn)要求相對(duì)應(yīng)的VHDL程序。

總體來(lái)說(shuō)此次實(shí)驗(yàn)比較順利，基本沒(méi)有遇到什么問(wèn)題，但有幾點(diǎn)需要特別注意。首先是要區(qū)分實(shí)體名稱和結(jié)構(gòu)體名，這一點(diǎn)是程序編寫的關(guān)鍵。其次在時(shí)序邏輯電路的設(shè)計(jì)實(shí)驗(yàn)中時(shí)鐘的設(shè)置很關(guān)鍵，設(shè)置不當(dāng)?shù)脑挿抡娌ㄐ慰赡懿徽_。通過(guò)本次實(shí)驗(yàn)我初步學(xué)會(huì)用VHDL語(yǔ)言編寫一些簡(jiǎn)單的程序，同時(shí)也進(jìn)一步熟悉了Quartus11軟件的使用。

實(shí)驗(yàn)八

彩燈控制電路設(shè)計(jì)與實(shí)現(xiàn)

一、實(shí)驗(yàn)?zāi)康?/p>

1、進(jìn)一步了解時(shí)序電路設(shè)計(jì)方法

2、熟悉狀態(tài)機(jī)的設(shè)計(jì)方法

二、實(shí)驗(yàn)內(nèi)容

用VHDL語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)一個(gè)彩燈控制（八個(gè)發(fā)光二極管)電路，仿真并下載驗(yàn)證其功能。彩燈有兩種工作模式，可通過(guò)撥碼開(kāi)關(guān)或按鍵進(jìn)行切換。

（1）單點(diǎn)移動(dòng)模式：一個(gè)點(diǎn)在八個(gè)發(fā)光二極管上來(lái)回亮

（2）幕布式：從中間兩個(gè)點(diǎn)，同時(shí)向兩邊依次點(diǎn)亮直至全亮，然后再向中間點(diǎn)滅，依次往復(fù)。

三、實(shí)驗(yàn)設(shè)計(jì)編碼 LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY shine IS PORT(clk,a:IN STD_LOGIC;

b:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END shine;ARCHITECTURE struc OF shine IS SIGNAL temp:INTEGER RANGE 0 TO 49999999;SIGNAL switch:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL clkout:STD_LOGIC;BEGIN PROCESS(clk)BEGIN IF(clk'event and clk='1')THEN

IF temp=49999999 THEN

temp<=0;

ELSE temp<=temp+1;

END IF;

IF temp=49999999 THEN

clkout<='1';

ELSE clkout<='0';

END IF;END IF;END PROCESS;PROCESS(clkout)BEGIN

IF(clkout'event and clkout='1')THEN

switch<=switch+1;

END IF;END PROCESS;PROCESS(a,switch)BEGIN

IF(a='0')THEN

CASE switch IS

WHEN“0001” =>b<=“00000001”;

WHEN“0010” =>b<=“00000010”;

WHEN“0011” =>b<=“00000100”;

WHEN“0100” =>b<=“00001000”;

WHEN“0101” =>b<=“00010000”;

WHEN“0110” =>b<=“00100000”;

WHEN“0111” =>b<=“01000000”;

WHEN“1000” =>b<=“10000000”;

WHEN“1001” =>b<=“10000000”;

WHEN“1010” =>b<=“01000000”;

WHEN“1011” =>b<=“00100000”;

WHEN“1100” =>b<=“00010000”;

WHEN“1101” =>b<=“00001000”;

WHEN“1110” =>b<=“00000100”;

WHEN“1111” =>b<=“00000010”;

WHEN OTHERS =>b<=“00000000”;

END CASE;

ELSIF a='1' THEN

CASE switch IS

WHEN“0001” =>b<=“00011000”;

WHEN“0010” =>b<=“00111100”;

WHEN“0011” =>b<=“01111110”;

WHEN“0100” =>b<=“11111111”;

WHEN“0101” =>b<=“01111110”;

WHEN“0110” =>b<=“00111100”;

WHEN“0111” =>b<=“00011000”;

WHEN“1000” =>b<=“00000000”;

WHEN“1001” =>b<=“00011000”;

WHEN“1010” =>b<=“00111100”;

WHEN“1011” =>b<=“01111110”;

WHEN“1100” =>b<=“11111111”;

WHEN“1101” =>b<=“01111110”;

WHEN“1110” =>b<=“00111100”;

WHEN“1111” =>b<=“00011000”;

WHEN OTHERS =>b<=“00000000”;

END CASE;

END IF;

END PROCESS;END struc;此次實(shí)驗(yàn)的主要問(wèn)題是分頻器的設(shè)置，開(kāi)始并未設(shè)置分頻器，clk的頻率為50MHz，這個(gè)頻率過(guò)高，若直接用于提供時(shí)鐘，不但不能看清現(xiàn)象，還會(huì)因?yàn)橹芷谶^(guò)短導(dǎo)致輸出錯(cuò)誤，在加了一個(gè)50M的分頻器后，使作用的有效時(shí)鐘信號(hào)為1Hz。

四、實(shí)驗(yàn)總結(jié)

回顧本學(xué)期的四次實(shí)驗(yàn)，我的收獲頗豐，總結(jié)起來(lái)主要有以下幾點(diǎn)。

首先通過(guò)這幾次實(shí)驗(yàn)我掌握了Quarters11的使用，學(xué)會(huì)用VHDL語(yǔ)言編寫一些簡(jiǎn)單的程序，實(shí)現(xiàn)簡(jiǎn)單計(jì)數(shù)器和譯碼器的功能。在實(shí)驗(yàn)的過(guò)程中我對(duì)書(shū)本上的理論知識(shí)有了更進(jìn)一步的理解，如門電路的延遲對(duì)輸出波形的影響、冒險(xiǎn)現(xiàn)象的產(chǎn)生原因等，真正達(dá)到了理論指導(dǎo)實(shí)驗(yàn)，實(shí)驗(yàn)檢驗(yàn)理論的目的。

其次通過(guò)這幾次實(shí)驗(yàn)我深刻地意識(shí)到實(shí)驗(yàn)過(guò)程中注重細(xì)節(jié)的重要性。在Quartus11軟件的使用過(guò)程中有很多細(xì)節(jié)需要注意，比如引腳鎖定、輸入變量的周期設(shè)置等。曾經(jīng)自己就犯過(guò)一個(gè)錯(cuò)誤------在引腳鎖定之后沒(méi)有讓程序在運(yùn)行一遍，導(dǎo)致仿真完全正確，但下載到實(shí)驗(yàn)板上卻得不到正確的結(jié)果，因此而耗費(fèi)了很多時(shí)間。還有一次是保存波形文件時(shí)的一時(shí)疏忽將其命名為conut10,而工程名是count10，就是這樣一個(gè)小小的疏忽導(dǎo)致了自己怎么也得不到仿真波形。可以說(shuō)這幾次實(shí)驗(yàn)極大地磨練我細(xì)心認(rèn)真的實(shí)驗(yàn)品質(zhì)。

再次通過(guò)這幾次實(shí)驗(yàn)我的動(dòng)手能力和獨(dú)立解決問(wèn)題的能力也得到了不小的提高，實(shí)驗(yàn)中的很多問(wèn)題只能是在實(shí)驗(yàn)的具體操作過(guò)程中才能發(fā)現(xiàn)的，這些在預(yù)習(xí)的過(guò)程中都是沒(méi)有預(yù)想到的，都得自己臨場(chǎng)解決。比如最后一次實(shí)驗(yàn)需要增加一個(gè)時(shí)鐘分頻器，預(yù)習(xí)的時(shí)候自己根本沒(méi)有注意到這一點(diǎn)，都是自己在實(shí)驗(yàn)的過(guò)程中想辦法解決的。另外通過(guò)這幾次實(shí)驗(yàn)我對(duì)這種仿真型實(shí)驗(yàn)的設(shè)計(jì)思想也有一些體會(huì)，特別是用VHDL語(yǔ)言編寫代碼時(shí)，設(shè)計(jì)思想的簡(jiǎn)潔會(huì)給實(shí)驗(yàn)省去很多不便。

數(shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)總結(jié)報(bào)告

學(xué)院：電子工程

班級(jí)：2008211204

姓名：徐浩然

學(xué)號(hào)：08210999