第一篇：高速PCB線路串擾初探

高速PCB線路串擾初探

串擾可以定義為來自鄰近信號對某個信號通路的干擾。其耦合通路是以互容和互感為特征的。在高速PCB線路中串擾會改變系統(tǒng)總線的傳輸性能，串擾會將噪聲感

應(yīng)耦合到其他的傳輸線上，會降低信號的完整性，導致噪聲容限變小，過大的串擾會引電路的誤觸發(fā)，導致系統(tǒng)無法正常工作。隨著信號頻率變高，信號上升、下降

時間減小，PCB尺寸變小，布線密度加大等，都使串擾越來越成為一個值得注意的問題。

2、串擾產(chǎn)生原理

高速PCB線路之間的串擾既可以是由互電感產(chǎn)生的磁場耦合引起的，也可以是由互電容產(chǎn)生的電場耦合引起的。圖1是兩種耦合傳輸線串擾的模型，這里定義兩個

概念：近端串擾和遠端串擾，近端串擾是指在被干擾線上靠近干擾線驅(qū)動器的串擾，遠端串擾是指被干擾線上靠近干擾線接收端的串擾。

感性耦合是由于干擾源上的電流變化產(chǎn)生的磁場在被干擾對象上引起感應(yīng)電壓從而導致的干擾。圖1中線路ab上傳輸信號的磁場在線路cd上感應(yīng)出電壓，可以把干擾線看作變壓器的一次側(cè)，把被干擾線看作變壓器的二次側(cè)，被干擾線產(chǎn)生的電流在近端負載電阻和遠端負載電阻中流動。由互感耦合引起的各點波形如圖2(a)所示，圖2中Tp為傳輸線的延遲時間，Tr為驅(qū)動信號的上升時間。由圖2(a)可知遠端耦合產(chǎn)生一個負脈沖，其脈沖寬度為Tr，近端耦合存2TP時間展開，其幅度不變，但它們耦合串擾的總面積相等。串擾耦合總面積大小與LM(dIs/dt)、耦合長度成正比。

容性耦合是由于干擾源上的電壓變化在被干擾對象上引起感應(yīng)電流從而導致的干擾。由互容耦合引起的各點波形如圖2(b)所示，與互感耦合不同的地方是遠端耦合為正脈沖。其耦合串擾面積大小與CM[(dv/dt)、耦合長度成正比。

感性與容性共同耦合的串擾，實質(zhì)是兩種耦合串擾疊加的結(jié)果。由圖2可知，電感耦合和電容耦合串擾都試圖在近端d加強它們的效果(它們在d點的極性相同)，而在遠端c試圖抵消彼此的效果(它們在c點的極性相反)。近端串擾脈沖的幅度大小是常數(shù)，而脈沖寬度由耦合區(qū)域表示的傳播時間Tp的2倍。遠端脈沖的寬度

大約為干擾線上脈沖的上升時間Tr，幅度大小隨著耦合長度的增大而加大。正常條件下，在一個完整平面上，感性和容性的串擾電壓大小基本相等，在PCB線路

中帶狀線電路具有很好的感性和容性耦合平衡性，其遠端串擾??；對于微帶線路，與串擾相關(guān)的電場大部分穿過空氣，而不是其他的絕緣材料，因此容性串擾比感性

串小，導致其遠端耦合是一個負數(shù)。如果串擾是主要面對的問題，那么就把所有的敏感走線都布置成帶狀線。

由傳輸線理論可知，若PCB走線有恒定的特征阻抗Z0，如果它的終端阻抗匹配，就不會在這終端造成反射，但是終端阻抗不匹配就會造成反射。電壓反射系數(shù)為

其中RL是終端負載電阻。由式1可知，若RL=Z0，ρ=0，若終端開路(RL= ∞)，ρ=1，若終端短路(RL=0)，ρ=-1。在圖1中若近端終端電阻不匹配，會使近端串擾在遠端造成反射。為了消除近端串擾反射到遠端，可以通過在近端接入正確的終端匹配電阻，使ρ=0，消除反射。

3、串擾仿真

為了理解和研究串擾，尋找減小串擾的方法，使用Mentor Graphics公司的HyperLynx的LineSim仿真工具對串擾進行仿真。3.1 微帶線模型

微帶線模型參數(shù)設(shè)置如下：走線寬度為6 mil，間距為4 mil，走線距下方參考平面的高度是10 mil，相對介電系數(shù)為4.3，驅(qū)動器為“CMOS 3.3V

FAST”，微帶線的長度為55in。完成設(shè)置后，HyperLynx計算出微帶線的特征阻抗Z0為81.7ohms，傳輸延遲Tp為8.079ns。建

立的仿真模型如圖3所示，仿真結(jié)果如圖4所示。

仿真結(jié)果分析如下：圖4中A0是驅(qū)動信號波形，這個波形從0V上升到3.3V用了1ns時間。B0是干擾線遠端也就是8.079ns延遲之后的波形。A1 是被干擾線近端10Mohms終端電阻的波形，并在此處反射，它的寬度大約為16nS，也即是傳輸延遲Tp的2倍。

B1是遠端串擾波形，其中負脈沖部分是互容互感串擾疊加的結(jié)果，負脈沖之后的部分是近端反射到遠端的結(jié)果，其大小為A1點串擾的一半，這是由于81.7ohms傳輸線與81.7ohms遠端匹配電阻構(gòu)成分壓器所起怍用的結(jié)果。

3.2 用終端匹配微帶線

參數(shù)設(shè)置與微帶線模型相同，只是被干擾線近端終端匹配電阻由原來的10M ohms改為81.7ohms，建立的仿真模型如圖5所示。由于傳輸線電阻與終端電阻匹配，從前面的分析可知近端串擾不會在遠端造成反射，仿真波形如圖6 所示，從圖6中可以看B1點負脈沖之后沒有了近端的反射串擾，大大改善了遠端的總串擾。

3.3 帶狀線模型

使有帶狀線仿真，這里使用的走線尺寸與微帶線模型相同，建立的仿真模型如圖7所示。由于走線處于帶狀線中，所以走線的一些性質(zhì)發(fā)生了變化，特征阻抗Z0變 為64 ohms，傳輸延遲Tp變?yōu)?.663ns。從仿真結(jié)果圖8中可以看出B1沒有負脈沖，只剩下近端的反射串擾，也就是說在帶狀線環(huán)境中，串擾的容性成分與 感性的成分一樣大而方向相反，它們相互抵消。

3.4 改變耦合長度、走線到參考平面層高度

改變耦合長度，仿真模型采用圖3中的模型，圖9中a、b、c曲線分別為傳輸線長度為27.5in、55in、110in的遠端串擾，從圖9中看出隨著耦合

長度的增加，負脈沖的幅度也不斷增加，但是脈沖寬度不變，等于信號的上升時間Tr。近端串擾脈沖的幅度不變，但是脈沖寬度隨著耦合區(qū)域的長度增大而增大。

在圖3所示的仿真模型中改變走線到參考平面層高度為5mil，圖10中a1、b1為原來間距到參考平面層高度為10mil的串擾，A1、B1為改變高度后 的串擾，從圖10可知減少間距到參考平面層的高度，可以減少串擾。

4、結(jié)束語

串擾在高速PCB線路設(shè)計中是一個不可忽視的問題，正越來越來受到關(guān)注。通過對串擾產(chǎn)生原理及特點的分析，可知采取走線布置在帶狀線環(huán)境中，利用近端阻抗匹配，縮短傳輸線的耦合長度，減少走線到參考平面層的高度等方法可以減小串擾。此外還有學者提出走防護線減小串擾的方法，但這種方法在高速PCB設(shè)計中還存在較大的爭議。

第二篇：高速PCB設(shè)計心得

一：前言

隨著PCB系統(tǒng)的向著高密度和高速度的趨勢不斷的發(fā)展，電源的完整性問題，信號的完整性問題（SI），以及EMI，EMC的問題越來越突出，嚴重的影響了系統(tǒng)的性能甚至功能的實現(xiàn)。所謂高速并沒有確切的定義，當然并不單單指時鐘的速度，還包括數(shù)字系統(tǒng)上升沿及下降沿的跳變的速度，跳變的速度越快，上升和下降的時間越短，信號的高次諧波分量越豐富，當然就越容易引起SI，EMC，EMI的問題。本文根據(jù)以往的一些經(jīng)驗在以下幾個方面對高速PCB的設(shè)計提出一些看法，希望對各位同事能有所幫助。? 電源在系統(tǒng)設(shè)計中的重要性 ? 不同傳輸線路的設(shè)計規(guī)則 ? 電磁干擾的產(chǎn)生以及避免措施

二：電源的完整性

1． 供電電壓的壓降問題。

隨著芯片工藝的提高，芯片的內(nèi)核電壓及IO電壓越來越小，但功耗還是很大，所以電流有上升的趨勢。在內(nèi)核及電壓比較高，功耗不是很大的系統(tǒng)中，電壓壓降問題也許不是很突出，但如果內(nèi)核電壓比較小，功耗又比較大的情況下，電源路徑上的哪怕是0.1V的壓降都是不允許的，比如說ADI公司的TS201內(nèi)核電壓只有1.2V，內(nèi)核供電電流要2.68A，如果路徑上有0.1歐姆的電阻，電壓將會有0.268V的壓降，這么大的壓降會使芯片工作不正常。如何盡量減小路徑上的壓降呢？主要通過以下幾種方法。a：盡量保證電源路徑的暢通，減小路徑上的阻抗，包括熱焊盤的連接方式，應(yīng)該盡量的保持電流的暢通，如下圖1和圖2的比較，很明顯圖2中選擇的熱焊盤要強于圖1。

b：盡量增加大電流層的銅厚，最好能鋪設(shè)兩層同一網(wǎng)絡(luò)的電源，以保證大電流能順利的流過，避免產(chǎn)生過大的壓降，關(guān)于電流大小和所流經(jīng)銅厚的關(guān)系如表1所示。

（表1）oz.銅即35微米厚，2 oz.70微米, 類推

舉例說，線寬0.025英寸，采用2 oz.盎斯的銅，而允許溫升30度，那查表可知，最大安全電流是 4.0A。2． 同步開關(guān)噪聲的問題。

同步開關(guān)噪聲（Simultaneous Switch Noise，簡稱SSN）是指當器件處于開關(guān)狀態(tài)，產(chǎn)生瞬間變化的電流（di/dt），在經(jīng)過回流途徑上存在的電感時，形成交流壓降，從而引起噪聲，所以也稱為Δi噪聲。開關(guān)速度越快，瞬間電流變化越顯著，電流回路上的電感越大，則產(chǎn)生的SSN越嚴重?；竟綖椋?/p>

VSSN=N·LLoop·(dI/dt)

公式1。

其中I指單個開關(guān)輸出的電流，N是同時開關(guān)的驅(qū)動端數(shù)目，LLoop為整個回流路徑上的電感，而VSSN就是同步開關(guān)噪聲的大小。

如果是由于封裝電感而引起地平面的波動，造成芯片地和系統(tǒng)地不一致，芯片的地被抬高這種現(xiàn)象我們稱為地彈（Groundbounce）。同樣，如果是由于封裝電感引起的芯片和系統(tǒng)電源被降低，就稱為電源反彈（PowerBounce）。如果芯片內(nèi)部多個驅(qū)動同時開關(guān)時，會造成很大的芯片電源電壓的壓降和地平面的抬高，從而造成芯片的驅(qū)動能力的降低，電路速度會減慢。由公式1可知減小回路電感可以減小VSSN，其中回路電感包括芯片管腳的寄生電感，芯片內(nèi)部電源和芯片內(nèi)部地的電感，系統(tǒng)的電源和地的電感，以及信號線自身的電感，這四部分組成。所以見小VSSN的辦法主要有以下幾種方式。

a : 降低芯片內(nèi)部驅(qū)動器的開關(guān)速率和同時開關(guān)的數(shù)目，以減小di/dt，不過這種方式不現(xiàn)實，因為電路設(shè)計的方向就是更快，更密。b : 降低系統(tǒng)供給電源的電感，高速電路設(shè)計中要求使用單獨的電源層，并讓電源層和地平面盡量接近。

c :降低芯片封裝中的電源和地管腳的電感，比如增加電源/地的管腳數(shù)目，減短引線長度，盡可能采用大面積鋪銅。

d :增加電源和地的互相耦合電感也可以減小回路總的電感，因此要讓電源和地的管腳成對分布，并盡量靠近。

3.地的分割原則

任何一根信號線中的電流都要通過和它臨近的地平面來回到它的驅(qū)動端，所以我們進行地的分割的時候要避免避免割斷高速信號的回留路徑，如下圖3所示：

（圖3）

上面的信號回路的電流不得不繞過分割槽，這樣會產(chǎn)生很多相關(guān)的EMI問題，以及會給信號線的阻抗匹配產(chǎn)生影響。

三：不同傳輸線路的設(shè)計規(guī)則

根據(jù)信號線所處印制版中的層疊位置可以將信號線分為微帶線和帶狀線，其中微帶線是指在PCB的表層所走的線，有一層介質(zhì)和它相臨，信號傳輸速度較帶狀線要快，帶狀線在PCB的內(nèi)層，有兩層介質(zhì)相臨，信號傳輸速度比微帶線要慢，但是EMI，EMC以及串擾等性能要好的多，所以建議高速信號都走成帶狀線。

根據(jù)信號線傳輸信號的方式最常見的有兩種方式包括單端線和差分線。其中影響單端線傳輸性能的包括信號的反射和串擾。差分線雖然噪聲免疫，但對阻抗控制，差分對間的線長要有嚴格的控制。下面分別對影響單端線和差分線性能的因素進行一下分析。1． 單端線反射的形成以及消除辦法

我們知道如果源端的阻抗和終端的阻抗相匹配那么信號的功率 將會是最大，如果終端和源端阻抗不匹配則將會引起信號的反射，部分信號還會輻射出去造成EMI問題。

（圖4）

那么什么時候反射不用考慮，什么時候不得不考慮呢？如圖4所示，假設(shè)信號從源端由高電平變?yōu)榈碗娖絺鬏敵鋈?，信號傳輸延時為Tp，（有的文檔將沿跳變時間<=四分之一Tp做為把信號線看成微波中傳輸線的條件）如果2Tp小于信號沿的跳邊時間的話，反射因素就不用考慮，因為不會影響電平的判斷，只會使沿的跳變不規(guī)則。相反的如果2Tp大于信號沿跳變的時間，那么反射會在發(fā)射端形成振鈴現(xiàn)象，會影響到電平的判斷，所以要考慮影響。信號線在介質(zhì)中的傳輸速度為：

公式2 公式2為信號線為帶狀線時的傳輸公式。當信號線為微帶線時，傳輸?shù)慕殡姵?shù)的計算公式為：

公式3

如果信號線過長則反射因素就不得不考慮。解決的辦法可以在線上串一個小歐姆阻值的電阻，還可以并一個小容值的電容，不過這種方法不太現(xiàn)實。圖5為串聯(lián)電阻之前的波形，圖6為串聯(lián)電阻之后的波形。

2． 影響信號間串擾的因素及解決辦法。

串擾是信號傳輸中常見的問題，有些說法只要控制間距是線寬的3倍就可以了，也就是常說的3W原則，這種說法只是說間距越大越好，但還是不夠全面。

（圖7）

由圖7可知除了和線間距D有關(guān)，還和走線層和參考平面的高度H有關(guān)。D越大越好，H越小越好。隨著PCB的密度越來越高，有時候不能滿足3W原則，這就要根據(jù)系統(tǒng)的實際情況，看多大的串擾能夠忍受，另外由于工藝的原因H也不能太小，一般都不要小于5mil。圖8和圖9為調(diào)整線間距和H前后的對比。3． 差分線阻抗匹配和走線應(yīng)注意事項

現(xiàn)今LVDS走線越來越流行，主要原因是因為它是采用一對線 對一個信號進行傳輸，其中一根上傳輸正信號，另一根上傳輸相反的電平，在接收端相減，這樣可以把走線上的共模噪聲消除。另外就是因為它的低功耗，LVDS一般都采用電流驅(qū)動，電壓幅度才350mvpp。當然它也有缺點就是需要2倍寬度的走線數(shù)來傳輸數(shù)據(jù)。

差分線一般傳輸信號的速度都比較快，所以要進行嚴格的阻抗控制，一般都控制在100歐姆。下圖10為一個差分傳輸模型，其中Z11和Z22分別為兩跟信號線的特性阻抗，K為另外一跟線對自己的耦合系數(shù)。I為線上的電流。

圖10 1線上任意一點的電壓為V1=Z11*i1+Z11*i1*K 2線上任意一點的電壓為 V2=Z22*i2+Z22*i2*K因為Z11=Z22=Z0，i1=-i2,所以V1和V2大小相等方向相反。所以差分阻抗為 Zdiff=2*Z0*（1-K）

公式4 由公式4可知差分阻抗不僅和單跟線的特性阻抗Z0有關(guān)，還和耦合系數(shù)K有關(guān)，所以調(diào)整線寬，間距，介電常數(shù)，電介質(zhì)厚度，都會影響到差分阻抗。

另外差分線大多應(yīng)用在源同步時鐘系統(tǒng)當中，這就要求數(shù)據(jù)線和時鐘線的長度要匹配，類外由差分線自身的特性要求一對之間的兩跟線要匹配。下圖11為等長的理想的差分線在接收端的情形。可以看到兩跟線完全等延時，再相減之后不會出現(xiàn)誤碼。而圖12為其中一跟線的延時比另一跟要長的情形，這樣再相減誤碼很容易產(chǎn)生。

圖11

圖12 由于布線工具和器件本身以及工藝的原因很難做到?jīng)]一對線和對與對之間的線都匹配，至于相差多少合適，并沒有嚴格的公式，即使有也要具體情況具體分析，不可能都使用。根據(jù)以往的調(diào)試經(jīng)驗當信號工作在500MHZ~~800MHZ之間時，對內(nèi)相差80mil，對間和時鐘相差+-250mil，不會出現(xiàn)問題。（僅做參考）。

四：電磁干擾的產(chǎn)生及避免措施

EMI即電磁輻射是很常見的問題，主要減少電磁輻射的辦法有以下幾種方法：

a ：屏蔽。在比較敏感或高速的信號周圍用地平面進行屏蔽，每格1000mil打一個地孔。

b ：避免或減小信號的環(huán)路面積。由電磁場理論可知變化的電場產(chǎn)生變化的磁場，當開關(guān)頻率很高的時候，會由環(huán)路向外輻射電磁能量，也容易接收外面的磁場，就象是一個天線，所以應(yīng)該盡量避免。c ：做好電源的濾波。濾波的器件主要包括磁珠和電容。磁珠類似帶通濾波器，可以抑制高頻，選擇不同容值的電容可以針對不同頻率的濾波起到旁路作用。五：總結(jié)

隨著PCB密度，速度的提高，以及工藝方面的限制，信號完整性問題，以及電磁兼容問題會越來越突出，但只要我們依據(jù)一定的設(shè)計準則，通過一些仿真軟件比如說Hyperlynx，還是可以把高速設(shè)計問題很好的解決。

第三篇：PCB高速4層板以上布線總結(jié)

高速板4層以上布線總結(jié)

（工作之余總結(jié)，謹供切磋）

1、3點以上連線，盡量讓線依次通過各點，便于測試，線長盡量短，如下圖（按前一種）：

2、引腳之間盡量不要放線，特別是集成電路引腳之間和周圍。

3、不同層之間的線盡量不要平行，以免形成實際上的電容。

4、布線盡量是直線，或45度折線，避免產(chǎn)生電磁輻射。

5、地線、電源線至少10-15mil以上（對邏輯電路）。

6、盡量讓鋪地多義線連在一起，增大接地面積。線與線之間盡量整齊。

7、注意元件排放均勻，以便安裝、插件、焊接操作。文字排放在當前字符層，位置合理，注意朝向，避免被遮擋，便于生產(chǎn)。

8、元件排放多考慮結(jié)構(gòu)，貼片元件有正負極應(yīng)在封裝和最后標明，避免空間沖突。

9、目前印制板可作4—5mil的布線，但通常作6mil線寬，8mil線距，12/20mil焊盤。布線應(yīng)考慮灌入電流等的影響。

10、功能塊元件盡量放在一起，斑馬條等LCD附近元件不能靠之太近。

11、過孔要涂綠油（置為負一倍值）。

12、電池座下最好不要放置焊盤、過空等，PAD和VIL尺寸合理。

13、布線完成后要仔細檢查每一個聯(lián)線（包括NETLABLE）是否真的連接上（可用點亮法）。

14、振蕩電路元件盡量靠近IC，振蕩電路盡量遠離天線等易受干擾區(qū)。晶振下要放接地焊盤。

15、多考慮加固、挖空放元件等多種方式，避免輻射源過多。

16、設(shè)計流程：A：設(shè)計原理圖；B：確認原理；C：檢查電器連接是否完全；D：檢查是否封裝所有元件，是否尺寸正確；E：放置元件；F：檢查元件位置是否合理（可打印1：1圖比較）；G：可先布地線和電源線；H：檢查有無飛線（可關(guān)掉除飛線層外其他層）；I：優(yōu)化布線；J：再檢查布線完整性；K：比較網(wǎng)絡(luò)表，查有無遺漏；L：規(guī)則校驗，有無不應(yīng)該的錯誤標號；M：文字說明整理；N：添加制板標志性文字說明；O：綜合性檢查。

第四篇：高速客運公司關(guān)于客運線路申請書

尊敬的***運輸管理局：

我們***客運公司，注冊資金***萬元，從200*年起，經(jīng)縣工商局登記注冊，獲得了***至***客運線路的經(jīng)營許可證，并且是我縣唯一一家具有合法經(jīng)營***至***地的客運班線資質(zhì)的客運企業(yè)，公司目前擁有高一級39座新客車**輛，每天從早**點到下午***點，由我縣**車站和**車站統(tǒng)一售

票、巡回對開，充分保證了旅客乘車的需求。公司依據(jù)省交通廳運管局的部署和安排，秉承“服務(wù)至上、安全第一”經(jīng)營理念，駕駛員、乘務(wù)員嚴格按照《道路運輸從業(yè)人員管理規(guī)定》的條件統(tǒng)一招聘、統(tǒng)一培訓、統(tǒng)一著裝、掛牌上崗?？瓦\服務(wù)積極向民航服務(wù)模式靠攏，以“安全、快捷、優(yōu)質(zhì)、舒適”為原則，以增強客運服務(wù)能力，樹立公司良好形象、提升社會美譽度為目的，開展良性競爭，努力打造“運營行為規(guī)范、運營效益良好、乘車旅客普遍滿意、社會各界廣泛認可、管理機構(gòu)充分肯定的文明優(yōu)質(zhì)班線。

這幾年公司發(fā)展規(guī)模壯大，急需擴寬業(yè)務(wù)范圍，目前，我公司的經(jīng)營許可證是縣內(nèi)客運，為了公司的良性發(fā)展，我公司想增加省際班線客運線路的業(yè)務(wù)，這樣對加快我省運力結(jié)構(gòu)的調(diào)整起到了積極的推動作用，同時也對我公司的發(fā)展起到良性的推動作用。

近幾年，公司在經(jīng)營期內(nèi)守法經(jīng)營，安全運行情況，服務(wù)質(zhì)量情況，車輛技術(shù)狀況等綜合審查，都達到了指定的要求，并且我公司高一級車輛在使用年限和數(shù)量上都達到了運管局的相關(guān)要求。在上一的客運企業(yè)質(zhì)量信譽考核中，我公司達到aa級以上，并且無違反信訪條例聚眾鬧事，聚眾上訪等事件及重大服務(wù)質(zhì)量投訴事件的發(fā)生。做到了認真遵守道路運輸法律法規(guī)，做到守法經(jīng)營、規(guī)范服務(wù)。得到了有關(guān)部門的高度表揚。因此，希望***運管局能批準我公司增加省際班線申請。

特此申請

***客運公司

2010年5月**日

第五篇：射頻電路與高速PCB電磁兼容設(shè)計高級研修班

射頻電路與高速PCB電磁兼容設(shè)計高級研修班

當今電子技術(shù)的發(fā)展日新月異，工作速度不斷提高，電路的復(fù)雜性不斷增加，射頻電路、多層板和高密度電路板的出現(xiàn)等等都對PCB板級電磁兼容設(shè)計提出了更新更高的要求。為了解決這些問題智通培訓資訊網(wǎng)承辦的“射頻電路與高速PCB電磁兼容設(shè)計”高級研修班將分期在全國召開！

本課程系統(tǒng)地介紹了射頻電路與高速PCB設(shè)計相關(guān)的EMC理論和實踐知識，結(jié)合業(yè)界最流行的仿真設(shè)計講解如何在PCB上進行電磁兼容（EMC）設(shè)計及信號完整性設(shè)計，并結(jié)合實際指出設(shè)計人員在設(shè)計中常出現(xiàn)的錯誤，從理論上分析產(chǎn)生問題的原因。同時進行大量成功和失敗的案例講解，為學員提供豐富的實踐經(jīng)驗并熟悉掌握射頻電路與高速PCB電磁兼容設(shè)計技術(shù)。

一、課程特色

內(nèi)容：經(jīng)驗、技巧、新穎、實用、深入、全面。方式：看圖說話，案例教學，通俗易懂。效果：立竿見影。

二、培訓收益

1.掌握射頻與高速PCB電磁兼容設(shè)計技術(shù) 2.免費得到以下資料 1）電子課件 2）各種EMC器件手冊

課程對象：研發(fā)工程師、電子電路工程師、PCB工程師、射頻工程師、硬件工程師、測試工程師，EMCEMI工程師，SI工程師。

培訓費用：3200元/人（含培訓、資料、證書、午餐費）。請在開班前傳真報名回執(zhí)表。我們將在開班前2天內(nèi)傳真《報到通知書》，告知具體地點及行車路線； 培訓時間、地點：2天 上海 2013年4月12-13日 11日報到

【主辦單位】中國電子標準協(xié)會【協(xié)辦單位】深圳市威碩企業(yè)管理咨詢有限公司

三、課程提綱：課程大綱以根據(jù)學員要求，上課時會有所調(diào)整，具體以報到時的講義為準。第一章：板級EMC濾波設(shè)計

1信號EMI濾波設(shè)計 2 EMI信號線濾波器的分類 3根據(jù)阻抗選用濾波電路 4確定濾波器階數(shù) 5插入損耗的估算 6器件參數(shù)的確定 7饋通濾波器 8陶瓷濾波器 9PCB濾波器安裝要點

10電源濾波器設(shè)計 11交流電源濾波器設(shè)計 12改善濾波器高頻特性的方法 13直流電源濾波器設(shè)計 14瞬態(tài)脈沖干擾的抑制 15瞬態(tài)干擾抑制原理 16ESD控制 17USB接口ESD防護方法 18脈沖群干擾的抑制

19消除按鍵抖動干擾的電路 20浪涌抑制 21E1/T1接口的雷擊浪涌保護電路 第二章：PCB布局布線EMC設(shè)計

1布局EMC設(shè)計 2分割技術(shù) 3器件布局設(shè)計 4PCB布線EMC設(shè)計 5安規(guī)設(shè)計 6布線分離設(shè)計 7保護線路 8線路板邊緣設(shè)計 9導電島

10PCB接地設(shè)計 11接地方式種類（含工程案例）12線路板上的地線隔離 13統(tǒng)一地設(shè)計 14地線面上的縫隙 15公共地線阻抗設(shè)計

16屏蔽接地（含工程案例）17放大器屏蔽殼的接地 18電纜屏蔽層接地 19散熱片的接地設(shè)計 20ESD保護地環(huán) 21單層/雙層板EMC設(shè)計技術(shù) 22多個供電源設(shè)計 23保護環(huán) 24時鐘線的處理

25多層板EMC設(shè)計（含工程案例）26I/O接口布局布線技術(shù) 27局域網(wǎng)絡(luò)的I/O layout 28視頻電路的Layout 29音頻電路的Layout 30BNC連接器EMC設(shè)計 31內(nèi)存條插座電源針濾波 32背板及插板的PCB layout技術(shù) 33背板-插板連接器設(shè)計 34背板的接地環(huán)路控制 第三章： 電源完整性設(shè)計

1電源完整性基本設(shè)計 2如何減小di/dt 3如何切斷耦合途徑和控制輻射回路 4電源線噪聲的消除 5地線噪聲電流的抑制 6鋰電池電路的設(shè)計 7解耦設(shè)計 8克服電容非理想性的方法9去耦電容的計算和選擇 10增強解耦效果的方法 11電源完整性設(shè)計步驟 12Cadence 13SIWAVE電源完整性解決方案 第四章：高速PCB設(shè)計

1信號完整性設(shè)計基礎(chǔ) 2高速電路定義 3信號完整性的含義 4PCB中的傳輸線類型 5傳輸線效應(yīng) 6差分對

7信號完整性的仿真 8信號完整性的測量技術(shù) 9高速電路板設(shè)計要點 10高速PCB設(shè)計方法 11關(guān)鍵網(wǎng)線的走線長度 12端接技術(shù) 13補償技術(shù) 14改善傳輸線眼圖 15減小串擾的措施

16防護布線 17差動輸入消除共模噪聲 18高速信號線跨層傳輸 19時鐘電路的電磁兼容設(shè)計 20時鐘源的電源濾波設(shè)計 21阻抗匹配 22時鐘線換層 23接地 24如何抑制時鐘電路30-300MHz諧波騷擾 25擴譜時鐘技術(shù) 26地線護送 27總線EMC設(shè)計 28利用硬件信號封鎖提高可靠性 29總線過孔處設(shè)置 工程案例

1看門狗電路抗干擾設(shè)計 2面板撥碼開關(guān)電路抗干擾設(shè)計

3抑制數(shù)字芯片振蕩方法 4SD卡EMC設(shè)計 5USB接口的EMI和ESD設(shè)計 第五章：射頻及微波印制板EMC設(shè)計

1射頻電路的特點 2阻抗測量方法 3小信號阻抗測量

4大信號阻抗測量 5射頻電路阻抗匹配技術(shù)6集總參數(shù)元件匹配網(wǎng)絡(luò)的設(shè)計 7并聯(lián)型微帶匹配電路 8串聯(lián)型微帶匹配電路 9射頻濾波設(shè)計 10低通原型濾波器 11頻率變換 12集總參數(shù)元件濾波器設(shè)計

13分布參數(shù)濾波器設(shè)計與實現(xiàn) 14射頻電路EMC設(shè)計 15時間隔離設(shè)計 16低噪聲放大器設(shè)計 17通信系統(tǒng)的收發(fā)端保護

18射頻PCB布局與數(shù)?；旌项怭CB布局 19手機PCB分層 20濾波設(shè)計 21傳感器 22隔離設(shè)計 23屏蔽設(shè)計 24布線設(shè)計 25微帶線 26轉(zhuǎn)角設(shè)計 27差分走線 28蛇形走線 第六章：綜合案例

1評估PCB設(shè)計質(zhì)量 2單頻率點質(zhì)量評估 3大面積電流環(huán) 4電流回流經(jīng)過接插件 5電阻器引發(fā)失效 6射頻功率放大模塊 7車載 GPS 8車載攝像頭傳導發(fā)射整改 9通訊端口的EFT問題 10關(guān)注源頭控制 11天線效應(yīng) 12地址總線引起的EMI輻射

13主板輻射超標 14掃描儀EMC設(shè)計整改案例 15電能表ESD 設(shè)計 16通信產(chǎn)品整改案例 17SDRAM電路EMI干擾 18某路由器產(chǎn)品 19SIEMENS GPS Interface 20車載導航產(chǎn)品輻射抗擾度整改

師資介紹：

周教授：英國Wayne kerr電子儀器公司技術(shù)顧問、Emerson公司產(chǎn)品評審專家、美國Gers

on Lehrman集團專家、電子行業(yè)資深教授、大學博士；早年于西門子公司設(shè)計數(shù)控系統(tǒng)7年，后一直從事電子設(shè)備可靠性設(shè)計、電磁兼容設(shè)計、電子設(shè)備結(jié)構(gòu)設(shè)計、熱設(shè)計、防腐蝕設(shè)計、防振設(shè)計、電子設(shè)備制造工藝設(shè)計、靜電防護體系建設(shè)、電子產(chǎn)品認證等方面的研究，從業(yè)30余年經(jīng)驗；出版專業(yè)著作8部，包括《電子設(shè)備結(jié)構(gòu)與工藝》、《電子設(shè)備防干擾原理與技術(shù)》、《現(xiàn)代傳感器技術(shù)》、《數(shù)控機床實用技術(shù)》、《現(xiàn)代電子設(shè)備設(shè)計制造手冊》、《電磁兼容基礎(chǔ)及工程應(yīng)用》、《家用電器實用技術(shù)》等，部分著作多次印刷發(fā)行；待出版的專業(yè)著作有《印制電路板設(shè)計制造技術(shù)》并應(yīng)一些單位的要求，編寫了企業(yè)內(nèi)部規(guī)范等等；多次去國外進行產(chǎn)品設(shè)計評審并主持完成我國省部級科研課題多項，在中國工程院院刊等核心期刊發(fā)表學術(shù)論文40多篇，多篇被EI收錄。