第一篇：自己繪制PCB圖總結(jié)

1、準(zhǔn)備階段

1.1新建一個(gè)protel工程文件*.ddb：File|New，設(shè)置工程類型、工程名、存儲(chǔ)路徑、密碼等

1.2、在打開的*.ddb中Documents中，新建4種文件： 原理圖文件*.Sch：用于繪制原理圖，F(xiàn)ile|New--Schematic Document 原理圖封裝庫(kù)文件*.lib：繪制零件的原理圖庫(kù)，F(xiàn)ile|New--Schematic Library Document PCB圖文件*.pcb：用于繪制PCB圖，F(xiàn)ile|New—PCB Document PCB封裝庫(kù)文件*.LIB：用于繪制元件的PCB庫(kù)，F(xiàn)ile|New--PCB Library Document

2、繪制原理圖（打開*.Sch文件）2.1設(shè)置原理圖屬性：Design|Options 可以設(shè)置圖紙大小、水平/垂直放置、標(biāo)題框顯示、電氣及顯示網(wǎng)絡(luò)格、公司信息等 2.2添加已有的原理圖零件庫(kù)

左側(cè)的Browse Sch|Browse選擇Libraries，然后選擇Add/Remove，可以根據(jù)需要添加protel自帶的原理圖零件庫(kù)，例如常用的Protel DOS Schematic Libraries.ddb 2.3、放置需要的元器件 2.3.1 放置零件庫(kù)中的元器件 點(diǎn)擊左側(cè)的Browse Sch|Browse| Libraries下的某個(gè)具體的零件庫(kù)，雙擊選擇的零件，即可將該零件放到原理圖中

2.3.2放置電源、地、網(wǎng)絡(luò)標(biāo)號(hào)、導(dǎo)線、總線等元件 首先顯示

Writing

Tools：方法是View|Toolbars|Writing Tools，然后單擊相應(yīng)的元件，即可將該零件放到原理圖中；

或者在菜單的Place下面選擇相應(yīng)的元件。2.4、修改元器件屬性

雙擊待操作元件，主要修改Part|Attributes中的屬性。

2.4.1 Lib Ref：輸入元件在元件庫(kù)中的名字（一般采用缺省值）

2.4.2Footprints：輸入或選擇元件對(duì)應(yīng)的PCB零件庫(kù)中的PCB封裝（需要知道常用封裝，例如電阻封裝AXIAL*.*，電容封裝RAD*.*，二極管DIODE*.*等），這部分是必選項(xiàng)，否則無(wú)法生成PCB圖

2.4.3Designator：輸入元件的標(biāo)號(hào)（在一個(gè)工程中，元件的標(biāo)號(hào)必須是唯一的）

2.4.4第一個(gè)Part：輸入元件參數(shù)（集成元件輸入其名稱；分立元件輸入其量值）

2.4.5Sheet：輸入元件位置（一般為*）2.4.6第2個(gè)Part：輸入功能套數(shù)，有的芯片里邊含有多套功能完全一樣的部件，如果芯片里只有一個(gè)部件，這里寫1，如果有過個(gè)部件，則需要輸入相應(yīng)的部件號(hào)。

2.4.7其它勾選選項(xiàng)：是否顯示隱藏的引腳、隱藏的區(qū)域等

2.5、建立各元件之間的電氣連接

2.5.1用導(dǎo)線建立電氣連接：Place|Wire（用于導(dǎo)線比較少的情況，最直接，也最好理解）

2.5.2用網(wǎng)絡(luò)標(biāo)號(hào)建立電氣連接：Place|Net Label（用于導(dǎo)線過多，顯示比較凌亂的情況；待建立連接的兩個(gè)引腳，需要放置名稱相同標(biāo)號(hào)，就相當(dāng)于在兩個(gè)引腳間用導(dǎo)線進(jìn)行了連接）

2.5.3用端口建立電氣連接：Place|Port（用于層次圖設(shè)計(jì)，多張圖紙之間元件的電氣連接）2.6、ERC電氣檢查：Tools|ERC Protel軟件提供ERC工具，檢查原理圖是否存在設(shè)計(jì)錯(cuò)誤； 如果提示錯(cuò)誤，則按照提示修改相應(yīng)的錯(cuò)誤，修改后再進(jìn)行ERC檢查，直到?jīng)]有錯(cuò)誤為止。2.7、生成網(wǎng)絡(luò)表：Design|Create Netlist 網(wǎng)絡(luò)表是根據(jù)原理圖生成PCB圖的橋梁，是必選項(xiàng)；將來(lái)在PCB圖設(shè)計(jì)中，通過Design|Load Nets將網(wǎng)絡(luò)表導(dǎo)入到PCB圖中。2.8、原理圖設(shè)計(jì)的其他問題

2.8.1元件在零件庫(kù)里找不到咋辦？

答：在原理圖零件庫(kù)文件中，自己畫所需要的零件，詳見“3繪制原理圖零件庫(kù)”。然后根據(jù)步驟2.2將該原理圖零件庫(kù)添加到protel工程文件中，后續(xù)處理參考2.2-2.7 2.8.2元件標(biāo)號(hào)如何統(tǒng)一命名呢？

答：采用Tools|Annotate來(lái)完成統(tǒng)一命名，解決標(biāo)號(hào)沖突的情況

3、繪制原理圖封裝庫(kù)（打開*.lib文件）

3.1 新建一個(gè)零件：點(diǎn)擊左邊的Add，在彈出的對(duì)話框中輸入零件的名字

3.2繪制零件外形Place|Arcs----Beziers（外形根據(jù)實(shí)物進(jìn)行繪制，不很重要，只是顯示而已）

3.3放置引腳Place|Pins（引腳非常重要，是建立電氣連接的唯一途徑）

3.4逐個(gè)修改引腳屬性：雙擊引腳

3.4.1Name:修改引腳名稱（例如P0.0，放置引腳時(shí)要注意將Name放在零件外形里邊）

3.4.2Number:修改引腳序號(hào)（引腳序號(hào)都是從1開始遞增，非常重要，必須與該元件PCB封裝序號(hào)一致；兩者實(shí)際上是通過引腳序號(hào)來(lái)完成電氣對(duì)應(yīng)的）

3.4.3Electrical：設(shè)置引腳屬性（I、O、IO、POWER、PASSIVE）

3.4.4其它勾選項(xiàng)

Dot：該引腳是否設(shè)置為反向腳 CLK：該引腳是否設(shè)置為是時(shí)鐘腳 Hidden：該引腳是否隱藏 Show：是否顯示Name Show：是否顯示Number 3.5設(shè)置元件標(biāo)注信息：點(diǎn)擊左邊的Description，彈出的對(duì)話框

3.5.1 Default：設(shè)置元件的默認(rèn)標(biāo)注（例如：U? R? L?）

3.5.2 Footprints：設(shè)置元件可選的PCB封裝（例如：DIP20 RAD0.1）3.6 導(dǎo)出原理圖封裝庫(kù)

回到protel工程的Documents中，右擊*.lib文件，選擇Export；將該庫(kù)文件導(dǎo)出；繪制原理圖時(shí)如果需要用到該庫(kù)，則通過步驟2.2進(jìn)行添加 3.7 其它問題

如何繪制多功能原理圖封裝？

4、繪制PCB圖（打開*.pcb文件）4.1設(shè)置PCB圖屬性：Design|Options 可以設(shè)置信號(hào)層（Signal Layers）、內(nèi)層(Internal Planes)、機(jī)械層（Mechanical Layers）、保護(hù)層（Masks）、絲印層（Silkscreen）、其它層（Others）。4.1.1 Signal Layers信號(hào)層:用于放置信號(hào)線 默認(rèn)為兩層（所謂的兩層板），TopLayer和BottomLayer，可以根據(jù)需要通過Design|Layer Stack Manage來(lái)增加或刪除某信號(hào)層。

4.1.2Internal Plane內(nèi)層平面:內(nèi)層平面主要用于電源和地線。

默認(rèn)無(wú)該層，因?yàn)殡娫春偷鼐€也可以走信號(hào)層。如果在信號(hào)層無(wú)法走電源和地線，則可以通過Design|Layer Stack Manage來(lái)增加或刪除某內(nèi)層。

4.1.3 Mechanical Layers機(jī)械層:用于放置各種指示和說明性文字，例如電路板尺寸。

默認(rèn)無(wú)該層，因?yàn)槭走x絲網(wǎng)層實(shí)現(xiàn)該功能?？梢愿鶕?jù)需要通過Design| Mechanical Layers來(lái)增加或刪除某機(jī)械層。

4.1.4 Masks掩膜(保護(hù)層):(一般不需要)Top/Bottom Solder：阻焊層。用于阻焊膜的絲網(wǎng)漏印，助焊膜防止焊錫隨意流動(dòng)，避免造成各種電氣對(duì)象之間的短路。Top/Bottom Paste：錫膏層。用于把表面貼裝元件（SMD）粘貼到電路板上。

4.1.6Silkscreen絲網(wǎng)層:Top/Bottom Overlay用于印刷標(biāo)識(shí)元件的名稱、參數(shù)和形狀 4.1.7 Other其它層：

//Keep-Out Layer禁止布線層：此層禁止布線，用于規(guī)定板子的尺寸大小--必選項(xiàng)

//Multi-layer多層：是否顯示復(fù)合層，如果不選，則不顯示過孔

//Drill Guide鉆孔位置層：確定印制電路板上鉆孔的位置

//Drill Drawing鉆孔圖層：確定鉆孔的形狀 4.1.8 System:(全部打鉤即可)//Visible Grid：網(wǎng)格是否顯示（上面的控制TopLayer，下面的控制BottomLayer）

//Connection:是否顯示飛線

//DRC Error:是否顯示自動(dòng)布線檢查錯(cuò)誤信息

//Pad Hole：是否顯示焊盤通孔

//Via Hole:是否顯示焊盤通孔 4.2設(shè)置板子的物理尺寸

4.2.1 設(shè)置板子的原點(diǎn)：Edit|Origin|Set，這是規(guī)劃板子尺寸的原點(diǎn) 4.2.2 設(shè)置板子物理尺寸：點(diǎn)擊正下方的KeepOut Layer，用Place|Line來(lái)畫板子尺寸

4.2.3 長(zhǎng)度單位選擇：用快捷鍵Q來(lái)選擇英制單位mil還是公制單位mm 4.3 放置板子的定位孔

定位孔用于將所作的電路板固定在某個(gè)平臺(tái)上；定位孔通常放置在電路板的邊緣，定位孔通過放置過孔的方式實(shí)現(xiàn)--Place|Via；雙擊Via，根據(jù)實(shí)際需要，通過設(shè)置Diameter和Hole Size改變過孔的內(nèi)外直徑。4.4添加已有的PCB封裝庫(kù)

左側(cè)的Browse PCB|Browse選擇Libraries，然后選擇Add/Remove，可以根據(jù)原理圖中的需要，添加protel自帶的原理圖零件庫(kù)，例如常用的PCB Footprints.lib等。

4.5 導(dǎo)入網(wǎng)絡(luò)表

4.5.1 導(dǎo)入網(wǎng)絡(luò)表：Design|Load Nets|Browses，將工程中Document下的*.net文件導(dǎo)入

4.5.2 如果出現(xiàn)錯(cuò)誤，則需要修改相應(yīng)的錯(cuò)誤，然后再重復(fù)4.4.1步驟

（常見錯(cuò)誤：原理圖中元件沒有添加封裝名、原理圖中元件的封裝名與PCB庫(kù)文件封裝名不一致、PCB庫(kù)文件中無(wú)原理圖規(guī)定的封裝名、原理圖庫(kù)文件的引腳號(hào)與PCB庫(kù)文件對(duì)應(yīng)的引腳號(hào)不一致等。）

4.5.3 導(dǎo)入元件：當(dāng)出現(xiàn)All Macros Validated，即所有錯(cuò)誤都解決后，可以進(jìn)行點(diǎn)擊Execute，將所有元件導(dǎo)入到PCB文件中。4.6 元件布局

通過4.5.3導(dǎo)入的元件，是疊加在一起的，需要將元件逐個(gè)拿開，并進(jìn)行合理布局。有兩種方法進(jìn)行布局：手動(dòng)布局、自動(dòng)布局

4.6.1手動(dòng)布局：逐個(gè)點(diǎn)擊元件，放置到相應(yīng)的位置

4.6.2 自動(dòng)布局：Tools|AutoPlacement|Auto Placer，選擇一種自動(dòng)布局方式，進(jìn)行布局

4.6.3 按照經(jīng)驗(yàn)及規(guī)則，對(duì)布局進(jìn)行調(diào)整（接插件放到板子邊緣、器件走線路徑最短等）4.7 布線

是PCB設(shè)計(jì)的最后一步，用于形成板子上的導(dǎo)線，有兩種布線方法：自動(dòng)布線和手動(dòng)布線。

4.7.1 自動(dòng)布線：Auto Route|All，protel可以根據(jù)指定規(guī)則進(jìn)行自動(dòng)布線，可以通過Autorouter修改該規(guī)則。（自動(dòng)布線優(yōu)點(diǎn)是布線速度很快，但在實(shí)際工程項(xiàng)目中，很少使用自動(dòng)布線，因?yàn)樽呔€不是很合理）

4.7.2 手動(dòng)布線：點(diǎn)擊正下方的Top Layer或者Bottom Layer，點(diǎn)擊Place|Interactive Routing，點(diǎn)擊一個(gè)焊盤，然后進(jìn)行手動(dòng)布線，跟隨虛線一直布線到另外一個(gè)焊盤；當(dāng)布線結(jié)束后，這兩個(gè)焊盤之間的虛線就會(huì)消失。

4.7.3 手動(dòng)布線的一些基本規(guī)則

1、布線時(shí)不要出現(xiàn)直角連接

2、Top Layer走線基本沿著水平/垂直走線，則Bottom Layer沿著垂直/水平走線

3、一般電源線和地線要粗一些 4.8、PCB圖設(shè)計(jì)的其他問題

4.8.1元件在PCB封裝庫(kù)庫(kù)里找不到咋辦？ 答：在PCB封裝庫(kù)庫(kù)文件中，自己畫所需要的零件，詳見“5繪制PCB封裝庫(kù)”。然后根據(jù)步驟4.4將該P(yáng)CB封裝庫(kù)添加到protel工程文件中，后續(xù)處理參考4.5-4.7

5、繪制PCB封裝庫(kù)（打開*.LIB文件）

點(diǎn)擊左邊的Add，會(huì)彈出一個(gè)對(duì)話框，此時(shí)會(huì)有兩種方式繪制元件的封裝：手動(dòng)方式和向?qū)Х绞?5.1手動(dòng)方式：在對(duì)話框中選擇取消，進(jìn)入手動(dòng)模式

5.1.1 放置焊盤：使用Place|Pad，按照元件實(shí)物的尺寸放置焊盤

5.1.2 設(shè)置焊盤屬性：雙擊焊盤，可以設(shè)置焊盤形狀、標(biāo)號(hào)、所在層等信息

X-Size，Y-Size：焊盤X方向、Y方向尺寸

Shape：選擇焊盤形狀（圓形、方形等）

Designator：設(shè)置焊盤標(biāo)號(hào)（非常重要，要與原理圖封裝標(biāo)號(hào)一致）

Hole Size：焊盤內(nèi)徑

Layer：焊盤所在層（如果是通透的焊盤則選擇MultiLayer）

5.1.3 繪制PCB封裝外形：切換到TopOverLay，用Place|Track畫線，畫出其輪廓

5.2向?qū)Х绞剑涸趯?duì)話框中選擇NEXT，進(jìn)入向?qū)Ｊ剑ㄊ÷裕?/p>

5.3 修改PCB封裝名：點(diǎn)擊左側(cè)的Rename，在對(duì)話框中輸入想要的封裝名。將來(lái)畫原理圖的時(shí)候，給雙擊該元件，在Footprints中要寫入相同的名字。5.4 導(dǎo)出PCB封裝庫(kù)

回到protel工程的Documents中，右擊*.LIB文件，選擇Export；將該庫(kù)文件導(dǎo)出；繪制PCB圖時(shí)如果需要用到該庫(kù)，則通過步驟4.4進(jìn)行添加 5.5其它問題

如何使用向?qū)ЮL制PCB封裝呢？

6關(guān)于層次圖的設(shè)計(jì)

6.1先各自畫原理圖（元件標(biāo)號(hào)可按照單張?jiān)韴D一樣設(shè)計(jì)，例如都是從U1-Ux，R1-Rx），當(dāng)然要用端口建立圖紙之間的連接

6.2建立一個(gè)新的sch文件，把擴(kuò)展名改為prj 6.3在*.prj圖上，執(zhí)行Design|Create System From Sheet...命令,選擇一個(gè)SCH文件,回車確認(rèn)

6.4把生成的方塊,放置在合適的地方

6.5重復(fù)以上步驟,直至添加完所有相連的SCH文件，6.6在*.prj圖上，把每個(gè)方塊具有相同端口(即Port)用導(dǎo)線相連.6.7ERC檢驗(yàn)若出現(xiàn)Duplicate Sheet Numbers錯(cuò)誤,表示是sheet編號(hào)重復(fù)。解決方法如下：

打開SCH圖，按快捷鍵，DO。在彈出的option對(duì)話框中，單擊organization標(biāo)簽，在下面的sheet NO.里面填好標(biāo)號(hào)，不要重復(fù)

6.8各原理圖中元件標(biāo)號(hào)存在重疊的情況，解決方法是Protel中實(shí)現(xiàn)多張圖的統(tǒng)一編號(hào)，解決方法如下： 6.9點(diǎn)擊到*.prj圖，再選擇菜單Tools下Annotate選項(xiàng),Annotate Options選在All Parts，再將Options標(biāo)簽下的Current sheet only項(xiàng)的小勾去掉,點(diǎn)擊OK,完成 6.10在*.prj圖上，在“Update PCB”中應(yīng)改選“Net Label and Ports Global: 網(wǎng)絡(luò)標(biāo)號(hào)＆端口全局有效，即所有同層次子圖中的同名端口之間，同名網(wǎng)絡(luò)之間都視為相互連接?！蹦康木褪亲屧诓煌膱D中的同名網(wǎng)絡(luò)標(biāo)志的線能連在一起

6.11在*.prj圖上，生成網(wǎng)絡(luò)表

6.12新建一個(gè)PCB文件，將上述網(wǎng)絡(luò)表導(dǎo)入，然后再布局、布線

第二篇：PCB繪制錯(cuò)誤總結(jié)

PCB繪制過程中的注意事項(xiàng)：

1：在器件放置時(shí)，盡量把器件放置在格點(diǎn)上，這樣即便于器件對(duì)齊，也可保證器件之間的間隔（建議柵格設(shè)置為50mi和500lmil）。

2：在兩個(gè)高的器件之間盡量不要放置矮器件，若情況不允許時(shí)，應(yīng)使兩個(gè)高的器件相距遠(yuǎn)些，這樣便于生產(chǎn)、維修。

3：GPRS模塊下不要放置封裝為XTAL-D的晶振。由于在理論測(cè)量下可滿足要求，但由于兩者之間的差距僅有2mm，若晶振在安裝過程中沒有完全貼板，則出現(xiàn)GPRS安裝不平的情況。4：對(duì)于新的器件要自己做封裝時(shí)，應(yīng)盡量拿個(gè)實(shí)物對(duì)比一下，最好是打印出來(lái)比對(duì)一下，不要過于相信資料上的信息。

5：電源上的走線應(yīng)盡量短而粗，對(duì)于大電流的器件的地引腳可在旁邊多打幾個(gè)過孔。6：多層板中電源平面應(yīng)小于地平面。

7：對(duì)于多個(gè)差分對(duì)信號(hào)，同一對(duì)差分信號(hào)，走線應(yīng)平行。不同的差分對(duì)信號(hào)之間走線應(yīng)相距遠(yuǎn)些，應(yīng)滿足3W原則。

8：晶振下面不要走線，應(yīng)盡量用地包住。

9：IC的電源引腳應(yīng)放置一104電容，且應(yīng)盡量靠近電源引腳。10：PCB板上有位置的地方應(yīng)多放些過孔，以減小地環(huán)路。11：絲印應(yīng)盡量靠近器件，并且應(yīng)排列整齊，美觀。12：別忘了在PCB的多角線上放置MARK點(diǎn)。

13：加淚滴、寫上名稱，日期及版本號(hào)，以方便庫(kù)房管理。

（1）盡量不要用內(nèi)電分割，因?yàn)閮?nèi)電分割不直觀，看不見實(shí)際需要的銅，容易造成連接銅皮不夠?qū)挼龋珽RC一般檢查不出來(lái)。

（2）多個(gè)撥碼開關(guān)放在一起時(shí)，要注意間距，防止太擁擠裝不下。

（3）畫編程器鎖緊座時(shí)，要注意定位孔的位置，特別是BGA封裝的，如果定位孔打偏，將很難組裝。

（4）畫金卡時(shí)，要注意電源過孔大小，以及電源過孔與走線的距離，電源過孔要小點(diǎn)，以防止漏電。

（5）板上要記得標(biāo)識(shí)板的名稱和日期，以便采購(gòu)入庫(kù)。

（6）要注意光耦兩邊的線不要交叉，隔離部分的鋪銅要注意間距。（7）測(cè)試點(diǎn)最好放在半邊，以便測(cè)試。（8）注意板上有沒有加定位孔。

（9）畫完板要注意檢查，有沒有加淚滴，有沒有加板名和日期等。

1.0603中間是否可以走線？不清楚。2.兩個(gè)高元件中間不放貼片元件

3.晶振線盡量用地包住，在有條件的情況下盡量遵循3W規(guī)則。4.多層板中電源平面小于地平面，盡量遵循20H規(guī)則。

5.在數(shù)字區(qū)域，空白的地方多打過孔，減小電流的回流路徑，增大銅箔的附著力，防止溫度過高銅箔上翹。

6.保證絲印不在孔中間

7.高速信號(hào)線上的小電阻。ex：MCU和SDRAM走線中間的幾十個(gè)歐姆的小電阻放置于SDRAM端。

8.IC的VCC端104電容盡量靠近VCC引腳。

9.DNGD和AGND中間的耦合電阻，盡量放置到電源處。

10.別忘記打MARK點(diǎn)，不要把兩個(gè)mark點(diǎn)打在PCB對(duì)角構(gòu)成的一條直線上，管腳較密的IC對(duì)角上打一對(duì)mark點(diǎn)，方便SMT工程人員調(diào)機(jī)對(duì)片。

11.核對(duì)有極性的元件，看看原理圖和PCB圖和datasheet是否一致，ex：蜂鳴器，二極管，電解電容，三極管，MOS管。

12.學(xué)習(xí)板和開發(fā)板的排針接口，看看絲印是否正確。

1、畫編程器適配座時(shí)要注意第1腳的標(biāo)注、板子日期和版本號(hào)。

2、底板=48的DIP座子要靠底板的頂部放置，小于48PIN的盡量靠頂部放置。

3、編程器適配座底座有DIP封裝引腳要注意內(nèi)孔是用來(lái)放插針的要在35mil 以上

4、兩個(gè)高的元器件不要放的太靠近

5、Protel99SE 漢化版本把有些英文版本的功能刪掉了，使用時(shí)要注意。

6、板子上如果有貼片元器件且引腳比較密的情況下，記得加MARK點(diǎn)

再次檢查原理圖SCH，確定它的正確性；再次檢查印制板PCB，確定它的正確性。最好把圖發(fā)給項(xiàng)目主管看看，因?yàn)轫?xiàng)目主管才對(duì)使用的器件和電路最了解，由他幫你檢查，會(huì)使許多隱含的錯(cuò)誤得以解決。一般來(lái)說，檢查有如下幾個(gè)方面：

? 原理圖、PCB圖是否完全一致？

? 導(dǎo)線、焊盤、過孔的尺寸是否合理，是否滿足生產(chǎn)要求？

? 導(dǎo)線、焊盤、過孔、覆銅、填充之間的距離是否合理，是否滿足生產(chǎn)要求？ ? 多層板中的電源層、地線層設(shè)置是否合理？

? 電源線、地線的寬度是否合適，是否具有較低的的阻抗？地線是否具有加寬的可能？

? 信號(hào)線是否采取了最佳措施，如長(zhǎng)度最短、加保護(hù)線等，輸入線及輸出線是否經(jīng)過處理？

? 導(dǎo)線形狀是否理想，有沒有需要修改的導(dǎo)線？

? 模擬電路和數(shù)字電路部分是否有各自獨(dú)立的地線？ ? 文字、標(biāo)注是否大小合適，排列合理？ ? 是否要加淚滴？ ? 工藝標(biāo)注、阻焊標(biāo)注、助焊標(biāo)注(貼片機(jī)定位)是否合理，符合工藝要求和使用習(xí)慣？

多層板中的電源層、地線層設(shè)置是否合理？

第三篇：平場(chǎng)圖繪制總結(jié)

平場(chǎng)圖繪制總結(jié)

工作步驟：

① 整理甲方提供的原始地形數(shù)據(jù)。

② 根據(jù)原始地形標(biāo)高進(jìn)行初步標(biāo)高設(shè)計(jì)，并以甲方需求或總平面方案作為設(shè)計(jì)參考。

③ 得出初步場(chǎng)地設(shè)計(jì)標(biāo)高后進(jìn)行土石方量計(jì)算（我用的是湘源詳規(guī)5.0），土石方量結(jié)果得出后與甲方討論，最終確定場(chǎng)地標(biāo)高。

④ 將設(shè)計(jì)標(biāo)高、分隔線、出入口位置在圖紙上表達(dá)清楚，并在分隔線上標(biāo)注坐標(biāo)，以確定開挖位置。

注意：

① 整理原始地形數(shù)據(jù)是盡量采用周邊范圍內(nèi)出現(xiàn)頻率較多的標(biāo)高數(shù)值，而不是取最大值、最小值、場(chǎng)地標(biāo)高平均值等，以減少對(duì)原始地形的破壞，減少開挖量。

② 當(dāng)通過計(jì)算，設(shè)計(jì)后場(chǎng)地挖方量遠(yuǎn)大于填方量時(shí)，可以通過提高挖方量大的區(qū)域的設(shè)計(jì)標(biāo)高等方法解決，在不得不挖的情況下，盡量使挖、填方量趨于平衡。

③ 在設(shè)計(jì)場(chǎng)地標(biāo)高時(shí)，要考慮場(chǎng)地與周邊道路標(biāo)高的關(guān)系，例如主要出入口的選擇地不應(yīng)與現(xiàn)有道路或規(guī)劃待建道路出現(xiàn)太大高差以免對(duì)接困難等。

第四篇：PCB板的繪制經(jīng)驗(yàn)總結(jié)（模版）

PCB板的繪制經(jīng)驗(yàn)總結(jié):（1）：畫原理圖的時(shí)候管腳的標(biāo)注一定要用網(wǎng)絡(luò) NET不要用文本TEXT否則導(dǎo)PCB設(shè)計(jì)的時(shí)候會(huì)出問題

（2）：畫完原理圖的時(shí)候一定要讓所有的元件都有封裝，否則導(dǎo)PCB的時(shí)候會(huì)找不到元件

有的元件在庫(kù)里找不到是要自己畫的，其實(shí)實(shí)際中還是自己畫好，最后有一個(gè)自己的庫(kù)，那才叫方便呢。畫的過程是啟動(dòng)FILE/NEW——》選擇SCH LIB——》這就進(jìn)入了零件編輯庫(kù)——》畫完后在該元件上又鍵TOOLS—RENAME COMPONENT可重命名元件。

元件封裝的畫發(fā)跟這個(gè)也一樣，但是選擇的是PCB LIB，元件的邊框是在是在TOPOverlay層，為黃色。

（3）：畫完后要給元件按順序重命名，選擇TOOLS工具————》ANNOTATE注釋然后選擇順序

（4）：在轉(zhuǎn)化成PCB前，要生成報(bào)表，主要是網(wǎng)絡(luò)表 選擇DESIGN設(shè)計(jì)————》Creat Netlist創(chuàng)建網(wǎng)絡(luò)表

（5）：還有就是要檢查電器規(guī)則：選擇TOOLS――.>ERC

（6）： 然后就可以生成PCB了生成的過程若有錯(cuò)誤一定把原理圖修改正確了再生成PCB（7）：PCB首先一定要步好局，應(yīng)讓線走的越短越好，過孔越少越好。

（8）：畫線之前先設(shè)計(jì)規(guī)則：TOOLS―――Design Rules, Routing中的Clearance Constrain的GAP設(shè)計(jì)時(shí)可選10也可選12，ROUTING VIA STYLE中設(shè)置過孔，漢盤的最大外直徑最小外直徑，最大內(nèi)直徑，最小內(nèi)直徑的大小。Width Constraint 設(shè)置的是線的寬度，最大最小

（9）：畫線的寬度一般普通的就12MIL，外圍一圈電源和地線就120或100，片子的電源和地就50或40或30，晶鎮(zhèn)線要粗，要放在單片機(jī)旁，公用線要粗，長(zhǎng)距離線要粗，線不能拐直角要45度，電源和地還有其他的標(biāo)志一定要在TOPLAY中標(biāo)明，方便調(diào)試連線。若發(fā)現(xiàn)圖不正確，一定要先改原理圖，再用原理圖更PCB.（10）：VIEW選項(xiàng)里最下邊的選項(xiàng)可以選英制還是毫米。

（11）：為了提高板子的抗干擾性，最好最后敷銅，選擇敷銅圖標(biāo)，出現(xiàn) 對(duì)話框，該圖中Net Option選擇連接的網(wǎng)絡(luò)，其下的兩個(gè)選項(xiàng)要選上，HATCHING STYLE，選擇敷銅的形式，這個(gè)隨便。GRID SIZE是敷銅格點(diǎn)間距，TRACK WIDTH設(shè)置線寬與我們畫PCB的線寬要一致，LOCKPrimitives比選，其他的兩項(xiàng)按圖上做就可。

第五篇：電路設(shè)計(jì)與制版 實(shí)驗(yàn)四 Protel DXP繪制PCB圖

實(shí)驗(yàn)四 Protel DXP繪制PCB圖

一、實(shí)驗(yàn)?zāi)康?/p>

使學(xué)生進(jìn)一步掌握PCB設(shè)計(jì)流程和參數(shù)設(shè)置，了解PCB設(shè)計(jì)基本原則，掌握創(chuàng)建新的元器件封裝的方法。

二、實(shí)驗(yàn)內(nèi)容：

1、完成LM1117、MAX3232元器件及PCB元器件封裝的創(chuàng)建；

LM1117元器件符號(hào)及其PCB封裝

MAX3232元器件符號(hào)及其PCB封裝

2、完成原理圖繪制（電容和電阻均采用貼片封裝）；

3、生成網(wǎng)絡(luò)報(bào)表；

4、繪制PCB圖（采用單面板布線）。注：（1）LM1117外形尺寸如下圖所示，焊盤大小為1mm乘以2mm。

（2）MAX3232封裝參數(shù)如下圖所示，焊盤大小為1mm乘以0.41001mm。

（3）完成繪制后的Project面板如下圖所示。

三、實(shí)驗(yàn)要求：

1、完成元器件符號(hào)及封裝創(chuàng)建；

2、繪制原理圖；

3、繪制PCB圖；

4、簡(jiǎn)述心得體會(huì)。