第一篇：對電路中上下拉電阻作用的個人總結(jié)

對電路中上下拉電阻作用的個人總結(jié)

一、定義：

上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！

上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、上下拉電阻作用：

1、提高電壓準位：a.當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。b.OC門電路必須加上拉電阻，以提高輸出的搞電平值。

2、加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。

3、N/A pin防靜電、防干擾：在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。同時管腳懸空就比較容易接受外界的電磁干擾。

4、電阻匹配，抑制反射波干擾：長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

5、預(yù)設(shè)空間狀態(tài)/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是為了預(yù)設(shè)缺省電位.當你不用這些引腳的時候, 這些輸入端下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時的狀態(tài)是由上下拉電阻獲得 6.提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態(tài)，或者高阻抗輸入端處于懸空狀態(tài)，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。同樣如果輸出端處于被動狀態(tài)，需要加上拉或下拉，如輸出端僅僅是一個三極管的集電極。從而提高芯片輸入信號的噪聲容限增強抗干擾能力。{電源到元件間的叫上拉電阻,作用是平時使該腳為高電平

地到元件間的叫下拉電阻,作用是平時使該腳為低電平

上拉電阻和下拉電阻的范圍由器件來定(我們一般用10K)+Vcc

+------+=上拉電阻

|+-----+ |元件| |+-----+

+------+=下拉電阻

-Gnd

一般來說上拉或下拉電阻的作用是增大電流，加強電路的驅(qū)動能力

比如說51的p1口

還有，p0口必須接上拉電阻才可以作為io口使用

上拉和下拉的區(qū)別是一個為拉電流，一個為灌電流

一般來說灌電流比拉電流要大

也就是灌電流驅(qū)動能力強一些}

三、上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當足夠大；電阻大，電流小。

2、從確保足夠的驅(qū)動電流考慮應(yīng)當足夠?。浑娮栊?，電流大。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮 以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

四、原理：

上拉電阻實際上是集電極輸出的負載電阻。不管是在開關(guān)應(yīng)用和模擬放大，此電阻的選則都不是拍腦袋的。工作在線性范圍就不多說了，在這里是討論的是晶體管是開關(guān)應(yīng)用，所以只談開關(guān)方式。找個TTL器件的資料單獨看末級就可以了，內(nèi)部都有負載電阻根據(jù)不同驅(qū)動能力和速度要求這個電阻值不同，低功耗的電阻值大，速度快的電阻值小。但芯片制造商很難滿足應(yīng)用的需要不可能同種功能芯片做許多種，因此干脆不做這個負載電阻，改由使用者自己自由選擇外接，所以就出現(xiàn)OC、OD輸出的芯片。由于數(shù)字應(yīng)用時晶體管工作在飽和和截止區(qū)，對負載電阻要求不高，電阻值小到只要不小到損壞末級晶體管就可以，大到輸出上升時間滿足設(shè)計要求就可，隨便選一個都可以正常工作。但是一個電路設(shè)計是否優(yōu)秀這些細節(jié)也是要考慮的。集電極輸出的開關(guān)電路不管是開還是關(guān)對地始終是通的，晶體管導(dǎo)通時電流從負載電阻經(jīng)導(dǎo)通的晶體管到地，截止時電流從負載電阻經(jīng)負載的輸入電阻到地，如果負載電阻選擇小點功耗就會大，這在電池供電和要求功耗小的系統(tǒng)設(shè)計中是要盡量避免的，如果電阻選擇大又會帶來信號上升沿的延時，因為負載的輸入電容在上升沿是通過無源的上拉電阻充電，電阻越大上升時間越長，下降沿是通過有源晶體管放電，時間取決于器件本身。因此設(shè)計者在選擇上拉電阻值時，要根據(jù)系統(tǒng)實際情況在功耗和速度上兼顧。3.從IC(MOS工藝)的角度,分別就輸入/輸出引腳做一解釋:

1.對芯片輸入管腳, 若在系統(tǒng)板上懸空(未與任何輸出腳或驅(qū)動相接)是比較危險的.因為此時很有可能輸入管腳內(nèi)部電容電荷累積使之達到中間電平(比如1.5V), 而使得輸入緩沖器的PMOS管和NMOS管同時導(dǎo)通, 這樣一來就在電源和地之間形成直接通路, 產(chǎn)生較大的漏電流, 時間一長就可能損壞芯片.并且因為處于中間電平會導(dǎo)致內(nèi)部電路對其邏輯(0或1)判斷混亂.接上上拉或下拉電阻后, 內(nèi)部點容相應(yīng)被充(放)電至高(低)電平, 內(nèi)部緩沖器也只有NMOS(PMOS)管導(dǎo)通, 不會形成電源到地的直流通路.(至于防止靜電造成損壞, 因芯片管腳設(shè)計中一般會加保護電路, 反而無此必要).2.對于輸出管腳:

1)正常的輸出管腳(push-pull型), 一般沒有必要接上拉或下拉電阻.2)OD或OC(漏極開路或集電極開路)型管腳，這種類型的管腳需要外接上拉電阻實現(xiàn)線與功能(此時多個輸出可直接相連.典型應(yīng)用是: 系統(tǒng)板上多個芯片的INT(中斷信號)輸出直接相連, 再接上一上拉電阻, 然后輸入MCU的INT引腳, 實現(xiàn)中斷報警功能).其工作原理是:

在正常工作情況下, OD型管腳內(nèi)部的NMOS管關(guān)閉, 對外部而言其處于高阻狀態(tài), 外接上拉電阻使輸出位于高電平(無效中斷狀態(tài));當有中斷需求時, OD型管腳內(nèi)部的NMOS管接通, 因其導(dǎo)通電阻遠遠小于上拉電阻, 使輸出位于低電平(有效中斷狀態(tài)).針對MOS 電路上下拉電阻阻值以幾十至幾百K為宜.(注: 此回答未涉及TTL工藝的芯片, 也未曾考慮高頻PCB設(shè)計時需考慮的阻抗匹配, 電磁干擾等效應(yīng).)1, 芯片引腳上注明的上拉或下拉電阻, 是指設(shè)計在芯片引腳內(nèi)部的一個電阻或等效電阻.設(shè)計這個電阻的目的, 是為了當用戶不需要用這個引腳的功能時, 不用外加元件, 就可以置這個引腳到缺省的狀態(tài).而不會使 CMOS 輸入端懸空.使用時要注意如果這個缺省值不是你所要的, 你應(yīng)該把這個輸入端直接連到你需要的狀態(tài).2, 這個引腳如果是上拉的話, 可以用于 “線或” 邏輯.外接漏極開路或集電極開路輸出的其他芯片.組成負邏輯或輸入.如果是下拉的話, 可以組成正邏輯 “線或”, 但外接只能是 CMOS 的高電平漏極開路的芯片輸出, 這是因為 CMOS 輸出的高, 低電平分別由 PMOS 和 NMOS 的漏極給出電流, 可以作成 P 漏開路或 N 漏開路.而 TTL 的高電平由源極跟隨器輸出電流, 不適合 “線或”.3, TTL 到 CMOS 的驅(qū)動或反之, 原則上不建議用上下拉電阻來改變電平, 最好加電平轉(zhuǎn)換電路.如果兩邊的電源都是 5 伏, 可以直接連但影響性能和穩(wěn)定, 尤其是 CMOS 驅(qū)動 TTL 時.兩邊邏輯電平不同時, 一定要用電平轉(zhuǎn)換.電源電壓 3 伏或以下時, 建議不要用直連更不能用電阻拉電平.4, 芯片外加電阻由應(yīng)用情況決定, 但是在邏輯電路中用電阻拉電平或改善驅(qū)動能力都是不可行的.需要改善驅(qū)動應(yīng)加驅(qū)動電路.改變電平應(yīng)加電平轉(zhuǎn)換電路.包括長線接收都有專門的芯片.

第二篇：上拉電阻與下拉電阻的作用總結(jié)

上拉電阻與下拉電阻的作用總結(jié)

一、定義：

上拉就是將不確定的信號通過一個電阻鉗位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流；弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分；對于非集電極（或漏極）開路輸

出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、上下拉電阻作用：

1、提高電壓準位：

a.當 TTL 電路驅(qū)動 COMS 電路時，如果 TTL 電路輸出的高電平低于 COMS 電路的最低高電平（一般為 3.5V），這時就需要在

TTL 的輸出端接上拉電阻，以提高輸出高電平的值。b.OC 門電路必須加上拉電阻，以提高輸出的高電平值。

2、加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。

3、N/A pin 防靜電、防干擾：在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。同時管腳懸空就比較容易接受外界的電磁干擾。

4、電阻匹配，抑制反射波干擾：長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干 擾。

5、預(yù)設(shè)空間狀態(tài)/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是為了預(yù)設(shè)缺省電位.當你不用這些引腳的時候, 這些輸入端 下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時的狀態(tài)是由上下拉電阻獲得 6.提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態(tài)，或者高阻抗輸入端處于懸空狀態(tài)，此時需要加上拉或下拉，以免收到

隨機電平而影響電路工作。同樣如果輸出端處于被動狀態(tài)，需要加上拉或下拉，如輸出端僅僅是一個三極管的集電極。從而提高 芯片輸入信號的噪聲容限增強抗干擾能力。

{電源到元件間的叫上拉電阻,作用是平時使該腳為高電平地到元件間的叫下拉電阻,作用是平時使該腳為低電平上拉電阻和下拉電 阻的范圍由器件來定(我們一般用10K)+Vcc

+------+=上拉電阻 |+-----+ |元件| |+-----+

+------+=下拉電阻

-Gnd

一般來說上拉或下拉電阻的作用是增大電流，加強電路的驅(qū)動能力

比如說51的p1口

還有，p0口必須接上拉電阻才可以作為io口使用

上拉和下拉的區(qū)別是一個為拉電流，一個為灌電流

一般來說灌電流比拉電流要大

也就是灌電流驅(qū)動能力強一些}

三、上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當足夠大；電阻大，電流小。

2、從確保足夠的驅(qū)動電流考慮應(yīng)當足夠??；電阻小，電流大。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮 以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

四、原理：

上拉電阻實際上是集電極輸出的負載電阻。不管是在開關(guān)應(yīng)用和模擬放大，此電阻的選則都不是拍腦袋的。工作在線性范圍就不

多說了，在這里是討論的是晶體管是開關(guān)應(yīng)用，所以只談開關(guān)方式。找個TTL器件的資料單獨看末級就可以了，內(nèi)部都有負載電

阻根據(jù)不同驅(qū)動能力和速度要求這個電阻值不同，低功耗的電阻值大，速度快的電阻值小。但芯片制造商很難滿足應(yīng)用的需要不

可能同種功能芯片做許多種，因此干脆不做這個負載電阻，改由使用者自己自由選擇外接，所以就出現(xiàn)OC、OD輸出的芯片。由

于數(shù)字應(yīng)用時晶體管工作在飽和和截止區(qū)，對負載電阻要求不高，電阻值小到只要不小到損壞末級晶體管就可以，大到輸出上升

時間滿足設(shè)計要求就可，隨便選一個都可以正常工作。但是一個電路設(shè)計是否優(yōu)秀這些細節(jié)也是要考慮的。集電極輸出的開關(guān)電

路不管是開還是關(guān)對地始終是通的，晶體管導(dǎo)通時電流從負載電阻經(jīng)導(dǎo)通的晶體管到地，截止時電流從負載電阻經(jīng)負載的輸入電

阻到地，如果負載電阻選擇小點功耗就會大，這在電池供電和要求功耗小的系統(tǒng)設(shè)計中是要盡量避免的，如果電阻選擇大又會帶

來信號上升沿的延時，因為負載的輸入電容在上升沿是通過無源的上拉電阻充電，電阻越大上升時間越長，下降沿是通過有源晶

體管放電，時間取決于器件本身。因此設(shè)計者在選擇上拉電阻值時，要根據(jù)系統(tǒng)實際情況在功耗和速度上兼顧。

3.從IC(MOS工藝)的角度,分別就輸入/輸出引腳做一解釋:

1.對芯片輸入管腳, 若在系統(tǒng)板上懸空(未與任何輸出腳或驅(qū)動相接)是比較危險的.因為此時很有可能輸入管腳內(nèi)部電容電荷累積

使之達到中間電平(比如1.5V), 而使得輸入緩沖器的PMOS管和NMOS管同時導(dǎo)通, 這樣一來就在電源和地之間形成直接通路, 產(chǎn)生

較大的漏電流, 時間一長就可能損壞芯片.并且因為處于中間電平會導(dǎo)致內(nèi)部電路對其邏輯(0或1)判斷混亂.接上上拉或下拉電阻

后, 內(nèi)部點容相應(yīng)被充(放)電至高(低)電平, 內(nèi)部緩沖器也只有NMOS(PMOS)管導(dǎo)通, 不會形成電源到地的直流通路.(至于防止靜電

造成損壞, 因芯片管腳設(shè)計中一般會加保護電路, 反而無此必要).2.對于輸出管腳:

1)正常的輸出管腳(push-pull型), 一般沒有必要接上拉或下拉電阻.2)OD或OC(漏極開路或集電極開路)型管腳，這種類型的管腳需要外接上拉電阻實現(xiàn)線與功能(此時多個輸出可直接相連.典型應(yīng)用是: 系統(tǒng)板上多個芯片的INT(中斷信號)輸出

直接相連, 再接上一上拉電阻, 然后輸入MCU的INT引腳, 實現(xiàn)中斷報警功能).其工作原理是:

在正常工作情況下, OD型管腳內(nèi)部的NMOS管關(guān)閉, 對外部而言其處于高阻狀態(tài), 外接上拉電阻使輸出位于高電平(無效中斷狀態(tài));

當有中斷需求時, OD型管腳內(nèi)部的NMOS管接通, 因其導(dǎo)通電阻遠遠小于上拉電阻, 使輸出位于低電平(有效中斷狀態(tài)).針對MOS 電路上下拉電阻阻值以幾十至幾百K為宜.(注: 此回答未涉及TTL工藝的芯片, 也未曾考慮高頻PCB設(shè)計時需考慮的阻抗匹配, 電磁干擾等效應(yīng).)

1, 芯片引腳上注明的上拉或下拉電阻, 是指設(shè)計在芯片引腳內(nèi)部的一個電阻或等效電阻.設(shè)計這個電阻的目的, 是為了當用戶不需

要用這個引腳的功能時, 不用外加元件, 就可以置這個引腳到缺省的狀態(tài).而不會使 CMOS 輸入端懸空.使用時要注意如果這個缺

省值不是你所要的, 你應(yīng)該把這個輸入端直接連到你需要的狀態(tài).2, 這個引腳如果是上拉的話, 可以用于 “線或” 邏輯.外接漏極開路或集電極開路輸出的其他芯片.組成負邏輯或輸入.如果是下拉 的話, 可以組成正邏輯 “線或”, 但外接只能是 CMOS 的高電平漏極開路的芯片輸出, 這是因為 CMOS 輸出的高, 低電平分別由

PMOS 和 NMOS 的漏極給出電流, 可以作成 P 漏開路或 N 漏開路.而 TTL 的高電平由源極跟隨器輸出電流, 不適合 “線或”.3, TTL 到 CMOS 的驅(qū)動或反之, 原則上不建議用上下拉電阻來改變電平, 最好加電平轉(zhuǎn)換電路.如果兩邊的電源都是 5 伏, 可以直

接連但影響性能和穩(wěn)定, 尤其是 CMOS 驅(qū)動 TTL 時.兩邊邏輯電平不同時, 一定要用電平轉(zhuǎn)換.電源電壓 3 伏或以下時, 建議不要 用直連更不能用電阻拉電平.4, 芯片外加電阻由應(yīng)用情況決定, 但是在邏輯電路中用電阻拉電平或改善驅(qū)動能力都是不可行的.需要改善驅(qū)動應(yīng)加驅(qū)動電路.改

變電平應(yīng)加電平轉(zhuǎn)換電路.包括長線接收都有專門的芯片.

第三篇：[基本元件]上拉電阻下拉電阻的總結(jié)

[基本元件]上拉電阻下拉電阻的總結(jié)

80years 發(fā)表于 2006-11-16 10:35:00

上拉電阻下拉電阻的總結(jié)

=================

上拉電阻：

1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須加上拉電阻，才能使用。

3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。

4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當足夠大；電阻大，電流小。

2、從確保足夠的驅(qū)動電流考慮應(yīng)當足夠??；電阻小，電流大。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進行設(shè)定，主要需要考慮以下幾個因素：

1． 驅(qū)動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動能力越強，但功耗越大，設(shè)計是應(yīng)注意兩者之間的均衡。

2． 下級電路的驅(qū)動需求。同樣以上拉電阻為例，當輸出高電平時，開關(guān)管斷開，上拉電阻應(yīng)適當選擇以能夠向下級電路提供足夠的電流。

3． 高低電平的設(shè)定。不同電路的高低電平的門檻電平會有不同，電阻應(yīng)適當設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。

4． 頻率特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。

下拉電阻的設(shè)定的原則和上拉電阻是一樣的。

OC門輸出高電平時是一個高阻態(tài)，其上拉電流要由上拉電阻來提供，設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)；2V(高電平門限值)。

選上拉電阻時：

500uA x 8.4K= 4.2即選大于8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就

拉不下來了。如果輸出口驅(qū)動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA

200uA x15K=“3V”即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列

設(shè)計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門限值就不可靠了）

在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。

1.電阻作用：

l 接電組就是為了防止輸入端懸空

l 減弱外部電流對芯片產(chǎn)生的干擾

l 保護cmos內(nèi)的保護二極管,一般電流不大于10mA

l 上拉和下拉、限流

l 1.改變電平的電位，常用在TTL-CMOS匹配

2.在引腳懸空時有確定的狀態(tài)

3.增加高電平輸出時的驅(qū)動能力。

4、為OC門提供電流

l 那要看輸出口驅(qū)動的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。

l 如果有上拉電阻那它的端口在默認值為高電平你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來成為低電平。反之，l 尤其用在接口電路中,為了得到確定的電平,一般采用這種方法,以保證正確的電路狀態(tài),以免發(fā)生意外,比如,在電機控制中,逆變橋上下橋臂不能直通,如果它們都用同一個單片機來驅(qū)動,必須設(shè)置初始狀態(tài).防止直通!

2、定義：

l 上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！

l 上拉是對器件注入電流，下拉是輸出電流

l 弱強只是上拉電阻的阻值不同，沒有什么嚴格區(qū)分

l 對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

3、為什么要使用拉電阻：

l 一般作單鍵觸發(fā)使用時，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。

l 數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計要求而定！

l 一般說的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個三極管的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該端口平時為低電平，作用嗎：

比如：當一個接有上拉電阻的端口設(shè)為輸如狀態(tài)時，他的常態(tài)就為高電平，用于檢測低電平的輸入。

l 上拉電阻是用來解決總線驅(qū)動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是你同學(xué)說的灌電流

-------------------

有可商討的地方。、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

電阻串聯(lián)才是實現(xiàn)阻抗匹配的好方法。通常線阻的數(shù)量級都在幾十ohm，如果加上下拉的話，功耗太大。

電阻串聯(lián)和拉電阻都是阻抗匹配的方法，只是使用范圍不同，依電路工作頻率而定

21、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。不建議采用這種方法。缺點有2。1 TTL輸出地電平時，功耗大。2TTL 輸出高電平時，上拉電源可能會有電流灌到TTL電路的電源，影響系統(tǒng)穩(wěn)定性。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。

應(yīng)該不會。做輸入時，上拉電阻又不吸收電流。做輸出時，驅(qū)動電流為 電路輸出電流+上拉通道輸出電流。電阻的容性特征很小，可忽略。

42． 下級電路的驅(qū)動需求。同樣以上拉電阻為例，當輸出高電平時，開關(guān)管斷開，上拉電阻應(yīng)適當選擇以能夠向下級電路提供足夠的電流。

當輸出高電平時，開關(guān)管怎么回關(guān)斷呢? CMOS電路的輸出級基本上是推拉時。輸出地電平時，下面的MOSFET關(guān)斷，上面的導(dǎo)通。高電平時反過來。該條只適合OC電路。閱讀全文(567)| 回復(fù)(2)| 引用(1)

回復(fù):上拉電阻下拉電阻的總結(jié)

kk(游客)發(fā)表評論于2006-11-16 11:57:00

Good!

回復(fù):上拉電阻下拉電阻的總結(jié)

sunhuibo發(fā)表評論于2006-11-16 19:47:00

太多了，可否一言以蔽之

第四篇：電阻電感和電容對交流電的作用

電阻、電感和電容對交流電的作用

【解析考點】

1、電感線圈對交變電流的阻礙作用

（1）電感線圈中通過交變電流時產(chǎn)生自感電動勢，阻礙電流變化，對交變電流有阻礙作用，用感抗來表示，XL=2πf L，線圈自感系數(shù)越大，交變電流的頻率越高，感抗越大。

（2）線圈的作用：線圈有“通直流、阻交流”、“通低頻，阻高頻”特征。

（3）線圈的應(yīng)用

①低頻扼流圈：自感系數(shù)很大。對低頻交變電流有很大的阻礙作用。即“通直流、阻交流”。

②高頻扼流圈：自感系數(shù)小。對低頻交變電流阻礙小，對高頻交變電流阻礙大。即“通低頻、阻高頻 ”。

2、電容器對交變電流的阻礙作用

（1）交變電流能夠“通過”電容器，但自由電荷沒有通過兩極板間的絕緣介質(zhì)。電容器交替進行充電和放電，電路中就有了流，表現(xiàn)為交流電“通過”了電容器。

（2）容抗：電容對交流電的阻礙大小的作用 Xc=1/(2πf C)，電容器的電容越大，交變電流頻率越高，容抗越小。

（3）電容器的作用：電容器具有“通交流、隔直流”，“通高頻、阻低頻”的特點。

第五篇：論公共關(guān)系對個人的作用

論公共關(guān)系對個人的作用

摘要：公共關(guān)系在這個人際關(guān)系日益復(fù)雜的社會中愈加重要，我們身邊無時無刻不存在著公關(guān)關(guān)系，甚至是我們自己說的每一句話都關(guān)系著一個人的公共關(guān)系狀況。所以，我們要重視公共關(guān)系的學(xué)習和運用。關(guān)鍵詞：公共關(guān)系 個人推銷 個人形象的重視和自身素質(zhì)的提升 交往溝通能力的提升

公共關(guān)系在我們生活中愈來愈重要，一個人的成功是離不開良好的人際關(guān)系的，它對我們每個人都有著非常重要的作用，這一作用體現(xiàn)在很多方面。

一個人或許很有才能，對事物也很有見解，只要給他個施展的機會，他就能干出一番大事業(yè)，但這個機會是不會從天上掉下來的。無論是在學(xué)校還是公司，老師或領(lǐng)導(dǎo)總是喜歡把機會給那些人際關(guān)系好的人。可見，公共關(guān)系是很重要的一關(guān)。沒有一個好的人際關(guān)系寸步難行，就更不用說什么成功了?，F(xiàn)實中我們也能看到很多優(yōu)秀的大學(xué)生，成績、能力等各方面都很優(yōu)秀，但是始終沒有好的發(fā)展，問題出現(xiàn)的關(guān)鍵就是公關(guān)沒有做好，剛從大學(xué)走入社會，對人際關(guān)系掌握不好，沒有人給提供一個施展才華的機會，所以空有一肚子才華卻無處可施，于是一事無成。所以，我們一生都離不開公關(guān)，公關(guān)是我們一步步邁向成功的基石。

公共關(guān)系教會了我們?nèi)绾螌⒆约和其N出去。首先，第一印象是致關(guān)重要的因素，即使我們的長相并不出眾，但一定要時刻讓自己衣著得體干凈。其次就是見面問候和禮儀了。無論和誰交談首先要從無關(guān)緊要的、對方感興趣的事談起，一步一步進入主題。這樣才不會顯得唐突，才會讓他人慢慢接受自己，讓人了解自己。還有，無論在什么時候，都要擁有自信，讓他人信服并覺得你是一個可用之才，才會給你機會。

公共關(guān)系利于個人形象的重視和自身素質(zhì)的提升。現(xiàn)實生活中，人們對一個人的看法往往由其個人形象、言談舉止、待人接物綜合而成。少數(shù)人由于輕視了個人形象的重要性，忽略了這些方面的表現(xiàn)，給他人留下負面的印象，阻礙了組織及個人的發(fā)展空間。而公共關(guān)系傳遞給了我們關(guān)于個人形象至關(guān)重要的觀念意識，要求我們個人在公共場合和社交場合盡量地修飾自己的外表、儀容，注意衣著打扮，保持得體的形象和風度，給他人留下深刻的印象。

公共關(guān)系還有利于個人交往溝通能力的提升?，F(xiàn)代社會中，一個社會組織要生存和發(fā)展，離不開與其他組織的交流與合作，一個人如果要事業(yè)有成，也必須加強人際交往和溝通。美國著名教育家戴爾·卡耐基說過：一個人事業(yè)的成功，85%靠人際關(guān)系和處世技巧，只有15%靠專業(yè)技術(shù)。而公共關(guān)系強調(diào)溝通傳播與雙向交流，公關(guān)人員要和各類公眾打交道，掌握社交的技能和方法是基本的能力，這對于個人事業(yè)的發(fā)展將起著巨大的作用。

總之，在個人的發(fā)展中，公共關(guān)系起著至關(guān)重要的作用，我們要不斷學(xué)習，處理好人際關(guān)系，擁有良好的公共關(guān)系，我們才能更好的取得成功。