第一篇：集成電路制造工藝復習總結(jié)

集成電路制造工藝復習總結(jié)

主要內(nèi)容

一集成電路制造工藝概況 二.晶體生長和晶片的制備 三.外延工藝 四.氧化工藝 五.摻雜工藝 六.光刻工藝 七.腐蝕工藝 八.金屬化工藝 九.組裝和封裝工藝

十.微加工技術(shù)在其它領(lǐng)域的應用

為什么采用硅作為集成電路的材料，而不用鍺？ 1.鍺的漏電流大（原因:鍺的禁帶寬度小, 0.66eV)。2.硅器件工作溫度高(150℃),鍺為100℃。3.易生長高質(zhì)量的氧化硅，氧化鍺會水解。

4.鍺的本征電阻率為47??cm，不能用于制造高擊穿電壓的整流器件，硅的本征電阻率為230000??cm。5.電子純鍺的鍺成本是純硅的十倍。

單晶硅的晶向與性質(zhì)

1.（111）面

2.原子面密度最高，生長容易，3.氧化速度快

4.（100）面

5.二氧化硅界面缺陷密度低 6.表面遷移率高

7.實際晶向的選擇取決于器件設計的考慮 8.雙極電路－（111）9.MOS電路－（100）

硅的整形

1.硅錠 2.外部研磨

i.ii.直徑磨削

磨主面（基準面）和第二平面（輔助面）

3.切成大圓片 4.腐蝕 5.拋光

硅熱氧化設備與二氧化硅膜質(zhì)量控制

常規(guī)熱氧化方法

1.干氧氧化：Si+O2:高溫加熱

熱氧化速率取決于氧原子在二氧化硅中的擴散速率，溫度越高、擴散越快，二氧化硅層越厚。

特點：結(jié)構(gòu)致密、干燥性和均勻性好、鈍化效果好、掩蔽性能好，但總體反應速率慢；

2.水汽氧化：Si+H2O:高純水、高溫加熱

由于水汽的進入，使氧化膜結(jié)構(gòu)疏松，反應速率加快。所需水蒸氣由高純?nèi)ルx子水汽化或氫氧化合而成。

特點：反應速率快—水在二氧化硅中的平衡濃度大于氧氣；結(jié)構(gòu)疏松，含水量大，掩蔽性能不好，目前很少使用

常規(guī)熱氧化方法

1.濕氧氧化：Si+H2O+O2:氧氣攜帶去離子水產(chǎn)生的水蒸氣（95-98℃）、高溫加熱；

特點：介于干氧和水汽氧化之間，實際應用時，常采用干氧-濕氫氧合成氧化：H2：O2=2：1 氧氣須過量；

2.高純氫-氧反應生成水，水汽化后與氧氣一同參與反應。優(yōu)點：膜質(zhì)量好、均勻性好，但安全性控制較復雜。氧-干氧交替進行的方式，既保證膜質(zhì)量又提高了氧化速率。

摻氯氧化

本質(zhì)：在二氧化硅界面形成氯-硅-氧復合結(jié)構(gòu)，保護結(jié)構(gòu)不受鈉離子影響而減少層錯等缺陷的出現(xiàn)。

作用過程：在干氧氧化基礎上，通入含氯化合物氣體，提高器件電學性能和可靠性。

熱氧化界面

熱氧化設備-常規(guī)熱氧化設備

特點：可同時氧化200片硅片，生產(chǎn)效率高，參數(shù)控制好。氫氧合成熱氧化設備

安全措施：錯誤比例連鎖保險和低溫報警連鎖保險裝置； 空氣中氫氣含量4%-74.2%之間會發(fā)生爆炸。摻氯氧化設備

特點：氮氣攜帶三氯乙烯進入反應室； 氮氣作用：載流、提供壓力； 氧化基本步驟

1.硅片送至爐管口，通氮氣和少量氧氣排雜 2.硅片送至恒溫區(qū)，預熱，控制升溫速率5-30℃/min 3.通入大量氧氣，開始氧化反應 4.按比例要求通入反應氣體

5.停通其他氣體、續(xù)通氧氣，消耗殘余反應氣體 6.硅片拉至爐管口，降溫處理，控制降溫速率2-10℃/min 7.將處理好的硅片拉出爐管

其他生長方法

氧化和分解均可以獲得二氧化硅，熱分解含硅化合物也是形成二氧化硅的重要途徑之一。

作用原理：以待加工硅片作為形成氧化膜層的淀積襯底，硅片本身不參與氧化膜形成。此外，陶瓷片、金屬片等也可以作為襯底材料——低溫”淀積” 淀積：

懸浮在液體或氣體中的固態(tài)微粒發(fā)生連續(xù)沉降的現(xiàn)象。烷氧基硅烷熱分解法

淀積得到的二氧化硅膜致密性不如熱氧化生長的氧化膜，在淀積后應進行致密處理。操作注意事項：

1、確保系統(tǒng)密封性，不能漏氣或堵塞；

2、源溫和源流量須進行控制，d=kt；

3、源使用時間不宜太長，一旦變成黃色則不能使用；

4、硅片進爐后，應先抽真空，達到要求后方能通源；

斷源后仍需抽氣五分鐘左右，才能排氣；

硅烷熱分解法

特點：氣態(tài)副產(chǎn)物少，生長溫度較低，氧化膜質(zhì)量好 操作要點：

1、保證反應室整個淀積面積上的氣流均勻，反應室和 橫截面面積進行適當控制，對氣體流量嚴格控制；

2、嚴格控制反應溫度，以防發(fā)生爆炸；

3、注意使用安全，嚴格控制裝置氣密性，硅烷使用前進行

稀釋（3%-5%）,如何稀釋？ ? 二氧化硅膜質(zhì)量控制 二氧化硅膜質(zhì)量要求：

宏觀上：表面無斑點、裂紋、白霧、發(fā)花和針孔等現(xiàn)象；

微觀上：厚度符合要求、均勻、結(jié)構(gòu)致密，可移動鈉離子含量低

二氧化硅質(zhì)量檢驗

一、厚度測量 常用厚度測量方法：

比色法、腐蝕法、雙光干涉法、電容電壓法、橢圓偏振 光法等，不同測量方法的主要區(qū)別在于測量精度高低。厚度單位：埃

單位換算：毫米（mm)、微米（μm)、納米（nm）、埃、微微米（pm)厚度測量-比色法

測量原理：不同厚度氧化膜在白光照射下會呈現(xiàn)出不同的干

涉顏色，利用金相顯微鏡觀察并與標準比色樣品進行對比，得出氧化膜厚度。

首先需預判氧化膜厚度范圍，然 后對比標準比色樣品得出厚度值。適 用于1000-7000埃之間的厚度，超過 7500埃則效果不明顯。厚度測量-雙光干涉法 測量原理：

利用光照射氧化硅臺階的不 同界面獲得的干涉條紋數(shù)目 得到氧化層的厚度。作用過程：

1、制備氧化層臺階；

2、用可見光照射氧化物斜面；

3、依據(jù)顯微鏡下觀測的干涉條紋數(shù)目計算二氧化硅厚度。厚度測量-雙光干涉法 技術(shù)要點：

干涉條紋數(shù)目的確定； 氧化物斜面不能太窄；

干涉條紋應清晰可見；

局限性：不能測太薄的厚度（2000埃以上）；折射率確定? 厚度測量-橢圓偏振光法

作用原理：

光源發(fā)出的單色自然光，經(jīng)過起偏器后，變成偏振光。轉(zhuǎn)動起偏器可改變光速偏振方向，線偏振光經(jīng)四分之一波片后變?yōu)闄E圓偏振光，橢圓偏振光在待測樣品表面反射后，光的偏振狀態(tài)（偏振幅度和相位）發(fā)生變化，依據(jù)此變化可以測量樣品的固有光學參數(shù)（折射率等）或樣品膜厚度。偏振光與起偏器

光是一種電磁波，電磁波是橫波。振動方向與波前進 方向構(gòu)成的平面叫做振動面，光的振動面只限于某一固定 方向的，稱為平面偏振光或線偏振光。

四分之一波片

一定厚度的雙折射單晶薄片，當一束線偏振光垂直入射 到波片時，在波片中分解成沿原方向傳播但振動方向互相 垂直的o光和e光。當光法向入射時，o光和e光之間相位差 等于π/2或其奇數(shù)倍，該晶片稱為四分之一波片。橢圓偏振光

垂直于光傳播方向的固定平面內(nèi), 光矢量的方向和大小都隨時間

改變, 光矢量端點描出一個橢圓, 此偏振光稱橢圓偏振光。用起 偏器獲得線偏振光，當線偏振光垂直入射四分之一波片，且光 的偏振和晶片光軸面成θ角，出射后變成橢圓偏振光（θ=45 度時，為圓偏振光）。

二氧化硅膜缺陷檢驗

宏觀缺陷：1.氧化層針孔-----氧化方法、硅片質(zhì)量 2.表面氧化斑點----表面殘留雜質(zhì)：三個來源 3.氧化層厚度不均----原料不均、加熱不均 微觀缺陷：

1.鈉離子沾污----主要來源于操作環(huán)境： 去離子水質(zhì)量、石英管道、氣體系統(tǒng) 所用化學試劑；

2.熱氧化層錯----層錯核形成：固有點缺陷； 層錯加?。夯婆c攀移； 與晶向有關(guān)； 熱處理 熱處理目的】

將材料放在一定的介質(zhì)內(nèi)進行加熱、保溫或冷卻處理，通過改變材料表面或內(nèi)部組織結(jié)構(gòu),來控制材料綜合力學性能。金屬材料主要熱處理過程：

退火（軟化）、正火（硬化）、淬火（鋼化）、回火（韌化）等。

半導體材料主要熱處理過程：

退火、硫化、熔流、固化等。退火處理 退火目的：

消除材料熱加工過程中因缺陷而累積殘余應力（內(nèi)應力）。作用過程：將材料在適當溫度下加熱一段時間，利用熱能進行部分晶格位置原子重排，降低缺陷密度。典型例子：離子注入 硅化反應 目的及原理：

作為集成電路引出線的鋁、銅及其合金與硅界面極不穩(wěn)定，常制備TiN擴散阻擋層阻擋兩者間的原子擴散等界面反應，但TiN與硅接觸導電性能差，因此增加一層導電性能好的 TiSi2，改善電極與硅的電接觸性能。熔流及固化

在制備介質(zhì)材料保護膜時，常采用硼磷硅玻璃（BPSG）。BPSG玻璃通常采用APCVD（常壓化學氣相淀積）或PECVD（等離子化學氣相淀積）方法制得，淀積完成后的BPSG玻璃經(jīng)加熱熔融流動趨于平坦化、均勻化的過程稱為熔流。

在較低溫度下加熱，使光刻膠中有機溶劑揮發(fā)的過程 稱為固化。多用于多層金屬薄膜間的絕緣介質(zhì)層制備，常見 的應用是SoG（Spin on Glass)-旋涂玻璃膜。

快速熱處理

1.快速熱處理（Rapid Thermal Processing，RTP)是指將

硅晶片快速加熱到設定溫度，并進行短時間快速熱量處理的 方法。

2.快速熱處理可以滿足需要短時間處理的工藝過程，適用 于使硅片的逐片加工、升降溫速率極快和生產(chǎn)效率很高的場 合（自動化程度）。

它是應用新技術(shù)來改進各類型熱處理過程的一種新型工藝。

第二篇：集成電路制造工藝實訓報告

集成電路制造工藝實訓報告

專業(yè)班級學號姓名地點老師簽名

2011年12月22日

第1頁

三、光刻Ⅰ—光刻擴硼窗口

工藝目的：

通過光刻工藝，完成掩膜板上的圖形轉(zhuǎn)移。（第一次形成基區(qū)圖形，第二次形成發(fā)射區(qū)圖形）

工藝原理：

通過光刻先把掩膜板上的圖形轉(zhuǎn)移到光刻膠上，再轉(zhuǎn)移到硅片上。（第一次基區(qū)光刻，第二次發(fā)射區(qū)光刻）

工藝器件：

SC—IB型勻膠機、DHG—9023型電熱恒溫干燥箱、URE—2000/17型紫外光刻機、鑷子、顯影設備。

工藝步驟：

1、甩膠：把硅片放到涂膠機上用滴管吸取光刻膠涂到硅片上，打開抽真空開關(guān)

把硅片吸附到勻膠機上，再打開甩膠開關(guān)并以700r/min左右的轉(zhuǎn)速開始甩膠約2分鐘。等勻膠機停止工作，按下抽真空開關(guān)取下硅片。

2、前烘：把硅片放到100℃電熱恒溫干燥箱里前烘15分鐘。

3、曝光：取出硅片冷卻，再把硅片放到光刻機上進行紫外線曝光20秒鐘。（本

實驗室采用的是接近式曝光，在硅片和掩膜板之間有10um—25um的間隙，掩膜板有金黃色避光層的一面應該朝下，硅片上的主切角與掩膜板的X軸對準，以方便二次曝光）

原理：此次實驗室采用的是負性光刻膠，其受紫外光照射的區(qū)域會交聯(lián)硬化，變得難溶于顯影液溶劑中，顯影時這部分光刻膠被保留，在光刻膠上形

成一種負相的掩膜板圖形。

4、顯影：在1號顯影液里面顯影4分鐘，再放到2號顯影液里面4分鐘，用顯

影液溶解掉不需要的光刻膠，將掩膜板上的圖形轉(zhuǎn)移到光刻膠上。

5、定影：是光刻膠變得更加堅固。

6、堅膜：把顯影后的硅片放到130℃的電熱恒溫干燥箱里后烘15分鐘即可。冷

卻后用電子顯微鏡觀看顯影后的圖形。

7、腐蝕：把鏡檢后的硅片放到花籃里，再放到HF酸里刻蝕5分鐘，然后放到去

離子水沖洗連通器2號槽里面沖洗5分鐘，再放到1號槽里面沖洗5分鐘。原理：刻蝕就是將涂膠前所積淀的薄膜中沒有被光刻膠覆蓋和保護的部分除去，由于Si、光刻膠具有親水性，SiO2具有疏水性，所以觀察芯片背面是否

沾水就能判斷刻蝕的程度。

8、去膠：把刻蝕好的硅片放入到去膠液里面15—20分鐘。（去膠液：H2SO4:

H2O2:H2O(去離子水)=3:1:任意）

光刻Ⅱ—光刻擴磷窗口

發(fā)射區(qū)光刻：同操作三，但在曝光前需要依片子和光刻板上的圖形對準標記對版。光刻Ⅲ—光刻引線孔

同操作六，注意對版。

光刻Ⅳ—光刻電極圖形

工藝原理：按照電路連線要求在淀積的鋁層上光刻出鋁條，芯片中的各個元件便

被連接成為具有某種功能的電路。

心得體會

本周實訓讓我更加了解集成電路,哪怕前面一個小小的失誤也會影響后面的的制作,細節(jié)絕對成敗,因此我們不能馬虎的對待.現(xiàn)在只是實訓.以后工作了應該更加仔細認真.實訓中我們小組互相幫助,分工合作讓我們明白了團隊力量的強大.每次實訓的不斷練習,讓我對操作步驟更加了解,鞏固了以前的知識.

第三篇：集成電路工藝個人總結(jié)

曹飛 個人版總結(jié)

引言

第一只晶體管 ?第一只晶體管, AT&T Bell Lab, 1947 ?第一片單晶鍺, 1952 ?第一片單晶硅, 1954(25mm，1英寸)?第一只集成電路（IC）, TI, 1958 ?第一只IC商品, Fairchild, 1961 摩爾定律晶體管最小尺寸的極限 ?價格保持不變的情況下晶體管數(shù)每12月翻一番，1980s后下降為每18月翻一番；

?最小特征尺寸每3年減小70% ?價格每2年下降50%；

IC的極限

?硅原子直徑: 2.35 ?；

?形成一個器件至少需要20個原子；

?估計晶體管最小尺寸極限大約為50 ?或0.005um，或5nm。

電子級多晶硅的純度

一般要求含si>99.9999以上，提高純度達到99.9999999—99.999999999%（9-11個9）。其導電性介于10-4-1010 ? /cm。電子級高純多晶硅以9N以上為宜。

1980s以前半導體行業(yè)的模式

1980s以前：大多數(shù)半導體公司自己設計、制造和測試IC芯片，如 Intel，IBM

1990s以后半導體行業(yè)的模式

F&F模式，即Foundry(代工)+Fabless(無生產(chǎn)線芯片設計), 什么是Foundry

有晶圓生產(chǎn)線，但沒有設計部門；接受客戶訂單，為客戶制造芯片；

IC流程圖:

接受設計訂單→芯片設計→EDA編輯版圖→將版圖交給掩膜版制造商→制造晶圓→芯片測試→芯片封裝

硅片制備與高溫工藝單晶生長：直拉法 區(qū)熔法 高溫工藝:氧化，擴散，退火。Si集成電路芯片元素組成

?

■半導體（襯底與有源區(qū)）：單晶Si ■雜質(zhì)（N型和P型）：P(As)、B ■導體（電極及引線）：Al、Wu（Cu、Ti）、poly-Si ■絕緣體（柵介質(zhì)、多層互連介質(zhì)）：SiO2、Si3N4 硅的重要性 ■儲量豐富，便宜；（27.6％）

■SiO2性質(zhì)很穩(wěn)定、良好介質(zhì)，易于熱氧化生長；

■較大的禁帶寬度（1.12eV），較寬工作溫度范圍

硅提純 I的工藝步驟、化學反應式及純度

從石英砂到硅錠

■石英砂（SiO2)→冶金級硅(MGS)

■HCl與MGS粉反應形成TCS■（trichlorosilane：氯硅烷）■利用汽化和冷凝提純TCS ■TCS與H2反應形成多晶硅(EGS)■熔融EGS和拉單晶硅錠 從硅錠到硅片

單晶硅錠→整型→切片→磨片倒角→刻蝕→拋光→清洗→檢查→包裝 化學反應式

硅提純I

多晶硅淀積

直拉法的拉晶過程

拉晶過程

①熔硅②引晶（下種）③收頸④放肩

直拉法的拉晶過程中收頸的作用 目的：抑制位錯從籽晶向晶體延伸

直拉法與區(qū)熔法的對比

直拉法，更為常用(占75％以上)⑴便宜⑵更大的圓片尺寸(300mm已生產(chǎn))⑶剩余原材料可重復使用⑷位錯密度：0～104cm2 區(qū)熔法

⑴高純度的硅單晶(不使用坩鍋)（電阻率2000Ω-mm）⑵成本高，可生產(chǎn)圓片尺寸較小(150mm)⑶主要用于功率器件⑷位錯密度：103～105cm2 定位邊或定位槽的作用 ①識別晶向、導電類型及劃片方向 ②硅片（晶錠）機械加工定位的參考面；

③硅片裝架的接觸位置

外延的定義：外延、外延層、外延片、同質(zhì)外延、異質(zhì)外延

外延層：單晶襯底上單晶薄膜層 外延：同質(zhì)外延和異質(zhì)外延

同質(zhì)外延：襯底與外延層為相同晶體，晶格完全匹配 異質(zhì)外延：襯底與外延層為不同晶體，晶格不匹配

雙極晶體管（電路）和CMOS器件（電路）中外延層的應用

雙極晶體管（電路）中外延層的應用

?高阻的外延層可提高集電結(jié)的擊穿電壓

■低阻的襯底（或埋層）可降低集電極的串聯(lián)電阻

CMOS器件（電路）中外延層的應用

■ 減小pnpn寄生閘流管效應降低漏電流

Si外延的源材料

■Si源氣體：SiH4(硅烷), SiH2Cl2(二氯硅烷)，SiHCl3(三氯硅烷), SiCl4(四氯硅烷)■ 摻雜劑 N型摻雜劑：PH3, AsH3 P型摻雜劑：B2H6 分子束外延（MBE）的特點 高溫工藝設備小結(jié)

■高溫工藝通常使用爐管反應室；

■反應爐通常由控制系統(tǒng)、氣體輸運系統(tǒng)、反應腔、裝卸片系統(tǒng)和尾氣處理系統(tǒng)構(gòu)成

■立式爐管使用最廣泛，因為其占地面積小、污染控制好、維護量小 ■溫度控制的精確性和均勻性對于高溫工藝的成功至關(guān)重要

氧化膜在IC中的應用 ■摻雜阻擋層■表面鈍化(保護)■隔離層■柵氧化層■MOS電容的介質(zhì)材料

各種氧化層在工藝中的應用、厚度及工藝 摻雜阻擋氧化層應用

■Much lower B and P diffusion rates in SiO2than that in S

■SiO2can be used as diffusion mask

表面鈍化(保護)氧化層應用

■Pad Oxide襯墊（緩沖）氧化層, Screen Oxide屏蔽氧化層 Sacrificial Oxide犧牲氧化層, Barrier Oxide阻擋氧化層 ■Normally thin oxide layer(~150?)to protect silicon defects from contamination and over-stress

器件隔離氧化層應用

■Electronic isolation of neighboring devices ■Blanket field oxide ■Local oxidation of silicon(LOCOS)■Thick oxide, usually 3,000 to 10,000 ?

柵氧化層應用

■Gate oxide: thinnest and most critical layer ■Capacitor dielectric

1號液和2號液的配方及作用 ■SC-1－NH4OH:H2O2:H2O with 1:1:5 to 1:2:7 ratio at 70 to 80℃to remove organic contaminants.(1號液)■SC-2--HCl:H2O2:H2Owith 1:1:6 to 1:2:8 ratio at 70 to 80 ℃to remove inorganic contaminates.(2號液)

顆粒、有機粘污、無機粘污及本征氧化層的清洗 Pre-oxidation（預氧化）Wafer Clean Organic（有機）Removal ■Strong oxidants remove organic residues ■H2SO4:H2O2or NH3OH:H2O2followed by DI H2O rinse.■ High pressure scrub or immersion in heated dunk tank followed by rinse, spin dry and/or dry bake(100 to 125 °C).Pre-oxidation Wafer Clean Inorganic（無機）Removal ■HCl:H2O ■Immersion(浸入)in dunk tank followed by rinse, spin dry and/or dry bake(100 to 125℃)Pre-oxidation Wafer Clean Native Oxide Removal（本征氧化層）

■HF:H2O ■Immersion(浸入)in dunk tank or single wafer vapor etcher followed by rinse, spin dry and/or dry bake(100 to 125℃)

SiO2生長的迪爾-格羅夫模型

干氧氧化和濕氧氧化的特點與應用 干（氧）氧化

■氧化劑：干燥的O2■Si+O2→SiO2■O來源于提供的氧氣；Si來源于襯底硅圓片■O2通過表面已有的氧化層向內(nèi)擴散并與Si反應生長SiO2■氧化膜越厚，生長速率越低■干氧化速率最低

濕（氧）氧化

■氧化劑：O2攜帶H2O■Si+O2→SiO2■Si+ 2H2O →SiO2+ 2H2 ■濕氧化的生長速率介于水汽氧化與干氧化之間■實際氧化工藝：干氧+濕氧+干氧

氧化工藝應用 干氧化，薄氧化層（<1000A）

－■MOS柵氧化層（30～120A）-■襯墊氧化層（100～200A），--■屏蔽氧化層（～200A），■犧牲氧化層（<1000A），等等

濕氧化，厚氧化層

■場氧化層（3000～5000A）■擴散掩膜氧化層（400～1200A）

摻氯氧化的作用

■Cl 可以減少氧化層中的可動離子（如Na+）■MOS柵極氧化中廣泛采用 ■氧化速率提高（1～5）％

影響氧化速率的因素

■溫度■濕氧化或干氧化■厚度■壓力■硅片晶向(<100>或<111>)■硅中雜質(zhì)

氧化速率與溫度

■氧化速率對溫度很敏感，指數(shù)規(guī)律■溫度升高會引起更大的氧化速率升高

氧化速率與圓片晶向

■<111>表面的氧化速率高于<100>表面■原因：<111>表面的Si原子密度高

氧化速率與雜質(zhì)濃度

■摻雜濃度越高，氧化層生長速率越高

Si-SiO2界面特性替位式擴散、間隙式擴散、擴散系數(shù)

在Si-SiO2界面有四種不同類型的電荷：（1）可動離子電荷（2）氧化層固定電荷（3）界面陷阱電荷（4）氧化層陷阱電荷

雜質(zhì)再硅晶體中的主要擴散機構(gòu)有：間隙式擴散、替位式擴散。替位式擴散：雜質(zhì)從一個晶格位置運動到另一個晶格位置上稱為替位式擴散

間隙式擴散：雜質(zhì)從一個間隙位置到另一個間隙位置上的運動稱為間隙式擴散

兩步擴散工藝

兩步法擴散分預淀積和再分布兩步進行，第一步稱為預擴散或預淀積，在較低的溫度下，采用恒定表面濃度擴散方式在硅片便面擴散一薄層雜質(zhì)原子，目的在于確定進入硅片的雜質(zhì)總量。第二步稱為主擴散或再分布或推進擴散，在較高的溫度下，采用很定雜質(zhì)總量擴散方式，讓淀積在表面的雜質(zhì)繼續(xù)往硅片中擴散，目的在于控制擴散深度和表面濃度。

擴散的局限性與應用

擴散技術(shù)的主要缺陷

■擴散是各向同性的，掩膜下方也會有雜質(zhì)橫向擴散 ■不能獨立控制結(jié)深和摻雜濃度 擴散應用

■主要用在阱注入后的推進工藝

離子注入后為什么要退火 ■高能離子損傷晶體結(jié)構(gòu)■非晶硅有很高的電阻率

■需要外部能量如熱使其恢復單晶結(jié)構(gòu)■只有在單晶結(jié)構(gòu)中雜質(zhì)才能被激活

RTP（快速熱退火）的優(yōu)點 ■快速升溫(75 to 150 °C/sec)■更高溫度(up to 1200 °C)■過程快速■使雜質(zhì)擴散最小化■熱預算的更好控制（節(jié)約能源）■更好的圓片間均勻性控制 薄膜淀積

真空蒸發(fā)法蒸發(fā)源加熱方式

■電阻加熱■電子束加熱■激光加熱■高頻感應加熱

濺射的工作原理與特點

原理；具有一定能量的入射離子對固體表面轟擊時，入射離子與固體表面原子碰撞發(fā)生能量和動量的轉(zhuǎn)移，將固體表面的原子濺射出來 直流濺射特點：只適于金屬靶材。磁控濺射特點：淀積速率最高。

RF濺射特點：適于各種金屬與非金屬靶材。

PVD 與 CVD對比 ■CVD：襯底表面發(fā)生化學反應 ■PVD：襯底表面不發(fā)生化學反應

■CVD: 更好的臺階覆蓋性(50% to ~100%)和空隙填充能力 ■PVD: 臺階覆蓋性差(~ 15%)和空隙填充能力差 ■PVD 源: 固態(tài)材料 ■CVD 源: 氣體或蒸汽

CVD氧化硅與熱生長氧化硅對比 ■熱生長氧化硅

?O來源于氣源，Si來源于襯底?氧化物生長消耗硅襯底?高質(zhì)量 ■CVD 氧化硅

?O和Si都來自氣態(tài)源?淀積在襯底表面?生長溫度低（如PECVD）?生長速率高

CVD介質(zhì)薄膜的應用 ■淺槽隔離(STI):undopedsilicon dioxide glass, USG■側(cè)墻隔離：USG ■金屬前介質(zhì)(PMD）：PSG or BPSG■金屬層間介質(zhì)(IMD/ILD）：USG or FSG■鈍化介質(zhì)(PD）：Oxide/Nitride CVD的基本過程

① 傳輸②吸附③化學反應④淀積⑤脫吸⑥逸出

CVD生長的兩種極限：表面反應控制與質(zhì)量輸運（傳輸）控制

表面反應控制型

■化學反應速率不能滿足反應劑擴散和吸附的速率，反應劑堆積在襯底表面等待反應；■淀積速率＝反應速率■淀積速率對溫度很敏感 質(zhì)量輸運控制型

■表面化學反應速率足夠高，當反應劑被吸附在襯底表面時會立即反應■淀積速率＝D dn/dx■淀積速率對溫度不敏感■淀積速率主要受到氣體流速的控制

CVD 的三種類型及各自的應用

■APCVD 常壓化學氣相淀積■LPCVD 低壓化學氣相淀積 ■PECVD 等離子體增強化學氣相淀積

CVD淀積速率G與溫度T的關(guān)系

■低溫下，hg>>ks，反應控制過程，故G與T呈指數(shù)關(guān)系； ■高溫下，hg<

離子注入

離子注入與熱擴散的對比

離子注入的兩種阻擋機制

核碰撞和電子碰撞

避免溝道效應的方法 ■傾斜硅片, 7°最常用■屏蔽氧化層（無定形）■注入前預先無定型處理

離子注入機的原理

離子注入工藝的應用及技術(shù)趨勢

離子注入工藝

■CMOS工藝應用■CMOS離子注入的工藝要求■離子注入工藝的評價。

技術(shù)趨勢

■超淺結(jié)(USJ)■絕緣體上硅(SOI)■等離子體沉浸離子注入(PIII)SOI的優(yōu)勢

■芯片速度更快，耗電更少■電路密度提高 ■SOI尤其在RF與SoC方面表現(xiàn)出色

SOI圓片的制造：智能剝離與注氧隔離 離子注入特點：

⑴注入溫度低⑵摻雜數(shù)目受控⑶橫向擴散?、炔皇芄倘芏认拗脾勺⑷肷疃入S離子能量增加而增加⑹適合化合物摻雜 光刻與刻蝕工藝（曝光、刻蝕）

光刻的需要及光刻三要素

■高分辨率■光刻膠高光敏性■精確對準

正膠與負膠的比較

光刻工藝的10個步驟（1）硅片清洗（2）預烘和底膜涂覆（3）涂光刻膠（4）前烘（5）對準（6）曝光（7）后烘（8）顯影（9）堅膜（10）圖形檢測

前烘、后烘及堅膜工藝目的（作用）的比較 前烘作用: 促進膠膜內(nèi)溶劑充分揮發(fā)，使膠膜干燥；

增加膠膜與SiO2（Al膜等）的粘附性及耐磨性

后烘作用：平衡駐波效應，提高分辨率。堅膜的作用

■蒸發(fā)PR中所有有機溶劑■提高刻蝕和注入的抵抗力■提高光刻膠和表面的黏附性■聚合和使得PR更加穩(wěn)定■PR流動填充針孔 4種曝光機

■接觸式曝光機■接近式曝光機■投影式曝光機■步進式曝光機

分辨率與波長及NA的關(guān)系（最小線寬）R由曝光系統(tǒng)的光波長λ和數(shù)值孔徑NA決定，R=K1λ/NA

K1為系統(tǒng)常數(shù), λ光波長, NA = 2r0/D； ■NA: 凸鏡收集衍射光的能力

如何提高分辨率？ ■提高NA

更大的凸鏡, 可能很昂貴而不實際 減小DOF（焦深），會引起制造困難 ■減小光波長 開發(fā)新光源, PR和設備

波長減小的極限：UV到DUV, 到EUV, 到X-Ray ■減小K1 相移掩膜

移相掩模的原理與應用 移相掩模是一種雙層設計結(jié)構(gòu),通過利用干涉技術(shù)抵消某些衍射效應,可使光刻分辨率的改進達到25%～100% 兩種紫外線和三種深紫外線的名稱、波長及對應的最小特征尺寸 ■汞燈i-line, 365 nm：–常用在0.35 μm光刻

■DUV KrF受激準分子激光器, 248 nm：應用0.25 μm, 0.18 μm and 0.13 μm光刻 ■ArF受激準分子激光器,193 nm：–應用: < 0.13 μm

■F2受激準分子激光器：157 nm：–仍處于研發(fā)階段, < 0.10 μm應用

■157 nm F2激光器光刻

：使用相移掩膜, 即使0.035 μm 都是可以的

下一代光刻

■超紫外■X射線■電子束

干法刻蝕與濕法刻蝕的對比 濕法刻蝕的優(yōu)點

■高選擇性■設備成本較低■批處理, 高產(chǎn)量

濕法刻蝕的缺點

■各向同性■不能刻蝕3μm以下圖形■化學品使用量高■化學品危險

干法刻蝕優(yōu)點：

■各向異性腐蝕強；■分辨率高；■刻蝕3μm以下線條

濕法刻蝕SiO2、Si、Poly-Si及Si3N4的配方及反應式

濕法刻蝕SiO2 常用配方(KPR膠）：HF: NH4F: H2O=3ml:6g:10ml

(HF溶液濃度為48％)SiO2+ 6HF →H2SiF6 + 2H2O

濕法刻蝕Si、Poly-Si HNO3-HF-H2O(HAC)混合液

濕法刻蝕Silicon Nitride

熱(150 to 200 °C)磷酸H3PO4溶液

干法刻蝕的原理與種類

① 等離子體刻蝕：化學性刻蝕②濺射刻蝕：純物理刻蝕③反應離子刻蝕（RIE）：結(jié)合①、②

干法刻蝕SiO2、Si、Poly-Si及Si3N4的腐蝕劑

刻蝕氣體：CF4、BCl3、CCl4、CHCl3、SF6

金屬化與多層互連

金屬化的應用、三種最常用的金屬及三種不同的金屬化方法

應用

■柵電極材料■金半接觸電極材料■互連材料

常用的金屬性材料

■摻雜的poly-Si■金屬硅化物■金屬合金 金屬化方法

多晶硅－重摻雜，LPCVD淀積 金屬硅化物-淀積 合金=淀積（PVD,CVD）集成電路對金屬化的基本要求

1.形成低阻歐姆接觸；2.提供低阻互連線；3.抗電遷移；4.良好的附著性；5.耐腐蝕；6.易于淀積和刻蝕；7.易鍵合；8.層與層之間絕緣要好

90年代CMOS標準金屬化：柵材料，接觸孔（通孔）填充材料，阻擋層（勢壘層）、黏附層、焊接層、及防反射層材料，互連材料，金半接觸電極材料及工藝

Al-Si接觸的尖楔現(xiàn)象、影響及抑制 Al/Si接觸的尖楔現(xiàn)象：Si在Al中的溶解度及快速擴散 影響：PN結(jié)穿刺 –Al刺穿過摻雜PN結(jié)，使源/漏與襯底短路 抑制：400 ℃熱退火在Si-Al界面形成Si-Al合金

Al的電遷移現(xiàn)象、影響及抑制 電遷移：大電流密度下發(fā)生質(zhì)量（離子/晶粒）輸運 現(xiàn)象：在陽極端堆積形成小丘或須晶，造成電極間短路；

在陰極端形成空洞，導致電極開路

影響；

■電遷移使金屬線變窄變薄■殘留引線中電流密度更高■電遷移影響IC的可靠性

電遷移抑制

■少量銅與鋁形成的合金將大大提供Al對電遷移的抵抗，銅作為Al晶粒間的粘合劑，防止Al晶粒因電子轟擊而遷移 ■Al-Cu(0.5%)最常用■使用Al-Si-Cu 合金

TiN的作用 TiN：阻擋層，防止W擴散

TiN：粘合層，幫助W與SiO2表面粘合在一起

TiN：防反射涂層ARC（Anti-reflection coating），防止反射提高光刻分辨率

Cu淀積的大馬士革鑲嵌工藝

① 在低K介質(zhì)層上刻蝕出Cu互連線用的溝槽； ② ②CVD淀積一層薄的金屬勢壘層：防止Cu的擴散 ③ ③濺射淀積Cu的籽晶層：電鍍或化學鍍Cu需要 ④ ④溝槽和通孔淀積Cu：電鍍或化學鍍； ⑤400℃下退火； ⑤ Cu的CMP。

工藝集成

MOS IC與雙極IC的隔離

MOS集成電路的隔離：LOCOS隔離工藝；側(cè)墻掩蔽的隔離工藝；淺槽隔離等.雙極集成電路的隔離：pn結(jié)隔離工藝；深槽隔離工藝.防止寄生場效應晶體管開啟及提高寄生晶體管閾值電壓的工藝方法 防止寄生場效應晶體管開啟的方法

提高寄生場效應晶體管的閾值電壓使寄生場效應晶體管的閾值電壓高于集成電路的工作電壓

4．提高寄生晶體管閾值電壓的方法

1）、增加場區(qū)SiO2的厚度；（但是過厚的氧化層將產(chǎn)生過高的臺階，從而引起臺階覆蓋的問題）

2）、增大氧化層下溝道的摻雜濃度，即形成溝道阻擋層

局部氧化（LOCOS）、側(cè)墻掩蔽的隔離（SWAMI）及淺槽隔離（STI，Shallow Trench Isolation）工藝的特點、工藝流程及示意圖 局部氧化工藝

優(yōu)點：

1.可以減小表面的臺階高度；2.和高濃度雜質(zhì)注入是一次光刻完成的 缺點：

1、鳥嘴侵蝕有源區(qū)；

2、不利于后序工藝中的平坦化；

3、雜質(zhì)重新分布。

P阱、N阱工藝特點

P阱工藝：易實現(xiàn)nMOS和pMOS的性能匹配，適于靜態(tài)邏輯電路 n阱工藝：易獲得高性能的nMOS，適于微處理器、DRAM 熟悉雙阱CMOS IC工藝流程 1）硅片準備2）阱的制備3）場區(qū)隔離：4）CMOS器件形成5）多層金屬互聯(lián)6）后部封裝工藝

熟悉標準埋層雙極集成電路工藝流程 標準埋層雙極集成電路工藝流程

1）、襯底準備2）、埋層的制備3）、外延層生長4）、隔離區(qū)的形成（第二次光刻）5）、收集極接觸的制備（第三次光刻）6）、基區(qū)的形成（第四次光刻）7）、發(fā)射區(qū)的形成（第五次光刻）8）、金屬接觸和互聯(lián)（第六、七次光刻）9）、后續(xù)封裝工藝

CMOS工藝流程

了解1960s、1970s和1980s集成電路工藝的特點

熟悉1990sCMOS工藝的特點：特征尺寸、襯底、隔離、光刻、刻蝕、退火、W塞及平整化 1990’s CMOS Technology Photolithography – G-line, I-line(365 nm), and DUV 248 nm – Positive photoresist – Steppers replaced projection printer – Track-stepper integrated systems ? Plasma etches for patterned etch ? Wet etches for blanket film stripping ? Vertical furnaces

– smaller footprints, better contamination control.? RTP systems

– post-implantation annealing – silicide formation, – faster, better process and thermal budget control.? DC magnetron sputtering replaced evaporation ? Multi-layer metal interconnection ? W CVD and CMP(or etch back)to form plugs ? Ti and TiN barrier/adhesion layer for W ? Ti welding layer for Al-Cu to reduce contact resistance ? TiN ARC ? BPSG was popularly used as PMD.? DCVD: PE-TEOS and O3-TEOS – STI, sidewall spacer, PMD, and IMD ? DCVD: PE-silane – PMD barrier nitride, dielectric ARC, and PD nitride ? Tungsten CMP to form plug

? Dielectric CMP for planarization ? Cluster tools became very popular ? Single wafer processing systems improve wafer-to-wafer uniformity control ? Batch systems is still commonly employed in many non-critical processes for their high throughput.

第四篇：集成電路復習總結(jié)

1、中英名詞解釋

（1）IC（Integrated Circuit）：集成電路，是指通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容、電感等無源器件，按照一定的電路互聯(lián)，“集成”在一塊半導體晶片（如硅或砷化鎵）上，封裝在一個外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能的一種器件。

（2）摩爾定律（Moore's Law）：芯片上晶體管數(shù)目每隔18個月翻一番或每三年翻兩番，性能也會增加一倍。（3）SOC（system on chip）：在一個微電子芯片上將信息的采集、傳輸、存儲、處理等功能集成在一起而構(gòu)成系統(tǒng)芯片。

（4）EDA（Electronic-System Design Automation）：電子設計自動化

（5）能帶：能量越高的能級，分裂的能級越多，分裂的能級也就相鄰越近，這些鄰近的能級看起來就像連續(xù)分布，這樣的多條相鄰近的能級被稱為能帶

（6）本征半導體：是一種完全純凈的、結(jié)構(gòu)完整的半導體晶體。（經(jīng)過一定的工藝過程將純凈的半導體制成的單晶體稱為本征半導體。導帶中的自由電子與價帶中的空穴都能參與導電。）

（7）肖特基接觸：金屬與半導體接觸并且金屬的費米能級低于N型半導體或高于P型半導體的費米能級，這種接觸為肖特基接觸。

（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金屬-半導體場效應晶體管（9）Spice（Simulation Program with Integrated Circuit Emphasis）：集成電路仿真程序，主要用來在電路硬件實現(xiàn)之前讀電路進行仿真分析。

（10）FPGA(Filed Programmable Gate Array)：現(xiàn)場可編程門陣列。（又稱邏輯單元陣列，Logic Cell A）（11）IP（Intellectual Property）：知識產(chǎn)權(quán)。通常講的IP核是指已經(jīng)設計優(yōu)化好。經(jīng)過驗證、功能復雜、可以嵌入到其他電路中重復使用的集成電路模塊。

（12）HBT（Hetro-junction Bipolar Transistor）：異質(zhì)結(jié)雙極晶體管（13）短溝道效應：短溝道效應主要是指閾值電壓與溝道相關(guān)到非常嚴重的程度。隨著溝道長度變的越來越短，閾值電壓與溝長及漏電壓有著明顯的關(guān)系。而隨著溝長的變短，閾值電壓與襯底偏壓的關(guān)系變?nèi)?。P-125（14）溝通長度調(diào)制效應：MOS晶體管中，柵下溝道預夾斷后、若繼續(xù)增大Vds,夾斷點會略向源極方向移動導致夾斷點到源極之間的溝道長度略有減小，有效溝道電阻也就略有減小，從而使更多電子自源極漂移到夾斷點，導致在耗盡區(qū)漂移電子增多是Id增大，這種效應稱為溝道長度調(diào)制效應。

（15）電路仿真：將要分析的電路問題列出數(shù)學形式的電路方程，然后對電路方程求解。就是設計好的電路圖通過仿真軟件進行實時模擬，模擬出實際功能，然后通過其分析改進，從而實現(xiàn)電路的優(yōu)化設計。P-132（16）電路綜合：synthesis 實現(xiàn)在滿足設計電路的功能、速度及面積等限制條件下，將行為級描述轉(zhuǎn)化為指定的技術(shù)庫中單元電路的連接。

（17）ASIC（Application Specific Integrated Circuit）：專用集成電路（18）VDSM（Very Deep Sub-micron）：超深亞微米（19）VLSI（Very Large Scale Integration）：超大規(guī)模集成電路

（20）DRC：design rule check 設計規(guī)則檢查，最小線寬、最小圖形間距、最小接觸孔尺寸、柵和源漏區(qū)的最小交疊等。

ERC：Electrical Rules Check 電氣規(guī)則檢查，檢測有沒有電路意義的連接錯誤，如短路、開路、孤立布線、非法器件等，介于設計規(guī)則與行為級分析之間，不涉及電路行為。

LVS：Layout Versus Schematic 電路與版圖一致性驗證，從版圖提取出的電路網(wǎng)表與從原理圖得到的網(wǎng)表進行比較，檢查兩者是否一致。主要用于保證進行電路功能和性能驗證之前避免物理設計錯誤。

（21）GDSII：Graphic Data System是一種時序提供格式，用于設計工具、計算機和掩膜制造商之間進行半導體物理制板的數(shù)據(jù)傳輸。

tape –out：提交最終GDSII文件加工

Foundry：芯片代工廠

（22）RTL:Register Transfer Level 寄存器傳輸級，用于描述同步數(shù)字電路操作的抽象級。

DC:Desing Compiler 設計編譯器（用于綜合）

FM:Form Test 形式驗證

APR: Auto Place and Route 自動布局布線（23）STA:Static Timing Analysis靜態(tài)時序分析

SDF:Standard Delay Format 標準延時格式文件，數(shù)字電路后端設計中的一種文件

SDC:Synopsys Design Constraints 時序約束

簡答（40分）

（1）集成電路分類

按器件結(jié)構(gòu)類型分為雙極集成電路、金屬-氧化物-半導體集成電路、雙極MOS集成電路；按集成度分為小規(guī)模集成電路（SSI）、中規(guī)模集成電路（MSI）、大規(guī)模集成電路（LSI）、超大規(guī)模集成電路（VLSI）、特大規(guī)模集成電路（ULSI）、巨大規(guī)模集成電路（GSI）；按使用的基片材料分為單片集成電路與混合集成電路；按電路功能分為數(shù)字集成電路、模擬集成電路、數(shù)?；旌霞呻娐?；按應用領(lǐng)域分為標準通用集成電路、專用集成電路。（2）集成電路材料有哪些？分別適合什么樣的集成電路

1導體，鋁、金、鎢、銅等金屬和鎳鉻等合金，用于構(gòu)成低值電阻、構(gòu)成電容元件的極板、構(gòu)成電感元件的繞線、構(gòu)成傳輸線的導體結(jié)構(gòu)、與輕摻雜半導體構(gòu)成肖特基結(jié)接觸、與重摻雜半導體構(gòu)成半導體器件的電極的歐姆接觸、構(gòu)成元件之間的互連、構(gòu)成與外界焊接用的焊盤。

2絕緣體，二氧化硅、氮氧化硅、氮化硅等硅的氧化物與氮化物，構(gòu)成電容的絕緣介質(zhì)、構(gòu)成金屬-氧化物-半導體器件（MOS）的柵絕緣層、構(gòu)成元件和互連線之間的橫向隔離、構(gòu)成工藝層面之間的垂直隔離、構(gòu)成防止表面機械損傷和化學污染的鈍化層。

3半導體，利用半導體摻雜以后形成P型和N型半導體，在導體和絕緣體材料的連接或阻隔下組成各種集成電路的元件—-半導體器件。

（3）能帶概念，PN節(jié)在正反向偏置下能帶解釋

能量越高的能級。分裂的能級越多，分裂的能級也就相鄰越近，這些鄰近的能級看起來就像連續(xù)分布，這樣的多條相鄰近的能級被稱為能帶。P-18 PN節(jié)正反偏置 P-26 零偏壓時，P區(qū)和N區(qū)費米能級持平，電子占據(jù)水平相當，沒有載流子流動，處于平衡狀態(tài)。

正向偏壓，從能帶角度來說阻擋層勢壘被削弱，阻擋層的總電場強度降低，PN結(jié)兩端的能帶彎曲變小。N區(qū)的費米能級高于P區(qū)的費米能級，電子和空穴容易獲得足夠的能量越過勢壘區(qū)到達對方區(qū)域。從而有電流流過勢壘區(qū)。

反向偏壓，從能帶角度來說阻擋層勢壘被加強，阻擋層的總電場強度增大，PN結(jié)兩端的能帶彎曲變大。P區(qū)的費米能級高于N區(qū)的費米能級，電子和空穴不能越過勢壘區(qū)到達對方區(qū)域。只有漏電流流過勢壘區(qū)。（4）MOS管工作原理 P-32

以NMOS晶體管為例，如果沒有任何外加偏置電壓，從漏到源是兩個背對背的二極管結(jié)構(gòu)。它們之間所能流過的電流就是二極管的反向漏電流。

如果把源漏和襯底接地，在柵上加一足夠高的正電壓，正的柵壓將要排斥柵下的P型襯底中的空穴而吸引電子。電子在表面聚集到一定濃度時，柵下的P型層將變成N型層，即呈現(xiàn)反型。N反型層與源漏兩端的N型擴散層連通，就形成以電子為載流子的導電溝道。

如果漏源之間有電位差，將有電流流過。

如果加在柵上的正電壓比較小，不足以引起溝道區(qū)反型，器件仍處在不導通狀態(tài)。引起溝道區(qū)產(chǎn)生強表面反型的最小柵電壓，稱為閾值電壓VT。（5）簡述集成電路制造工藝流程。

包括外延生長、掩膜制版、光刻、摻雜、絕緣層形成、金屬層形成。外延層具有很多優(yōu)良性能。摻雜、隔離、串通等等。

目前常見的外延技術(shù)有：化學汽相沉積（化學汽相沉積生長法是通過汽體化合物之間的化學反應而形成的一種生長外延層的工藝。通過晶圓表面吸附反應物，在高溫下發(fā)生反應，生成外延層），金屬有機物汽相沉積（由于許多III族元素有機化合物和V族元素氫化物在較低溫度下即可成為氣態(tài)，因此在金屬有機物化學沉積過程中反應物不需要高溫，只需要在襯底附近存在高溫區(qū)使得幾種反應物能夠在襯底附近發(fā)生化學沉積反應即可），分子束外延生長（分子束外延是在超高真空下（~10-8 Pa）加熱一種或多種原子或分子，這些原子分子束與襯底晶體表面反應從而形成半導體薄膜的技術(shù)）。

掩膜制造，掩膜版可分成：整版及單片版。整版是指晶圓上所有的集成電路芯片的版圖都是有該掩膜一次投影制作出來的，各個單元的集成電路可以不同。單片版是指版圖只對應晶圓上的一個單元，其他單元是該單元的重復投影，晶圓上各個芯片是相同的。早期掩膜制造是通過畫圖照相微縮形成的。光學掩膜版是用石英玻璃做成的均勻平坦的薄片，表面上涂一層60~80nm厚的鉻，使其表面光潔度更高，這稱之為鉻版（Crmask），通常也稱為光學（掩膜）版。新的光刻技術(shù)的掩膜版與光刻技術(shù)有關(guān)。光刻的作用是把掩膜版上的圖形映射到晶圓上，并在晶圓上形成器件結(jié)構(gòu)的過程。對光刻的基本要求有：高分辨率、高靈敏度、精密的套刻對準、大尺寸硅片上的加工、低缺陷。曝光是在光刻膠上形成預定圖案，有光學光刻和非光學光刻?？涛g是將圖形轉(zhuǎn)移到晶圓上有濕法刻蝕、等離子體刻蝕、反應離子刻蝕等。光刻基本步驟：涂光刻膠 ?曝光?顯影與后烘?刻蝕?去除光刻膠

摻雜的目的是制作N型或P型半導體區(qū)域，以構(gòu)成各種器件結(jié)構(gòu)。主要方法有：熱擴散法摻雜，離子注入法摻雜。

絕緣層形成的方式：熱氧化、CVD。絕緣層的作用：柵極隔離層，局部氧化隔離法隔離（LOCOS），淺溝槽隔離（STI）

集成電路工藝中的金屬層有三個主要功能：1）形成器件本身的接觸線；2）形成器件間的互連線；3）形成焊盤。金屬層的形成主要采用物理汽相沉積（PVD：Pysical Vapor Deposition）技術(shù)。PVD技術(shù)有蒸鍍和濺鍍兩種。金屬CVD技術(shù)，正在逐漸發(fā)展過程中（6）簡述以N+硅為襯底的工藝步驟。

雙阱CMOS工藝采用的原始材料是在N+或P+襯底上外延一層輕摻雜的外延層，然后用離子注入的方法同時制作N阱和P阱。使用雙阱工藝不但可以提高器件密度，還可以有效的控制寄生晶體管的影響，抑制閂鎖現(xiàn)象。

1襯底準備：襯底氧化后，在二6NMOS管場注入光刻 氧化硅上生長氮化硅

2光刻P阱，形成阱版，在P阱區(qū)腐蝕氮化硅，P阱注入

7場區(qū)氧化，柵氧化，溝道摻雜（閾值電壓調(diào)節(jié)注入）

11硅片表面沉積二氧化硅薄膜

12接觸孔光刻，接觸孔腐蝕

3去光刻膠，P阱擴散并生長二氧化硅

8多晶硅淀積、摻雜、光刻和腐蝕，形成柵區(qū)的多晶硅版

13淀積鋁，反刻鋁，形成鋁連

4腐蝕氮化硅，N阱注入并擴散

5形成場隔離區(qū)（場氧化層）

10PMOS管光刻和注入磷并擴

散，形成P+版

最后做柵極金屬引線后得到雙阱CMOS工藝的CMOS晶體管

9P阱中的NMOS管光刻和注入硼并擴散，形成N+版

線

（7）簡述某一規(guī)則的目的與作用。P74 1.阱的間距和間隔的規(guī)則 N阱通常是深擴散，必須使N阱邊緣與臨近的N+擴散區(qū)之間留有足夠的間隙，從而保證N阱邊緣不與P型襯底中的N+擴散區(qū)短接。

2.MOS管的規(guī)則

在多晶硅穿過的有源區(qū)的地方，源和漏擴散區(qū)被多晶硅區(qū)所掩蔽。因而，源、漏和溝道是自對準于柵極的。重要的是，多晶硅必須完全穿過有源區(qū)，否則制成的MOS管就會被源、漏之間的擴散通路所短路。為確保這一條件得到滿足，多晶硅必須超出擴散區(qū)邊界。同時，有源區(qū)也必須在多晶硅柵兩邊擴展，這樣才能有擴散區(qū)存在，使載流子進入和流出溝道。

3.接觸

版圖設計中通常需要有多種接觸，例如，金屬和P型擴散區(qū)接觸、金屬和N型擴散區(qū)接觸、金屬和多晶硅接觸以及襯底接觸等。根據(jù)工藝不同，還有“隱埋”型多晶硅和擴散區(qū)接觸以及拼合接觸。

（8）舉出三種以上集成電路模型中二階效應。

1.溝道長度對閾值電壓的影響；

2.漏柵靜電反饋效應對閾值電壓的影響； 3.溝道寬度對閾值電壓的影響； 4.遷移率隨表面電場的變化；

5.溝道夾斷引起的溝道長度調(diào)制效應；

6.載流子漂移速度限制而引起的電流飽和效應；（9）方塊電阻。一個矩形金屬薄膜的電阻為R??l1 當l??時，即取一個方塊時，其阻值為R|l???R?=?，h?hR即為方塊電阻。P-105（10）仿真分析有哪些？

直流工作點分析、交流頻率分析、瞬態(tài)分析、傅立葉分析、噪聲分析、失真分析、參數(shù)掃描分析、溫度掃描分析、極-零點分析、傳遞函數(shù)分析、直流和交流靈敏度分析、最壞情況分析、蒙特卡羅分析。P157（11）CMOS兩級運放結(jié)構(gòu)中各管子功能的解釋。

圖中所示的是一個電容性負載的兩級CMOS基本差分運算放大器。其中，Part1為運算放大器的電流偏置電路，為了減小電源電壓波動的影響，該偏置電路采用了在改進型威爾遜電流鏡電路中又增加一個電阻R1的結(jié)構(gòu)；Part2為運算放大器的第一級放大器；Part3為運算放大器的第二級放大器。第一級為標準基本差分放大器，第二級為PMOS管作為負載的NMOS共源放大器。為使運算放大器的工作穩(wěn)定，在第一級放大器和第二級放大器之間采用補償網(wǎng)絡來消除第二個極點對低頻放大倍數(shù)、單位增益帶寬和相位裕度的影響。在運算放大器的電路結(jié)構(gòu)圖中，M1，M2，M3，M4，M5構(gòu)成PMOS對管作為差分輸入對，NMOS電流鏡作為輸入對管負載，PMOS管M5作為尾電流源的標準基本差分運算放大器;M6/M7構(gòu)成以PMOS管作為負載的NMOS共源放大器；M14(工作在線性區(qū))和電容Cc構(gòu)成運算放大器的第一級和第二級放大器之間的補償網(wǎng)絡；M9~M13以及R1組成運算放大器的偏執(zhí)電路。（12）模擬或數(shù)字集成電路設計流程和每步常用工具是什么？

模擬集成電路（晶體管級）設計流程 ：1性能指標要求明細表。2選擇合適的電路結(jié)構(gòu)。3手動計算電路元器件參數(shù)。4電路圖編輯和修改（Schemetic工具）。5電路仿真（SmartSpice，Hspice，Cadence Spectre等工具）。6版圖設計和驗證（Vistuoso）。7流片和封裝測試 P—155至P—156

數(shù)字集成電路晶體管級設計流程：1給定邏輯功能指標。2晶體管門級電路實現(xiàn)。3電路仿真。4版圖設計與驗證5.流片和封裝測試

數(shù)字集成電路設計流程：編寫RTL代碼----前仿真----綜合-----形式驗證------APR-----時序分析-----后端物理驗證（13）封裝工藝流程

1晶圓劃片：即把以陣列做在晶圓上的芯片用機械或激光切割的方式一顆顆分開。

2分類：如果多種芯片以多項目晶圓的方式制作在一片晶圓上，劃片以后則需要對它們進行分類。

3管芯鍵合：利用管芯鍵合機，先將加工好的焊料或聚合物粘接劑涂覆在引線框架或陶瓷管殼內(nèi)，然后將芯片壓放在涂有焊料或粘接劑的位置上

4引線壓焊（又稱為綁定—Bongding）：利用手工或自動壓焊機，將鋁絲或金絲等金屬絲或金屬帶的一端壓焊在芯片輸入、輸出、電源、地線等焊盤上，另一端壓焊在引線框架上的引線金屬條上，實現(xiàn)芯片與框架引線的電連接。

5密封：對多種集成電路需要密封以實現(xiàn)同外界的水汽和化學污染物的隔離、6管殼焊封：作為腔體型載體，需要利用蓋板（管帽）實現(xiàn)對封裝芯片的（密封）包圍。7塑封：將模塑化合物在一定溫度下壓塑成型，實現(xiàn)對芯片的無縫隙包圍。

8測試：包括對密封和外觀等封裝性能質(zhì)量的測試和封裝后芯片電性能的測試。P253（14）舉出、解釋常見集成電路封裝形式。

DIP雙列直插式封裝、SOP小外形封裝、QFP四邊引腳扁平封裝（包括塑封裝QDP、薄型QFP、窄節(jié)距QFP）P254-P259（15）內(nèi)建自測試BIST的工作思想。

在電路內(nèi)部生成、施加、和分析，利用電路自身的結(jié)構(gòu)來測試自己。P--296（16）中國主要的foundry有哪些？什么樣的工藝水平？

臺積電0.35微米及以下，中芯國際0.35微米到0.18微米，上海宏力半導體制造有限公司 可提供0.25 / 0.22 / 0.18 / 0.15 / 0.12微米工藝，華宏半導體有限公司0.13微米（17）什么是綜合？常見的綜合工具有哪些？

電路綜合synthesis：實現(xiàn)在滿足設計電路的功能、速度及面積等限制條件下，將行為級描述轉(zhuǎn)化為指定的技術(shù)庫中單元電路的連接。綜合工具DC PKS RC（18）畫出利用DC綜合的流程框圖

（19）什么是APR？主要考慮的因素有哪些？

APR：Auto Place and Route自動布局布線。主要考略的因素有設計的輸入（準備好庫、網(wǎng)標文件）、布局規(guī)劃floorplan（規(guī)劃好引腳、大小、電源環(huán)、電源條，需要反復調(diào)整）、時序約束、place、時鐘樹綜合、布線。（20）解釋一下后端設計中出現(xiàn)的天線效應，如何修正？

在芯片生產(chǎn)過程中，暴露的金屬線或者多晶硅(polysilicon)等導體，就象是一根根天線，會收集電荷（如等離子刻蝕產(chǎn)生的帶電粒子）導致電位升高。天線越長，收集的電荷也就越多，電壓就越高。若這片導體碰巧只接了MOS 的柵，那么高電壓就可能把薄柵氧化層擊穿，使電路失效，這種現(xiàn)象我們稱之為“天線效應”。

解決方案：1.跳線2.插入二極管

3、綜合（40分）

（1）電流鏡工作原理。P-160（2）單故障情況下測試向量生成。P-284 單固定故障

（3）ASIC設計與FPGA設計的異同點是什么？分別畫出他們的設計流程。

ASIC設計流程：項目規(guī)劃---總體設計---詳細設計和可測性設計----時序驗證和版圖設計----加工完備 FPGA 設計流程：

（4）CMOS傳輸門優(yōu)點及版圖

優(yōu)點：由于PMOS管對輸入信號IN高電平的傳輸性能好，而NMOS管對輸入信號IN低電平的傳輸性能好，從而使信號IN可以獲得全幅度的傳送而沒有電平損失。版圖見P193

（5）版圖規(guī)則解釋

版圖幾何設計規(guī)則： 版圖幾何設計規(guī)則可看作是對光刻掩膜版制備要求，這些規(guī)則在生產(chǎn)階段為電路設計師和工藝工程師提供了一種必要的信息聯(lián)系，與版圖規(guī)則相聯(lián)系的主要目標是獲得有最佳成品率的電路，而幾何尺寸則盡可能的小，又不影響器件、電路的可靠性。

電學設計規(guī)則：給出的是由具體工藝參數(shù)抽象出的器件電學參數(shù)，是晶體管級集成電路模擬的依據(jù)。（6）可綜合設計，舉例說明某些規(guī)范？

可綜合設計是設計的根本目的，是對代碼的基本要求，有效的建模風格是控制結(jié)果的最為有利的手段。

規(guī)范1：將硬件的行為為指標以合理的方式映射為一些進程，對每個進程完成的操作盡量選擇有效的算法，了解綜合器的性能以合理的代碼風格引導綜合工具生成硬件。

規(guī)則2：允許的條件下盡量用變量代替信號，盡量共享復雜運算，明確指出過程的無關(guān)態(tài)，使用滿足要求的最小數(shù)據(jù)寬度。

規(guī)則3：用組合邏輯合用時序邏輯實現(xiàn)的電路要分配到不同的進程中，不要使用枚舉類型的屬性，integer應加范圍限制，通常的可綜合代碼應該是同步設計，避免門級描述除非在關(guān)鍵路徑。（7）DC綜合時候考慮的約束條件主要是什么？輸出的結(jié)果各有哪些方式？分別有什么作用？

主要的約束：性能約束（時鐘、輸入延時、輸出延時、驅(qū)動、負載）、面積約束、設計規(guī)則約束（最大轉(zhuǎn)換時間、最大扇出、最大電容）

輸出結(jié)果及作用：門級網(wǎng)表和綜合設計約束SDC文件（用于后端不限）、標準延時格式SDF文件（用于后端仿真）。

（8）什么是形式驗證？為什么需要形式驗證？驗證的工具是什么？怎么驗證？（驗證的流程是什么）

性試驗證是指從數(shù)學上完備地證明或驗證電路的實現(xiàn)方案是否確實實現(xiàn)了電路設計描述的功能。驗證工具等效性檢驗、模擬檢驗、理論證明。

為什么：形式驗證和模擬驗證的結(jié)合可以話費更少的時間來驗證更為復雜的系統(tǒng)芯片。（9）用反相器設計方法設計N輸入與非門、或非門設計規(guī)律

P191 對具有n個輸入端的與非門電路，其中各MOS管的尺寸寬長比；

（1）將與非門中的n個串聯(lián)NMOS管等效為反相器中的NMOS管，將n個并聯(lián)的PMOS管等效為反相器中的PMOS管；

（2）根據(jù)開關(guān)時間和有關(guān)參數(shù)的要求計算出等效反相器中的NMOS管與PMOS管的寬長比；

（3）考慮到NMOS管是串聯(lián)結(jié)構(gòu)，為保持下降時間不變，各NMOS管的等效電阻必須縮小n倍，亦即它們的寬長比必須是反相器中的NMOS管的寬長比的n倍；

（4）為保證在只有一個PMOS晶體管導通的情況下，仍能獲得所需的上升時間，要求各PMOS管的寬長比與反相器中的PMOS管相同。

或非門類似。

（10）N輸入與非門、或非門原理圖，版圖

（11）解釋圖1電路的工作原理。敘述用按照反相器設計方法設計此電路的原則。

圖1 反相器鏈電路

參考：反相器鏈構(gòu)成緩沖，驅(qū)動較大的電容時，用單一反相器構(gòu)成的緩沖經(jīng)常是不能滿足要求，這時候需要用N個反相器構(gòu)成的緩沖鏈，緩沖的尺寸應該是逐漸增大（增大倍數(shù)跟工藝有關(guān)），這樣才能得到最好的性能。（12）畫出CMOS二輸入或非門原理圖版圖示意圖。

第五篇：模具制造工藝知識總結(jié)

1生產(chǎn)過程：將原材料或半成品轉(zhuǎn)變成為成品的各有關(guān)勞動過程的總和。

2工藝過程：在模具產(chǎn)品的生產(chǎn)過程中，對于那些使原材料成為成品的直接有關(guān)的過程，如毛坯制造、機械加工、熱處理和裝配等。

3工序是工藝過程的基本單元。工序是指一個（或一組）工人，在一個固定的工作地點,對一個（或同時幾個）工作所連續(xù)完成的那部分工藝過程。

4工步是當加工表面、切削工具和切削用量中的轉(zhuǎn)速與進給量均不變時，所完成的那部分工序。

5走刀：在一個工步內(nèi)由于被加工表面需切除的金屬層較厚，需要分幾次切削，則每進行一次切削就是一次走刀。

6為減少工件安裝次數(shù)，常采用各種回轉(zhuǎn)工作臺，回轉(zhuǎn)夾具或移位夾具。使工件在一次安裝中先后處于幾個不同位置進行加工。此時，工件在機床上占據(jù)的每一個加工位置稱為工位。7在制定工藝規(guī)程時，要體現(xiàn)以下三個方面的要求：（1）技術(shù)上的先進性。（2）經(jīng)濟上的合理性。（3）有良好的勞動條件。（4）生產(chǎn)質(zhì)量的可靠性

8工藝文件就是將工藝規(guī)程的內(nèi)容，填入一定格式的卡片，即為生產(chǎn)準備和施工依據(jù)的技術(shù)文件。工藝文件常見的有以下幾種：（1）工藝過程綜合卡片。（2）工藝卡片。（3）工序卡片。9工序卡片是在工藝卡片的基礎上分別為每一個工序制訂的，是用來具體指導工人進行操作的一種工藝文件。

10零件結(jié)構(gòu)的工藝性是指所設計的零件在滿足使用要求的前提下制造的可行性和經(jīng)濟性。零件結(jié)構(gòu)的工藝性好是指零件的結(jié)構(gòu)形狀在滿足使用要求的前提下，按現(xiàn)有的生產(chǎn)條件能用較經(jīng)濟的方法方便地加工出來。

11基準就是零件上用以確定其他點、線、面的位置所依據(jù)的點、線、面。

12基準按其他作用不同，可分為設計基準和工藝基準。

13在零件圖上用以確定其他點、線、面的基準，稱為設計基準。

14工藝基準就是零件在加工和裝配過程中所使用的基準。

15工藝基準按用途不同又可以分為（1）定位基準（2）測量基準（3）裝配基準。

定位基準就是加工時使工件在機床或夾具中占據(jù)一正確位置所用的基準。測量基準就是零件檢驗時，用以測量已加工表面尺寸及位置的基準。裝配基準就是裝配時用以確定零件在部件或產(chǎn)品中位置的基準。

16選擇精基準的原則：基準重合原則、基準統(tǒng)一原則、自為基準原則、互為基準原則。17除定位基準的合理選擇外，擬定工藝路線還要考慮表面加工方法（1從保證加工表面的加工精度和表面粗糙度要求考慮。2考慮工件材料的性質(zhì)3表面加工方法選擇,首先保證質(zhì)量要求外，還應考慮生產(chǎn)效率和經(jīng)濟性要求。）、加工階段劃分（1粗加工階段主要任務是切除各加工表面上的大部分加工余量，使毛坯在形狀和尺寸上盡量接近成品。2半精加工階段它的任務是是使主要表面消除粗加工留下的誤差，達到一定的精度及留有精加工余量，為精加工做好準備。3精加工階段主要是去除半精加工所留的加工余量，使工件各主要表面達到圖樣要求的尺寸精度和表面粗糙度。4光整加工階段如衍磨、拋光等。用于精度及表面粗糙度要求很高的場合。）、工序的集中與分散和加工順序（1切削加工順序的安排：先粗后精；先主后次；基面先行；先面后孔 2熱處理工序的安排：預先熱處理，包括退火、正火、時效和調(diào)質(zhì)等；最終熱處理，包括各種淬火、回火、滲碳和氮化處理等3輔助工序安排）等四個方面

18確定加工余量的方法有計算法、查表法、經(jīng)驗法三種。

19影響模具精度的主要因素：1.制件的精度2.模具加工技術(shù)手段的水平3.模具裝配鉗工的技術(shù)水平4.模具制造的生產(chǎn)方式和管理水平

20對模具技術(shù)經(jīng)濟分析的的主要指標有：模具精度和表面質(zhì)量，模具的生產(chǎn)周期，模具的生產(chǎn)成本和模具的壽命。模具壽命：是指模具在保證所加工產(chǎn)品零件質(zhì)量的前提下，所能加工的制件的總數(shù)量，它包括工作面的多次修磨和易損件更換后的壽命。影響模具壽命的因素有：（1）模具結(jié)構(gòu)（2）模具材料（3）模具加工質(zhì)量（4）模具工作狀態(tài)（5）產(chǎn)品零件狀況 21機械加工表面質(zhì)量也稱表面完整性，包括表面幾何特征（表面粗糙度，表面波度，表面加工紋理，傷痕）、表面層力學物理性能（表面層加工硬化，表面層金相組織的變化，表面層殘余應力）

22車床的種類很多，其中以臥式車床的通用性較好，應用最為廣泛。在模具加工中應用主要如下：（1）圓盤類、軸類零件的加工（2）局部圓弧面的加工（3）回轉(zhuǎn)曲面的粗加工或半精加工（尺寸大的曲面采用仿形加工法；尺寸小的曲面采用成形刀加工；對拼型腔加工時，為保證型腔尺寸準確對合，通常應預先將各鑲件間的結(jié)合面磨平，兩板用銷釘定位，螺釘緊固組成一個整體后才進行車削。）

23仿形機構(gòu)的形式很多，工業(yè)上應用最多的是：機械式、液壓式、電控式

24坐標機床加工與普通機床加工的根本區(qū)別在于它們具有精密傳動系統(tǒng)可作準準確的移動與定位。

25成形磨削就是將零件的輪廓線分解成若干直線與圓弧，然后按照一定的順序逐段磨削，使之達到圖樣的技術(shù)要求。成形磨削按加工原理可分為：成形砂輪磨削法、夾具磨削法兩類。26正弦精密平口鉗和正弦精密磁力臺，加工平面或斜面（對工件的固定方式不同，正弦精密平口鉗是利用鉗口夾持，工件應具有較大的剛性；正弦精密磁力臺是利用磁性吸合，工件必須是能磁化的材料。）；正弦分中夾具，加工具有一個回轉(zhuǎn)中心的工件 ；萬能夾具，加工具有多個回轉(zhuǎn)中心的工件。

27數(shù)控加工是指在數(shù)控機床上進行零件切削加工的一種工藝方法。數(shù)控機床的組成：控制介質(zhì)；數(shù)控裝置；伺服系統(tǒng)；機床本體。數(shù)控加工與普通加工方法的區(qū)別在于控制方式。在普通機床上進行加工時，機床動作先后順序和各運動部件的位移都是由人工直接控制。在數(shù)控機床上加工時，所有這些都由預先按規(guī)定形式編排并輸入到數(shù)控機床控制系統(tǒng)的數(shù)控程序來控制。

28機床原點（M）又稱機床零點，是機床上的一個固定點，由機床生產(chǎn)廠在設計機床時確定，原則上是不可改變的。以機床原點（M）為坐標系就稱為機床坐標系。機床原點是機床坐標系的原點，同時也是其他坐標系與坐標系值的基準點。也就是說只有確定了機床坐標系，才能進行其他操作。機床參考點（R）是由機床制造廠人為定義的，它與機床原點（M）之間的坐標位置關(guān)系是固定的，并被存放在數(shù)控系統(tǒng)的相應機床數(shù)據(jù)存儲器中，一般是不允許改變的。

29工件原點（P）又稱工件零點或編程零點，工件原點（P）是為編制加工程序而定義的點，它可由編程員根據(jù)需要來定義，一般選擇工件圖樣上的設計基準作為工件原點（P），例如回轉(zhuǎn)體零件的端面中心，非回轉(zhuǎn)體零件的角邊，對稱圖形的中心。在工件上以工件原點（P）為坐標系原點所建立的坐標系稱為工作坐標系，其坐標軸及方向與機床坐標系一致。

30起刀點指刀具起始運動的刀位點，即程序開始執(zhí)行時的刀位刀位點即刀具的基準點。如圓柱銑刀底面中心、車刀與鏜刀的理論刀尖。對刀點：與工件零點有固定聯(lián)系尺寸的圓柱銷的中心。用其對刀 點作為起刀點。

31一個完整的加工程序由程序號（程序名）、若干程序段及程序結(jié)束指令組成。

32程序段格式就是一條程序段中字、字符、數(shù)據(jù)的排列形式。

33G00，快速點定位指令。它命令刀具以定位控制方向從刀具所在點以最快速度移動到下一個目標位置。它只是快速定位，而無運動軌跡要求。G90表示程序輸入的坐標值按絕對坐標值取；G91表示程序段的坐標值按增量坐標值?。?M00，程序停止。M02，程序結(jié)束。34模具電火花成形加工的基本原理就是利用工件與電極之間脈沖放電時的電腐蝕現(xiàn)象，并

有控制地去除工件材料，以達到一定的形狀,尺寸和表面粗糙度要求。

35常用的介質(zhì)有煤油、皂化液、去離子水等。

36電火花成形加工的物理本質(zhì)：介質(zhì)的擊穿與放電通道的形成，能量的轉(zhuǎn)換、分布與傳遞，電極材料的拋出，極間電質(zhì)的消電離。

37電火花應用：穿孔加工，型腔加工，強化金屬表面和凹凸模的刃口，磨削平面及圓柱面。38影響電火花成型加工速度的基本因素（1）極性效應(2)脈沖參數(shù)對電蝕量的影響（3）脈沖寬度對電蝕量的影響（4）材料的熱力學常數(shù)對電蝕量的影響

39極性效應：電火花加工過程中，正極和負極的表面雖然都受到電腐蝕，但其蝕除量是不相等的，這種由于正負極不同而導致材料蝕除量不同的現(xiàn)象叫做極性效應。

40電極的結(jié)構(gòu)形式有：整體式鑲拼式多電極

41電規(guī)準：電火花加工過程中的電參數(shù)如電壓，電流，脈寬，間歇等稱為電規(guī)準。

42電火花切割加工的原理：與電火花成形加工的基本原理基本相同，都是利用電火花放電使金屬熔化或汽化，并通過冷卻液把 融化或汽化了的金屬去掉，從而實現(xiàn)各種形狀的金屬零件加工。在線切割中電極絲與高頻脈沖電源的負極相接，工件則與電源的正極相接，利用線電極與工件之間產(chǎn)生的火花放電而腐蝕工件。同時，工件則按所需的形狀移動，這樣便將一定形狀的工件切割下來。

43電火花切割加工與電火花成形加工相比的特點：不需要制造專用電極，電極絲可反復使用，生產(chǎn)成本低，并節(jié)約電極制造時間。電極絲常用鉬絲，銅絲，可加工形狀復雜的模具。加工精度高。生產(chǎn)效率高，易實現(xiàn)自動化。加工過程中大都不需要電規(guī)準轉(zhuǎn)換。不能加工盲孔類及階梯類成型表面。

44快速成型加工，是一種用材料逐層或逐點堆積出制件的制造方法。

45冷沖模的模架一般由上模座、導套、導柱、下模座等零件組成。模架的作用有兩個：連接和導向。上模座和下模座是平板類零件，其主要加工工藝是平面和孔的加工；導柱和導套是軸套類零件，其加工工藝主要是內(nèi)外圓柱表面的加工。

46.上，下模座的加工工藝過程：鑄坯—退火處理—刨削或銑削上下表面—鉆導柱導套孔—刨氣槽—磨上下表面—鏜導柱導套孔

47為了保證撒謊能夠下模座的導套導柱孔距一致，可將兩塊模座裝夾在一起同時加工。采用臥式和立式雙軸鏜床同時加工莫座上的兩孔，這樣導柱導套的孔距一致性更容易保證。48導柱導套的加工工藝：毛坯—車削加工—滲碳處理，淬火—內(nèi)外圓磨削—精磨

49二次電極法：利用凸形的電極加工出凹模，再用該電極加工凹形的電極，然后用二次凹形電極加工凸模，這種方法常用語凹模制造困難的電加工。

50為了改善模具結(jié)構(gòu)零件工藝性，必須考慮以下原則：（1）模具結(jié)構(gòu)盡量簡單（2）模具使用過程中的易損件能方便的調(diào)整和更換（3）盡可能采用標準化零部件（4）模具零件應具有良好的工藝性（5）磨模具應便于裝配

51模具裝配的工藝方法：（1）完全互換法：利用控制零件的制造誤差來保證裝配精度的方法（2）修配法 ：在零件上預留修配量，裝配時根據(jù)實際需要修正預留面來達到裝配要求的方法（3）調(diào)整法：調(diào)整法的實質(zhì)與修配法相同，僅具體方法不同，它是用一個可調(diào)整位置的零件來調(diào)整它在機器中的位置以達到裝配精度，或增加一個定尺寸零件以達到裝配精度地方法。

52控制墊片間隙的方法： 墊片法，鍍銅法，透光法，涂層法，腐蝕法，工藝尺寸法，工藝定位器法

53電火花穿孔、型腔加工特點：1）可以在淬火后進行，避免熱處理變形；2）配合間隙均勻，刃口 耐磨；3）不受材料硬度限制；4）復雜凹模不用鑲拼結(jié)構(gòu)。