第一篇：實(shí)驗(yàn)01 基本邏輯門(mén)電路實(shí)驗(yàn)

實(shí)驗(yàn)一 基本邏輯門(mén)實(shí)驗(yàn)(1)

一、實(shí)驗(yàn)?zāi)康?/p>

1、通過(guò)實(shí)驗(yàn)學(xué)習(xí)掌握Quartus II軟件的基本操作流程。

2、通過(guò)實(shí)驗(yàn)理解全加器電路的設(shè)計(jì)方法，并掌握在Quartus II軟件中通過(guò)繪制電路圖的形式進(jìn)行芯片設(shè)計(jì)的過(guò)程。

3、學(xué)習(xí)Quartus II軟件的“仿真”功能。

二、實(shí)驗(yàn)步驟

1、在“我的電腦”中新建一個(gè)目錄。（注意：目錄盡量建立在自帶的U盤(pán)上，以防實(shí)驗(yàn)工程被還原）

2、打開(kāi)QuartusII軟件，點(diǎn)擊菜單中的“File->New Project Wizard”選項(xiàng)，啟動(dòng)新建工程向?qū)С绦?，新建一個(gè)Quartus II工程。工程文件保存在第1步創(chuàng)建的目錄中，工程命名為：“Exp01”。

圖1 新建工程向?qū)?dòng)

圖2 向?qū)ч_(kāi)始直接點(diǎn)擊“Next”按鈕

圖3 向?qū)У?步，設(shè)置工程的路徑和工程名

向?qū)У?步的設(shè)置是向新建工程中導(dǎo)入已經(jīng)存在的設(shè)計(jì)文件，這里不用導(dǎo)入所以直接點(diǎn)擊“Next”按鈕跳過(guò)這一步。

向?qū)У?步選擇FPGA芯片，這里要按照實(shí)驗(yàn)箱上的芯片型號(hào)選擇：Family選擇“Cyclone II”，Available devices選擇“EP2C5T144C8”，其它地方保持默認(rèn)選擇。

圖4 向?qū)У?步設(shè)置工程用芯片

向?qū)С绦虻?、5步不用做設(shè)置，直接點(diǎn)擊完成按鈕就可以完成工程的建立了。

圖5 工程建立完成，Project Navigator出現(xiàn)工程列表

3、點(diǎn)擊菜單“File->New”選項(xiàng)，打開(kāi)新建文件窗口，選擇“Design Files->Block Diagram/Schematic File”，再點(diǎn)擊“OK”按鈕，創(chuàng)建一個(gè)電路圖設(shè)計(jì)文件。

圖6 新建文件窗口

4、點(diǎn)擊菜單“File->Save As”選項(xiàng)，將新建的電路圖設(shè)計(jì)文件保存在工程目錄中，注意：文件名要與工程名保持一致：Exp01.bdf。

圖7 新建文件保存

圖8 文件名與工程名保持一致

5、點(diǎn)擊設(shè)計(jì)文件窗口上的“Symbol Tool”工具按鈕，如圖所示：中輸入“xor”異或門(mén)，單擊“OK”按鈕。

。彈出組件瀏覽窗口。在窗口的Name文本框

圖9 空白電路設(shè)計(jì)文檔上的“Symbol Tool”按鈕

圖10 組件瀏覽窗口

6、這時(shí)的鼠標(biāo)光標(biāo)會(huì)變成異或門(mén)的樣子，在電路圖設(shè)計(jì)文件的空白處點(diǎn)擊鼠標(biāo)左鍵，就可以向設(shè)計(jì)文件中添加一個(gè)異或門(mén)，添加過(guò)程可以連續(xù)進(jìn)行。如果點(diǎn)擊鍵盤(pán)上的“Esc”按鍵，鼠標(biāo)恢復(fù)到箭頭圖案，添加操作結(jié)束。

7、用同樣的辦法，我們?cè)傧蛟O(shè)計(jì)文件中添加兩個(gè)“輸入input”和一個(gè)“輸出output”組件。然后將電路連接如下圖11所示。連線需要點(diǎn)擊設(shè)計(jì)文件窗口的“Orthogonal Node Tool”工具按鈕，然后在設(shè)計(jì)文件空白處，按下鼠標(biāo)左鍵不松開(kāi)，移動(dòng)鼠標(biāo)就可以將連線繪制出來(lái)，按照?qǐng)D11將添加的遠(yuǎn)件連接起來(lái)?？梢酝ㄟ^(guò)雙擊組建彈出“Pin Propertis”窗口，這個(gè)窗口可以對(duì)組建命名。這里講異或門(mén)的輸入端命名為“A、B”，輸出端命名為“Y”。

圖11 電路連接圖示，雙擊input或output組建可以給它們命名

圖12 輸入端命名A、B，輸出端命名Y

8、保存設(shè)計(jì)文件后，點(diǎn)擊工具欄上的“Start Compilation”按鈕后，開(kāi)始進(jìn)行工程的編譯。

圖13 開(kāi)始編譯

9、點(diǎn)擊菜單“File->New”選項(xiàng)，打開(kāi)新建文件窗口，選擇“Verification/Debugging Files->Vector Waveform File”，再點(diǎn)擊“OK”按鈕，創(chuàng)建一個(gè)波形仿真文件。

圖14 新建仿真文件

10、點(diǎn)擊菜單“File->Save As”選項(xiàng)，將新建的仿真文件保存在工程目錄中，注意：文件名要與工程名保持一致：Exp01.vwf。

圖15 保存仿真文件和工程名一致

11、雙擊仿真文件的左側(cè)空白區(qū)域，彈出“Insert Node or Bus”窗口，再點(diǎn)擊“Node Finder”按鈕彈出“Node Finder”窗口。在這個(gè)窗口的“Filter”中選擇“Pins：all”，然后，單擊“List”按鈕。將“Nodes Found”框中列出的管腳A加入到右側(cè)的“Selected Nodes”框中。最后“OK”按鈕，得到如圖19所示。

圖16 雙擊左側(cè)空白區(qū)

圖17 彈出“Insert Node or Bus”窗口

圖18 插入電路圖中的輸入和輸出端

圖19 選擇A端點(diǎn)。

12、用同樣的辦法添加B和Y，得到如圖20所示的效果。

圖20 加入A、B、Y端點(diǎn)

13、如圖21所示，點(diǎn)選A這一行，再點(diǎn)擊左側(cè)的按鈕“Overwrite Clock”“Period”設(shè)置為1ns。同樣的方式將B設(shè)置為“2ns”。

。在彈出的“Clock”窗口中將A的圖21 加入A、B設(shè)置頻率后的效果

圖22 設(shè)置A的周期為1ns

14、選擇菜單欄的“Processing”菜單項(xiàng)，首先點(diǎn)擊“Start Compilation”“Generate Functional Simulation Netlist”生成功能仿真網(wǎng)表，最后點(diǎn)擊“Simulator Tool”真工具窗口

進(jìn)行編譯，然后點(diǎn)擊

彈出仿

圖23 Processing菜單

15、在仿真工具窗口首先將仿真模式設(shè)置為“Functional”，再點(diǎn)擊開(kāi)始按鈕得到仿真結(jié)果。

圖24 仿真工具窗口

圖25 仿真結(jié)果——時(shí)序圖

第二篇：實(shí)驗(yàn)三、基本門(mén)電路及觸發(fā)器 電子版實(shí)驗(yàn)報(bào)告

基本門(mén)電路及觸發(fā)器實(shí)驗(yàn)

一、實(shí)驗(yàn)?zāi)康?．了解TTL門(mén)電路的原理、性能和使用方法；驗(yàn)證基本門(mén)電路邏輯功能。

2．驗(yàn)證D觸發(fā)器；J-K觸發(fā)器的邏輯功能。

二、實(shí)驗(yàn)內(nèi)容

（一）驗(yàn)證以下門(mén)電路的邏輯關(guān)系

1.用與非門(mén)（00）實(shí)現(xiàn)與門(mén)邏輯關(guān)系：F=AB

2.異或門(mén)（86）：

3.全加器（00、86）：

（二）驗(yàn)證以下觸發(fā)器邏輯關(guān)系

1．D觸發(fā)器置位端、復(fù)位端的功能測(cè)試。

2．J-K觸發(fā)器置位端、復(fù)位端的功能測(cè)試。

3．D、J-K觸發(fā)器功能測(cè)試。

圖3-1

JK觸發(fā)器(74LS112)和D觸發(fā)器(74LS74)

三、實(shí)驗(yàn)原理圖

圖3-2與門(mén)電路

圖3-3異或門(mén)電路

圖3-4

全加器電路

四、實(shí)驗(yàn)結(jié)果及數(shù)據(jù)處理

1．直接在實(shí)驗(yàn)原理圖上標(biāo)記芯片的引腳。

2．寫(xiě)出實(shí)驗(yàn)結(jié)果。

（1）與門(mén)、異或門(mén)實(shí)驗(yàn)結(jié)果表（用數(shù)字萬(wàn)用表測(cè)量高低電平1、0的電壓值。）

輸入

與門(mén)

異或門(mén)

A

B

F

Uo（V）

F

0

0

0

0.205

0

0

0

0.205

0

0

0.205

3.498

0

（2）全加器實(shí)驗(yàn)結(jié)果表

Ai

Bi

Ci

Si

Ci+1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

（4）D觸發(fā)器的功能測(cè)試

輸入端

輸出原態(tài)

輸出次態(tài)

D

Qn

Qn+1

0

*

*

0

*

*

0

0

0

0

0

0

0

（5）J-K觸發(fā)器的功能測(cè)試

輸入端

輸出原態(tài)

輸出次態(tài)

J

K

Qn

Qn+1

0

*

*

*

0

*

*

*

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

五、思考題

1．實(shí)驗(yàn)用的與非門(mén)和或門(mén)中不用的輸入端如何處理?

答：與非門(mén)中不用的輸入端應(yīng)接高電平；或門(mén)中不用的輸入端可以與有用的輸入端接在一起或者接地。

2．如果與非門(mén)的一個(gè)輸入端接時(shí)鐘，其余輸入端應(yīng)是什么狀態(tài)時(shí)才允許脈沖通過(guò)?

答：其余輸入端均是高電平時(shí)才允許脈沖通過(guò)。

3．J-K觸發(fā)器Qn=0時(shí)，如果時(shí)鐘脈沖CP到來(lái)后，觸發(fā)器處于“1”態(tài)，J-K兩端應(yīng)預(yù)先分別是什么狀態(tài)？

答：J端預(yù)先是1，K端預(yù)先是0

或者J，K兩端預(yù)先都是1

4．J-K觸發(fā)器與D觸發(fā)器的觸發(fā)邊沿有何不同?

答：J-K觸發(fā)器是下降沿觸發(fā)，D觸發(fā)器是上升沿觸發(fā)。

第三篇：基本邏輯指令綜合設(shè)計(jì)實(shí)驗(yàn)

實(shí)驗(yàn)六 基本邏輯指令綜合設(shè)計(jì)實(shí)驗(yàn)

一、實(shí)驗(yàn)?zāi)康模?/p>

1.在掌握邏輯指令的基本應(yīng)用基礎(chǔ)上，通過(guò)綜合設(shè)計(jì)實(shí)驗(yàn)的訓(xùn)練，達(dá)到提高綜合分析問(wèn)題、解決問(wèn)題能力的目的。

2.通過(guò)程序的調(diào)試，進(jìn)一步掌握PLC的編程技巧和編程調(diào)試方法。

3.以工程應(yīng)用為出發(fā)點(diǎn)，強(qiáng)化學(xué)生的工程意識(shí)。

二、實(shí)驗(yàn)設(shè)備：

PLC實(shí)驗(yàn)臺(tái)：主機(jī)掛件（西門(mén)子S7－300 PLC）、基本邏輯指令實(shí)驗(yàn)掛件、繼電器掛件、直線運(yùn)動(dòng)模塊、PC機(jī)、連接導(dǎo)線

三、預(yù)習(xí)內(nèi)容：

1.熟悉西門(mén)子STEP 7編程軟件的使用方法。

2.熟悉西門(mén)子S7-300 PLC的基本位設(shè)備：I、Q、M、T、C。3.熟悉基本邏輯指令的編程方法。4.熟悉典型繼電器控制電路。

5.了解PLC設(shè)計(jì)控制系統(tǒng)的基本方法和步驟。

6.本次實(shí)驗(yàn)為一般設(shè)計(jì)類(lèi)實(shí)驗(yàn)，要求學(xué)生在實(shí)驗(yàn)前根據(jù)具體內(nèi)容完成以下任務(wù)：(1)確定輸入/輸出信號(hào)

(2)分析控制要求，簡(jiǎn)單畫(huà)出PLC電氣原理圖（按實(shí)驗(yàn)內(nèi)容要求）(3)編寫(xiě)PLC（梯形圖）程序

(4)寫(xiě)出程序調(diào)試步驟(5)寫(xiě)出程序運(yùn)行結(jié)果

四、實(shí)驗(yàn)步驟：

1.電路連接好后經(jīng)指導(dǎo)教師檢查無(wú)誤，并將RUN/STOP開(kāi)關(guān)置于STOP后，接入220V交流電源.2.在PC機(jī)啟動(dòng)西門(mén)子STEP 7編程軟件，新建工程，進(jìn)入編程環(huán)境。

3.根據(jù)實(shí)驗(yàn)內(nèi)容，在STEP 7編程環(huán)境下輸入梯形圖程序，轉(zhuǎn)換后，下載到PLC中。4.程序運(yùn)行調(diào)試并修改。5.寫(xiě)實(shí)驗(yàn)報(bào)告。

五、實(shí)驗(yàn)內(nèi)容：

1.小車(chē)往復(fù)運(yùn)動(dòng)控制程序

本程序是以檢測(cè)為原則，實(shí)現(xiàn)PLC順控 系統(tǒng)設(shè)計(jì)。

(1)控制要求：

小車(chē)在初始狀態(tài)時(shí)停在中間，限位開(kāi)關(guān) I0.0=ON；按下啟動(dòng)按鈕I0.3，小車(chē)按圖4.1所示

圖4.1 小車(chē)往復(fù)運(yùn)動(dòng)示意圖

順序往復(fù)運(yùn)動(dòng)，按下停止按鈕I0.4，小車(chē)停在初始位置（中間）(2).設(shè)計(jì)指導(dǎo)：

① 該程序?yàn)殡妱?dòng)機(jī)正、反轉(zhuǎn)控制的具體工程應(yīng)用。② 該程序的關(guān)鍵問(wèn)題：按下停止按鈕時(shí)，小車(chē)并不是立即停止，而是要回到原位（中間位置）才停，所以要對(duì)停止信號(hào)加自鎖保持，小車(chē)回到原位后再清除停止信號(hào)。2.電動(dòng)機(jī)Y-△降壓?jiǎn)?dòng)控制程序

本程序是用PLC改造典型繼電器電路的應(yīng)用(1)控制要求：

圖4.2所示為籠型異步電動(dòng)機(jī)Y-Δ降壓起動(dòng)繼電接觸器控制系統(tǒng)圖，寫(xiě)出系統(tǒng)工作流程，設(shè)計(jì)用PLC改造后的電氣原理圖和控制程序。

(2)設(shè)計(jì)指導(dǎo)：

圖4.2 電動(dòng)機(jī)Y-△降壓?jiǎn)?dòng)電路

① 該程序?yàn)殡妱?dòng)機(jī)降壓?jiǎn)?dòng)控制的具體工程應(yīng)用，學(xué)生先分析圖4.2后，確定輸入/輸出信號(hào)，畫(huà)PLC電氣原理圖。

② 該程序的關(guān)鍵問(wèn)題：程序中要考慮PLC的工作方式與繼電器控制系統(tǒng)不同，PLC沒(méi)有先斷后合的概念，所以在實(shí)際工程應(yīng)中，PLC編程時(shí)要人為加入切換延時(shí)，即電動(dòng)機(jī)Y形接法運(yùn)行一段時(shí)間后，切除Y形接法的接觸器線圈后延時(shí)一點(diǎn)時(shí)間（2秒）后，再接通電動(dòng)機(jī)△形接法的接觸器線圈，使電動(dòng)機(jī)全壓運(yùn)行。定時(shí)器的編程學(xué)生可參考本書(shū)實(shí)驗(yàn)二中的相關(guān)內(nèi)容進(jìn)行設(shè)計(jì)

六、實(shí)驗(yàn)報(bào)告

本次實(shí)驗(yàn)為綜合設(shè)計(jì)型實(shí)驗(yàn)，要求學(xué)生在實(shí)驗(yàn)前加強(qiáng)預(yù)習(xí)，實(shí)驗(yàn)過(guò)程中重點(diǎn)是運(yùn)行、調(diào)試及修改自己設(shè)計(jì)的程序。本次實(shí)驗(yàn)報(bào)告的內(nèi)容主要是：

1.實(shí)驗(yàn)?zāi)康模罕敬螌?shí)驗(yàn)主要達(dá)到的要求及目的。

2.實(shí)驗(yàn)設(shè)備：本次實(shí)驗(yàn)的主要設(shè)備。

3.預(yù)習(xí)內(nèi)容：預(yù)習(xí)本次實(shí)驗(yàn)內(nèi)容后，按實(shí)驗(yàn)內(nèi)容畫(huà)出PLC電氣原理圖、PLC梯形圖程序以及程序調(diào)試步驟。

4.實(shí)驗(yàn)具體步驟：重點(diǎn)寫(xiě)程序的運(yùn)行、調(diào)試、修改的過(guò)程。

5.實(shí)驗(yàn)程序上機(jī)驗(yàn)證：寫(xiě)出運(yùn)行后得到的結(jié)果，并分析與預(yù)習(xí)中的結(jié)果是否相同 6.心得體會(huì)：本次實(shí)驗(yàn)中遇到的問(wèn)題、解決方法及收獲。

注：本次實(shí)驗(yàn)為綜合設(shè)計(jì)型實(shí)驗(yàn)，要求學(xué)生的實(shí)驗(yàn)報(bào)告中必須畫(huà)出PLC電氣原理圖、以及寫(xiě)出最終的梯形圖程序。

第四篇：邏輯門(mén)電路教學(xué)案

沉著冷靜，斗志旺盛；不驕不躁，舉重若輕；信心充足，奮發(fā)前行；遇易不喜，遇難不驚；樂(lè)觀進(jìn)取，盡其所能。

高三電學(xué)教學(xué)案

課題：基本邏輯門(mén)電路

授課班級(jí)：

【學(xué)習(xí)目標(biāo)】：

1．了解邏輯門(mén)電路的定義和分類(lèi)、基本邏輯門(mén)電路的電路圖

2．.掌握基本邏輯門(mén)電路的邏輯符號(hào)（重點(diǎn)）

3．.掌握基本邏輯門(mén)電路的邏輯功能及三種表示方法（真值表、邏輯函數(shù)表達(dá)式、波形圖）

（重點(diǎn)及難點(diǎn)）一.知識(shí)鏈接（課前準(zhǔn)備）

1、數(shù)字電路中輸入條件與輸出條件之間的關(guān)系叫________關(guān)系。

2、數(shù)字電路中兩種對(duì)立的邏輯狀態(tài)用邏輯值_____和____表示。

3、在數(shù)字電路中，輸出信號(hào)與輸入信號(hào)之間的三種基本邏輯關(guān)系：___邏輯、___邏輯和____邏輯。

4.下列電路滿(mǎn)足什么條件時(shí)燈泡HL發(fā)光？分別實(shí)現(xiàn)了什么邏輯關(guān)系？

二、知識(shí)梳理：

（一）、邏輯門(mén)電路的定義和分類(lèi)（了解）1.邏輯門(mén)電路的定義：

指實(shí)現(xiàn)某種_______關(guān)系的電路，這些電路像門(mén)一樣按照一定的條件開(kāi)或關(guān)，所以又稱(chēng)____電路。2.分類(lèi)

(1)_______邏輯門(mén)電路：與門(mén)、或門(mén)、非門(mén)

(2)_______邏輯門(mén)電路：與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)等

（3）_______邏輯門(mén)電路：TTL、CMOS

（二）基本邏輯門(mén)電路 1.電路圖（了解）

與門(mén)電路 或門(mén)電路 非門(mén)電路

2．邏輯符號(hào)（掌握）

3.邏輯功能（掌握）

根據(jù)三種邏輯門(mén)電路的輸入與輸出邏輯關(guān)系的表格，歸納出它們的邏輯功能

與門(mén)電路 或門(mén)電路 非門(mén)電路

0 0 0 1 0 1 1

有__出0，全__出1

有__出1，全__出0

有__出1，有__出0

4.邏輯功能的表示法（掌握）

1）真值表-----

輸入與輸出的_______表格

(上表)

2）邏輯表達(dá)式

Y=A___B

Y=A___B

Y= ___ 與門(mén) 或門(mén) 非門(mén)

3）波形圖

與門(mén) Y

非門(mén)Y

或門(mén) Y

沉著冷靜，斗志旺盛；不驕不躁，舉重若輕；信心充足，奮發(fā)前行；遇易不喜，遇難不驚；樂(lè)觀進(jìn)取，盡其所能。

三．典型例題：

1．下圖為某邏輯電路的輸入信號(hào)A、B和輸出信號(hào)Y的波形，試列出真值表，寫(xiě)出邏輯表達(dá)式，五、拓展訓(xùn)練：

1.如圖所示的邏輯門(mén)電路和輸入波形，畫(huà)出輸出Y的波形。并說(shuō)明該電路是哪種門(mén)電路？

2．下列真值表符合哪種門(mén)電路的邏輯功能？請(qǐng)寫(xiě)出邏輯表達(dá)式。

四、基礎(chǔ)知識(shí)檢測(cè)：

1．不屬于基本邏輯門(mén)電路的是（）

A.與門(mén)

B.與非門(mén)

C.或門(mén) D.非門(mén)

2.與門(mén)電路的邏輯功能是（）

A.有0出1，全1出0 B.有1出0，全0出1 C.全1出1，有0出0 D.同出1，異出0 3.只有當(dāng)輸入變量全為0時(shí)，輸出才為0的邏輯門(mén)電路是（A.異或門(mén) B.與門(mén) C.或門(mén) D.非門(mén)

4.能出現(xiàn)“有1出0，有0出1”邏輯功能的是（）電路。A.與非門(mén) B.與門(mén) C.或門(mén) D.非門(mén) 5.兩個(gè)輸入端的或門(mén)電路表達(dá)式為（）

A.Y=AB B.Y=A/B C.Y=A+B D.Y=A 6．不是數(shù)字電路的邏輯功能表示法的是（）

A.邏輯函數(shù)表達(dá)式 B.波形圖 C.二進(jìn)制 D.真值表

2.如圖所示某邏輯門(mén)電路的輸入信號(hào) A、B、C和輸出信號(hào)Y的波形,試列出真值表，分析其邏輯功能，寫(xiě)出邏輯表達(dá)式。

3.某人設(shè)計(jì)了一個(gè)聯(lián)動(dòng)報(bào)警器，請(qǐng)你利用門(mén)電路的邏輯功能分析其報(bào)警原理。

課內(nèi)作業(yè)：

1.畫(huà)出基本邏輯門(mén)電路的邏輯符號(hào)，列出真值表，寫(xiě)出邏輯表達(dá)式和邏輯功能 2.學(xué)海領(lǐng)航288頁(yè)

二、2.課外作業(yè)：

數(shù)字化在我們生活的每一個(gè)角落，你知道居民小區(qū)的樓道采用聲光同控照明燈是應(yīng)用哪

種門(mén)電路嗎？多方面查找資料探尋生活中邏輯門(mén)的實(shí)際應(yīng)用。）

第五篇：第二章 《邏輯門(mén)電路》習(xí)題

第二章 門(mén)電路

2.2為什么說(shuō)TTL與非門(mén)的輸入端在以下4種接法下都屬于邏輯0：(1)輸入端接地；(2)輸入端接低于0.8V的電源；(3)輸入端接同類(lèi)與非門(mén)的輸出低電壓0.3V；(4)輸入端通過(guò)200?的電阻接地。

2.3為什么說(shuō)TTL與非門(mén)的輸入端在以下4種接法下，都屬于邏輯1：(1)輸入端懸空；(2)輸入端接高于2V的電源；(3)輸入端接同類(lèi)與非門(mén)的輸出高電壓3.6；(4)輸入端接10K?的電阻到地。

2.4某TTL反相器的主要參數(shù)為Iih=20uA,Iis=1.4mA;Ioh=400uA;Iol=14mA,求它能帶多少個(gè)同樣的門(mén)。

2.9用OC門(mén)實(shí)現(xiàn)邏輯函數(shù)，畫(huà)出邏輯電路圖。2.14試設(shè)計(jì)一個(gè)NMOS異或門(mén)，畫(huà)出邏輯電路圖。

2.15試設(shè)計(jì)一個(gè)CMOS門(mén)電路，實(shí)現(xiàn)邏輯關(guān)系L=AB+C，畫(huà)出邏輯電路圖。

2.16試?yán)肅MOS傳輸門(mén)設(shè)計(jì)一個(gè)CMOS三態(tài)輸出的兩輸入端與非門(mén)，畫(huà)出邏輯電路圖并列出其真值表。

2.17當(dāng)TTL和CMOS兩種門(mén)電路相互連接時(shí)，主要考慮哪幾個(gè)電壓和電流參數(shù)？試列出這些參數(shù)，并對(duì)每一參數(shù)進(jìn)行解釋。

2.19設(shè)發(fā)光二極管的正向?qū)娏鳛?0mA;與非門(mén)的電源電壓為5V，輸出低電平為0.3V，輸出低電平電流為15mA，試畫(huà)出與非門(mén)驅(qū)動(dòng)發(fā)光二極管的電路，并計(jì)算出發(fā)光二極管支路中的限流電阻阻值。