第一篇：數(shù)字邏輯與數(shù)字系統(tǒng)教學(xué)大綱(理論)李冶

《數(shù)字邏輯與數(shù)字系統(tǒng)》課程教學(xué)大綱

（Digital logic and digital systems）

一、課程說明

課程編碼：03220040課程總學(xué)時（理論總學(xué)時/實(shí)踐總學(xué)時）（72/18）周學(xué)時（理論學(xué)時/實(shí)踐學(xué)時）×（4/1）學(xué)分4開課學(xué)期

31．課程性質(zhì)：

專業(yè)必修課

2．適用專業(yè)與學(xué)時分配：

本課程是電子類各專業(yè)的一門主要技術(shù)基礎(chǔ)課.教 學(xué) 內(nèi) 容 與 時 間 安 排 表

3．課程教學(xué)目的與要求：

其目的是使學(xué)生掌握脈沖電路和數(shù)字電路的工作原理、分析方法和設(shè)計方法，培養(yǎng)學(xué)生數(shù)字技術(shù)的思維習(xí)慣，使學(xué)生具有一定的實(shí)踐技能和應(yīng)用能力。

4．本門課程與其它課程關(guān)系：

先修課程：《模擬電路基礎(chǔ)》、《離散數(shù)學(xué)》。

后續(xù)課程：《組成原理》、《可編程邏輯器件與VHDL》等。

5．推薦教材及參考書：

教材：數(shù)字電子技術(shù)基礎(chǔ)楊頌華 主編 西安電子科技大學(xué)出版社

參考書：數(shù)字電子技術(shù)高吉祥 主編 電子工業(yè)出版社

數(shù)字電子技術(shù)基礎(chǔ)閻石主編 高等教育出版社

6．課程教學(xué)方法與手段：

傳統(tǒng)教學(xué)模式結(jié)合多媒體課件，理論講授結(jié)合實(shí)驗(yàn)教學(xué)。

7．課程考試方法與要求：

課程根據(jù)本大綱要求命題，采用閉卷方式統(tǒng)一考試，重點(diǎn)考核基本概念，基本知識，基本技能。

8．實(shí)踐教學(xué)內(nèi)容安排：

實(shí)驗(yàn)1 常用儀器設(shè)備的使用及集成門電路測試（3學(xué)時）

實(shí)驗(yàn)2 組合邏輯（1）（3學(xué)時）

實(shí)驗(yàn)3 組合邏輯（2）（3學(xué)時）

實(shí)驗(yàn)3 時序邏輯（1）（3學(xué)時）

實(shí)驗(yàn)4 時序邏輯（2）（3學(xué)時）

實(shí)驗(yàn)5EDA實(shí)驗(yàn)（3學(xué)時）

二、教學(xué)內(nèi)容綱要

第一章數(shù)字邏輯基礎(chǔ)（12學(xué)時）

1． 教學(xué)目的與要求

掌握不同計數(shù)制及它們之間的轉(zhuǎn)化；掌握常用的編碼；掌握邏輯代數(shù)中的三種基本運(yùn)算；

熟練掌握邏輯代數(shù)中的基本公式、常用公式和基本定理；掌握邏輯函數(shù)的公式化化簡；熟練

掌握邏輯函數(shù)的卡諾圖化簡；掌握具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡。

2． 主要內(nèi)容

第一節(jié)數(shù)制和碼制4學(xué)時

第二節(jié)邏輯代數(shù)4學(xué)時

第三節(jié)邏輯函數(shù)的代數(shù)化簡法2學(xué)時

第四節(jié)邏輯函數(shù)的卡諾圖化簡2學(xué)時

第二章邏輯門電路（6學(xué)時）

1．教學(xué)目的與要求

了解半導(dǎo)體二極管和三極管的開關(guān)特性；掌握最簡單的與、或、非門電路；掌握TTL

門電路；了解其他類型的雙極性數(shù)字集成電路；掌握CMOS門電路；了解其他類型的 MOS集

成電路；掌握TTL電路與CMOS電路的接口。

2．主要內(nèi)容

第一節(jié)數(shù)字集成電路的分類1學(xué)時

第二節(jié)TTL集成邏輯門2學(xué)時

第三節(jié)MOS集成邏輯門2學(xué)時

第四節(jié)集成門電路使用中的實(shí)際問題1學(xué)時

第三章組合邏輯電路（8學(xué)時）

1．教學(xué)目的與要求

熟練掌握組合邏輯電路分析方法和設(shè)計方法；熟練掌握常用的組合邏輯電路；掌握組合邏輯電路中的競爭－冒險現(xiàn)象。

2．主要內(nèi)容

第一節(jié)組合邏輯分析2學(xué)時

第二節(jié)組合邏輯設(shè)計2學(xué)時

第三節(jié)組合邏輯中的競爭冒險2學(xué)時

第四節(jié)常用MSI組合邏輯器件及應(yīng)用2學(xué)時

第四章觸發(fā)器（8學(xué)時）

1． 教學(xué)目的與要求

掌握觸發(fā)器電路結(jié)構(gòu)與動作特點(diǎn)；熟練掌握觸發(fā)器邏輯功能及其描述方法；熟練掌握

觸發(fā)器的轉(zhuǎn)換。

2． 主要內(nèi)容

第一節(jié)基本RS觸發(fā)器2學(xué)時

第二節(jié)時鐘控制的觸發(fā)器2學(xué)時

第三節(jié)主從觸發(fā)器2學(xué)時

第四節(jié)不同類型觸發(fā)器之間的轉(zhuǎn)換2學(xué)時

第五章時序邏輯電路（14學(xué)時）

1． 教學(xué)目的與要求

熟練掌握時序邏輯電路的分析方法；熟練掌握常用的時序邏輯電路；熟練掌握時序邏 輯電路的設(shè)計方法。

2． 主要內(nèi)容

第一節(jié)時序電路概述2學(xué)時

第二節(jié)同步時序邏輯電路的分析和設(shè)計4學(xué)時

第三節(jié)異步時序邏輯電路的分析和設(shè)計2學(xué)時

第四節(jié)常用集成時序器件及應(yīng)用6學(xué)時

第六章脈沖信號的產(chǎn)生與整形（6學(xué)時）

1． 教學(xué)目的與要求

掌握施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、555定時器及其應(yīng)用。

2． 主要內(nèi)容

第一節(jié)概述1學(xué)時

第二節(jié)555定時器及其應(yīng)用2學(xué)時

第三節(jié)集成單穩(wěn)態(tài)觸發(fā)器2學(xué)時

第四節(jié)集成邏輯門構(gòu)成的脈沖電路1學(xué)時

第七章半導(dǎo)體存儲器（6學(xué)時）

1．教學(xué)目的與要求

掌握只讀存儲器（ROM）、隨機(jī)存儲器（RAM）；熟練掌握存儲器容量的擴(kuò)展；熟練掌 握用存儲器實(shí)現(xiàn)組合邏輯函數(shù)。

2．主要內(nèi)容

第一節(jié)只讀存儲器1學(xué)時

第二節(jié)隨機(jī)存儲器1學(xué)時

第三節(jié)存儲器容量的擴(kuò)展2學(xué)時

第四節(jié)用存儲器實(shí)現(xiàn)組合邏輯函數(shù)2學(xué)時

第八章可編程邏輯器件（6學(xué)時）

1．教學(xué)目的與要求

掌握可編程陣列邏輯(PAL)；掌握通用陣列邏輯(GAL)；掌握現(xiàn)場可編程門陣列(FPGA)。

2．主要內(nèi)容

第一節(jié)可編程邏輯器件的基本結(jié)構(gòu)和電路表示方法1學(xué)時

第二節(jié)可編程陣列邏輯（PAL）2學(xué)時

第三節(jié)可編程通用陣列邏輯（Gal）2學(xué)時

第四節(jié)現(xiàn)場編程門陣列（FPGA）1學(xué)時

第九章模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換（6學(xué)時）

1． 教學(xué)目的與要求

熟練掌握D/A轉(zhuǎn)換器、A/D轉(zhuǎn)換器。

2．主要內(nèi)容

第一節(jié)D/A轉(zhuǎn)換器4學(xué)時

第二節(jié)A/D轉(zhuǎn)換器2學(xué)時

撰寫人：李冶審定人：院（系）主管領(lǐng)導(dǎo)：

學(xué)院蓋章：年月日

第二篇：數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計教學(xué)大綱

西安電子科技大學(xué)

“卓越工程師教育培養(yǎng)計劃”試點(diǎn)課程教學(xué)大綱

“數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計”教學(xué)大綱

課程編號：OE2121017 課程名稱：數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計

英文名稱： Digital Logic and Digital

System Design 學(xué)

時：60

學(xué)

分：4 課程類型：必修

課程性質(zhì)：專業(yè)基礎(chǔ)課 適用專業(yè)：電子信息與通信工程（大類）

開課學(xué)期：4 先修課程：高等數(shù)學(xué)、大學(xué)物理、電路分析與模擬電子線路 開課院系：電工電子教學(xué)基地及相關(guān)學(xué)院

一、課程的教學(xué)任務(wù)與目標(biāo)

數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計是重要的學(xué)科基礎(chǔ)課。該課程與配套的“數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計實(shí)驗(yàn)”課程緊密結(jié)合，以問題驅(qū)動、案例教學(xué)、強(qiáng)化實(shí)踐和能力培養(yǎng)為導(dǎo)向，通過課程講授、單元實(shí)驗(yàn)、綜合設(shè)計項(xiàng)目大作業(yè)、設(shè)計報告撰寫、研討講評等環(huán)節(jié)，實(shí)現(xiàn)知識能力矩陣中1.1.2.2、1.2.1.2以及2.5、2.6、3.6、4.1、4.2的能力要求。

要求學(xué)生掌握數(shù)字電路的基本概念、基本原理和基本方法，了解電子設(shè)計自動化（EDA：Electronic Design Automation）技術(shù)和工具。數(shù)字電路部分要求學(xué)生掌握數(shù)制及編碼、邏輯代數(shù)及邏輯函數(shù)的知識；掌握組合邏輯電路的分析與設(shè)計方法，熟悉常用的中規(guī)模組合邏輯部件的功能及其應(yīng)用；掌握同步時序邏輯電路的分析和設(shè)計方法，典型的中大規(guī)模時序邏輯部件。EDA設(shè)計技術(shù)部分，需要了解現(xiàn)代數(shù)字系統(tǒng)設(shè)計的方法與過程，學(xué)習(xí)硬件描述語言，了解高密度可編程邏輯器件的基本原理及開發(fā)過程，掌握EDA設(shè)計工具，培養(yǎng)學(xué)生設(shè)計較大規(guī)模的數(shù)字電路系統(tǒng)的能力。

本課程教學(xué)特點(diǎn)和主要目的：

（1）本課程概念性、實(shí)踐性、工程性都很強(qiáng)，教學(xué)中應(yīng)特別注重理論聯(lián)系實(shí)際和工程應(yīng)用背景。

（2）使學(xué)生掌握經(jīng)典的數(shù)字邏輯電路的基本概念和設(shè)計方法；（3）掌握當(dāng)今EDA工具設(shè)計數(shù)字電路的方法。

（4）本課將硬件描述語言(HDL)融合到各章中，并在軟件平臺上進(jìn)行隨堂仿真, 通西安電子科技大學(xué)

“卓越工程師教育培養(yǎng)計劃”試點(diǎn)課程教學(xué)大綱

過本課和實(shí)驗(yàn)教學(xué), 使學(xué)生掌握新的數(shù)字系統(tǒng)設(shè)計技術(shù).雖然現(xiàn)代設(shè)計人員已經(jīng)很少使用傳統(tǒng)的設(shè)計技術(shù)，但傳統(tǒng)的設(shè)計可以讓學(xué)生直觀地了解數(shù)字電路是如何工作的，并可以為EDA設(shè)計工具所進(jìn)行的操作提供說明，讓學(xué)生進(jìn)一步了解自動化設(shè)計技術(shù)的優(yōu)點(diǎn)。

成功的邏輯電路設(shè)計人員必須深入理解數(shù)字邏輯設(shè)計相關(guān)的基本概念，并熟練掌握EDA設(shè)計工具的使用。

二、本課程與其它課程的聯(lián)系和分工

數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計主要討論集成電路器件的外部特性，對門電路內(nèi)部晶體管的工作原理及狀態(tài)轉(zhuǎn)換只作定性了解。

數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計在學(xué)科基礎(chǔ)中的地位既要體現(xiàn)作為一門課程的完整性和電子線路體系結(jié)構(gòu)的特點(diǎn)，也要體現(xiàn)為后續(xù)課程服務(wù)的目的。后續(xù)的專業(yè)課程如計算機(jī)組成原理，微機(jī)原理、接口技術(shù)等都是數(shù)字電路系統(tǒng)高度集成的體現(xiàn)。數(shù)字電路與系統(tǒng)設(shè)計為微處理器與系統(tǒng)設(shè)計、嵌入式系統(tǒng)、數(shù)字通信等后續(xù)課程進(jìn)行了基礎(chǔ)知識準(zhǔn)備。

三、課程內(nèi)容及基本要求

（一）數(shù)制與編碼（建議3學(xué)時）學(xué)習(xí)數(shù)制表示方法和常用編碼 1．基本要求

（1）掌握常用數(shù)制（2、8、10、16進(jìn)制數(shù)）的表示方法與相互轉(zhuǎn)換方法

（2）掌握常用編碼（842BCD碼、5421BCD碼、余3碼、格雷碼等）的表示方法 2．重點(diǎn)、難點(diǎn)

重點(diǎn)：二進(jìn)制，十六進(jìn)制 難點(diǎn)：格雷碼的掌握

3．說明：主要掌握常用編碼的表示方法

（二）邏輯代數(shù)與邏輯函數(shù)化簡（建議10學(xué)時）

學(xué)習(xí)邏輯代數(shù)的基本運(yùn)算及函數(shù)表示方式，了解邏輯函數(shù)的化簡方法；學(xué)習(xí)硬件描述語言（HDL）描述邏輯函數(shù)的基本結(jié)構(gòu)，熟悉邏輯函數(shù)與HDL之間的對應(yīng)關(guān)系。1．基本要求

（1）熟練掌握基本邏輯運(yùn)算與邏輯門

（2）了解邏輯代數(shù)的基本定理、法則和主要公式，了解邏輯函數(shù)代數(shù)化簡法（3）掌握邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式和常用的五種表達(dá)式及相互轉(zhuǎn)換方法（4）能夠用HDL描述真值表，熟悉邏輯函數(shù)的HDL表達(dá)方式（5）熟悉邏輯函數(shù)的卡諾圖化簡法

（6）掌握包含無關(guān)項(xiàng)邏輯函數(shù)的表示方法及化簡方法 2．重點(diǎn)、難點(diǎn)

重點(diǎn)：邏輯函數(shù)的兩種標(biāo)準(zhǔn)表示形式以及HDL表達(dá)方式 難點(diǎn)：五種表達(dá)式之間的相互轉(zhuǎn)化 西安電子科技大學(xué)

“卓越工程師教育培養(yǎng)計劃”試點(diǎn)課程教學(xué)大綱

3．說明：5個變量以上的邏輯函數(shù)化簡不作要求

（三）組合邏輯電路（建議10學(xué)時）

學(xué)習(xí)組合邏輯電路的分析方法和設(shè)計方法，學(xué)習(xí)組合邏輯的HDL描述方式 1．基本要求

（1）掌握組合電路的分析方法和設(shè)計方法

（2）熟悉組合邏輯電路的HDL設(shè)計方法，掌握設(shè)計流程圖的繪制方法

（3）熟悉常用MSI組合邏輯部件（變量譯碼器、數(shù)據(jù)選擇器）的邏輯功能，擴(kuò)展方法及應(yīng)用

（4）掌握譯碼器、數(shù)據(jù)選擇器的HDL描述方式

（5）掌握由MSI器件構(gòu)成組合電路的設(shè)計方法和分析方法（6）了解組合電路的競爭冒險現(xiàn)象及消除方法 2．重點(diǎn)、難點(diǎn)

重點(diǎn)：由門電路進(jìn)行組合電路的設(shè)計 難點(diǎn)：中規(guī)模集成電路芯片應(yīng)用

3.說明: 安排組合邏輯研究實(shí)驗(yàn)

（四）觸發(fā)器（建議6學(xué)時）

學(xué)習(xí)觸發(fā)器的工作原理和功能描述方法，學(xué)習(xí)觸發(fā)器的HDL描述方法 1．基本要求

（1）掌握基本RS觸發(fā)器及常用沿觸發(fā)的（D、T、JK）觸發(fā)器的邏輯功能及其描述方法（2）觸發(fā)器的HDL描述方法（包括行為級描述和結(jié)構(gòu)化描述）（3）熟悉常用集成觸發(fā)器的邏輯符號及時序圖的畫法（4）掌握觸發(fā)器的HDL描述方法中的沿觸發(fā)與電平觸發(fā) 2．重點(diǎn)、難點(diǎn)

重點(diǎn)： 觸發(fā)器的多種描述方法

難點(diǎn)：觸發(fā)器電路的HDL描述及時序波形

3．說明：觸發(fā)器部分要求記憶邏輯符號掌握邏輯功能，對觸發(fā)器內(nèi)部電路不做要求,安排集成觸發(fā)器實(shí)驗(yàn)。

（五）時序邏輯電路（建議16學(xué)時）

學(xué)習(xí)同步時序電路的分析方法和典型同步時序電路的設(shè)計方法，時序電路的HDL描述。1．基本要求

（1）掌握同步時序電路的分析方法，要求根據(jù)電路能正確列出狀態(tài)表，畫出狀態(tài)及時序圖并分析其功能

（2）了解同步時序電路的一般設(shè)計方法和步驟，掌握給定狀態(tài)同步時序電路的設(shè)計方法

（3）掌握時序電路的HDL描述方法 西安電子科技大學(xué)

“卓越工程師教育培養(yǎng)計劃”試點(diǎn)課程教學(xué)大綱

（4）掌握典型MSI時序邏輯部件（74LS161、74LS194）的邏輯功能，擴(kuò)展方法及應(yīng)用（5）學(xué)習(xí)狀態(tài)機(jī)的HDL描述方法，并掌握復(fù)雜時序邏輯電路的HDL描述方法（6）掌握以MSI為主的典型同步時序電路的分析方法與設(shè)計方法：

任意模值計數(shù)器；移位型計數(shù)器；序列碼發(fā)生器（7）掌握典型時序電路的HDL描述方法

（8）了解異步時序電路的主要特點(diǎn)

2．重點(diǎn)、難點(diǎn)

重點(diǎn)：電路自啟動自校正的設(shè)計；MSI時序邏輯部件的邏輯功能及應(yīng)用 難點(diǎn)：時序邏輯點(diǎn)狀態(tài)機(jī)HDL描述

3．說明：學(xué)習(xí)這一章后，要求能看懂器件手冊，安排計數(shù)器和移位寄存器應(yīng)用實(shí)驗(yàn)。

（六）集成邏輯門（建議3學(xué)時）1．基本要求

（1）了解典型TTL與非門的基本工作原理，掌握其主要外特性和參數(shù)（2）掌握集電極開路門和三態(tài)門的主要特點(diǎn)

（3）掌握MOS邏輯門（以CMOS為主）的主要特點(diǎn)和使用方法 2．重點(diǎn)、難點(diǎn)

重點(diǎn)：TTL與非門的主要外特性和參數(shù) 難點(diǎn)：集電極開路門

（七）脈沖波形的產(chǎn)生與整形（建議3學(xué)時）了解脈沖電路的分析方法 1．基本要求

（1）了解典型脈沖電路（單穩(wěn)、多諧、施密特觸發(fā)器）的基本特點(diǎn)及脈沖電路的分析方法

（2）掌握555定時器的基本工作原理及典型應(yīng)用

（3）掌握晶體振蕩器，施密特單穩(wěn)集成電路的基本原理及使用方法。2．重點(diǎn)、難點(diǎn) 重點(diǎn)： 555定時器

難點(diǎn)：振蕩電路性能提高需要考慮的因素 3．說明：安排脈沖電路的產(chǎn)生和整形實(shí)驗(yàn)。

（八）存貯器及可編程器件（建議4學(xué)時）1．基本要求

（1）掌握ROM的基本工作原理和幾種不同的編程方法（2）了解靜態(tài)RAM和動態(tài)RAM的基本工作原理

（3）了解可編程器件的內(nèi)部結(jié)構(gòu)特點(diǎn), 可用資源, 主要參數(shù)和選型依據(jù) 西安電子科技大學(xué)

“卓越工程師教育培養(yǎng)計劃”試點(diǎn)課程教學(xué)大綱

(4)結(jié)合實(shí)驗(yàn), 逐步掌握FPGA的仿真與設(shè)計技術(shù) 2．重點(diǎn)、難點(diǎn)

重點(diǎn)：ROM的基本工作原理, FPGA的仿真與設(shè)計技術(shù) 難點(diǎn)：ROM實(shí)現(xiàn)組成邏輯函數(shù), FPGA的仿真與設(shè)計技術(shù)

（九）D/A和A/D（建議1學(xué)時）1．基本要求

（1）了解D/A和A/D轉(zhuǎn)換器的基本原理和主要技術(shù)指標(biāo)（2）了解典型集成D/A和A/D芯片的特點(diǎn) 2．重點(diǎn)、難點(diǎn)

重點(diǎn)：D/A和A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo) 難點(diǎn)：D/A和A/D轉(zhuǎn)換器的基本原理

四、布置大作業(yè)

綜合設(shè)計(1)-----用VHDL設(shè)計一數(shù)字頻率計(結(jié)合實(shí)驗(yàn)在FPGA上實(shí)現(xiàn))綜合設(shè)計(2)-----用VHDL設(shè)計一DDS信號發(fā)生器(結(jié)合實(shí)驗(yàn)在FPGA上實(shí)現(xiàn))系統(tǒng)設(shè)計完成通過EDA軟件仿真后，在FPGA系統(tǒng)上實(shí)現(xiàn)驗(yàn)證，期間安排兩次討論。第一次是設(shè)計方案評審和講評，第二次的實(shí)現(xiàn)結(jié)果報告和講評。

五、教學(xué)安排及方式

總學(xué)時 60 學(xué)時，講課 56 學(xué)時。討論4學(xué)時。實(shí)驗(yàn)單獨(dú)開課，大作業(yè)采用開放式實(shí)驗(yàn)方式利用課外時間進(jìn)行。

六、考核方式

1.期末筆試(以閉卷考試為主，也可開卷考試或半開卷半閉卷考試)占60% , 2.大作業(yè)----綜合設(shè)計占30%, 3.平時成績占10%.七、推薦教材與參考資料

教材：

(1)新編: 任愛鋒, 孫萬蓉, 周端等

(2)楊頌華等 數(shù)字電子技術(shù)基礎(chǔ) 西安 西安電子科技大學(xué)出版社 2009 參考書：

(1)夏宇聞等譯 數(shù)字邏輯基礎(chǔ)與Verilog設(shè)計 機(jī)械工業(yè)出版社

(2)John F.Wakerly 數(shù)字設(shè)計——原理與實(shí)踐（第三版 影印版）高等教育出版社

西安電子科技大學(xué)

“卓越工程師教育培養(yǎng)計劃”試點(diǎn)課程教學(xué)大綱

第三篇：數(shù)字邏輯教學(xué)大綱

數(shù)字邏輯教學(xué)大綱

課程主任：執(zhí)筆人： 呂強(qiáng)開課單位：信息工程學(xué)院編寫日期： 2008-2課程編碼：課程中文名稱: 數(shù)字邏輯課程英文名稱: Digital Logic

課程類別：專業(yè)基礎(chǔ)課

開課對象： 軟件工程專業(yè)本科 開課學(xué)期： 第4學(xué)期 學(xué)分：3 ；總學(xué)時： 48；理論課學(xué)時：48

先修課程： 電路基礎(chǔ)、模擬電子技術(shù)

基本教材：《現(xiàn)代數(shù)字邏輯》作者：馬義忠 常蓬彬 關(guān)少穎編著 蘭州大學(xué)出版社 200

2參 考 書：

【1】數(shù)字邏輯與計算機(jī)設(shè)計基礎(chǔ) 劉真,蔡懿慈,畢才術(shù)

【2】數(shù)字系統(tǒng)邏輯設(shè)計曲兆瑞山東大學(xué)出版社

一、課程的性質(zhì)、目的和任務(wù)

《數(shù)字邏輯》是軟件工程專業(yè)的專業(yè)基礎(chǔ)課之一，是該專業(yè)本科生必修的主干課程。數(shù)字邏輯課程闡明了數(shù)字邏輯電路的基本概念和分析設(shè)計方法，以門電路構(gòu)成的邏輯電路的“經(jīng)典方法”作為基本技能訓(xùn)練，提高以全加器、譯碼器、數(shù)據(jù)選擇器、計數(shù)器、寄存器以及存儲 器等較復(fù)雜的邏輯器件來構(gòu)成更復(fù)雜的邏輯電路的分析與設(shè)計的能力。

二、課程的基本要求

本課程注重理論與實(shí)踐相結(jié)合。在教學(xué)方法上，采用課堂講授、課堂討論、課后自學(xué)、上習(xí)題課等教學(xué)形式。要求學(xué)生熟悉數(shù)制、碼制和邏輯代數(shù)，能以邏輯代數(shù)為工具，掌握對各類組合電路、同步時序電路、異步時序電路的基本邏輯單元分析和設(shè)計，了解存儲器和可編程邏輯器件的性能和特點(diǎn)。

三、課程的基本內(nèi)容及學(xué)時分配

第一章 數(shù)制和碼制（學(xué)時數(shù)：2）

1． 數(shù)制

十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制和任意進(jìn)制數(shù)制

2． 數(shù)制轉(zhuǎn)換

二進(jìn)制和八進(jìn)制、二進(jìn)制和十六進(jìn)制、二進(jìn)制和十進(jìn)制。

3． 編碼

原碼、反碼、補(bǔ)碼、BCD碼和字符代碼。

教學(xué)要求

掌握數(shù)制，數(shù)制之間的轉(zhuǎn)換，碼制和編碼

第二章 邏輯代數(shù)基礎(chǔ)（學(xué)時數(shù)：6）

1． 邏輯代數(shù)基本概念

2． 邏輯代數(shù)基本定律

3． 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式和卡諾圖

4． 邏輯函數(shù)的化簡

教學(xué)要求

掌握邏輯代數(shù)基本定律和基本運(yùn)算規(guī)律，邏輯函數(shù)的各種表達(dá)式，利用邏輯代數(shù)和卡諾圖對邏輯函數(shù)進(jìn)行化簡。

第三章 TTL集成門電路（學(xué)時數(shù)：6）

1． TTL與非門

2． TTL集電極開路與非門

3． 三態(tài)輸出與非門

4． 其他類型的TTL門電路

教學(xué)要求

了解TTL門電路的電路結(jié)構(gòu)、工作原理和外部特性，掌握門電路的邏輯功能和外部特性。

第四章 組合邏輯電路（學(xué)時數(shù)：9）

1． 組合邏輯電路的分析方法

編碼器、譯碼器數(shù)據(jù)選擇器和分配器、奇偶檢測電路、比較器、加法器。

教學(xué)要求

掌握組合邏輯電路的分析方法。

第五章 集成觸發(fā)器（學(xué)時數(shù)：6）

1． 基本R-S觸發(fā)器

2． 電位觸發(fā)的觸發(fā)器

3． 主從觸發(fā)器

4． 邊沿觸發(fā)器

教學(xué)要求

掌握觸發(fā)器的基本類型及狀態(tài)描寫，觸發(fā)器的簡單應(yīng)用。

第六章 同步時序電路（學(xué)時數(shù)：6）

1． 時序電路的機(jī)構(gòu)與描述

2． 同步時序電路的分析方法

3． 同步時序電路的設(shè)計方法

教學(xué)要求

掌握同步時序電路的分析和設(shè)計方法。

第七章 異步時序電路（學(xué)時數(shù)：6）

1． 脈沖異步時序電路的分析

2． 脈沖異步時序電路的設(shè)計

教學(xué)要求

掌握脈沖異步時序電路的特點(diǎn)和分析方法。

第八章 存儲器和可編程邏輯器件，VHDL語言描述數(shù)字系統(tǒng)簡介（學(xué)時數(shù)：7）

1． MOS門電路

2． 存儲器

ROM、RAM

3.可編程邏輯器件

PLD、PAL、GAL

教學(xué)要求

掌握可編程邏輯器件的結(jié)構(gòu)和編程過程。

3．VHDL語言描述數(shù)字系統(tǒng)簡介

四、課內(nèi)實(shí)驗(yàn)安排

見實(shí)驗(yàn)大綱

五、習(xí)題及課外教學(xué)要求

習(xí)題課以例題分析為主，并適當(dāng)安排開闊思路及綜合性的練習(xí)及討論。學(xué)時已包括在前述理論教學(xué)課時分配中。每次課堂授課都要有相應(yīng)的課外作業(yè),其內(nèi)容據(jù)上課內(nèi)容而定,主要是目的是鞏固課堂內(nèi)容,加深對所學(xué)東西的理解。

六、考核方式及成績評定

課外作業(yè)，平時測驗(yàn)占30%；期末閉卷考試占70%。

第四篇：數(shù)字邏輯理論

參考書（華中科技大學(xué)康華光主編第五版）

第一章 數(shù)字邏輯理論

1.1掌握占空比的概念（04年第九題提到占空比）。

1.2掌握二進(jìn)制，八進(jìn)制，十進(jìn)制，十六進(jìn)制的相互轉(zhuǎn)換關(guān)系和各自的概念，以及二進(jìn)制的優(yōu)點(diǎn)。另外熟悉串行和并行兩種傳輸方式，后面學(xué)到組合邏輯電路的時候可能會出把串行電路變成并行電路的題，1.3另外二進(jìn)制加法和減法的運(yùn)算以及原碼。反碼和補(bǔ)碼的變換，以及帶符號減法運(yùn)算兩種方式。后面設(shè)計加法器和減法器的時候可能會涉及到，1.4編碼的那一塊掌握8421碼5421碼2421碼，能寫出來，記得一年的真題中寫到了要寫出來這幾個碼，所以要掌握他們的形式，另外要知道什么是有權(quán)碼，什么是無權(quán)碼另外就是重點(diǎn)要掌握格雷碼的性質(zhì)和特點(diǎn)，并且能寫出從0到15各自的格雷碼形式，這是一年的考題！

1.5掌握與或非三種基本的邏輯運(yùn)算和符號表示，另外就是會用開關(guān)法表示與或的關(guān)系，有一年的考題三分就是這些簡單的內(nèi)容，而且重復(fù)會出現(xiàn)。另外就是掌握與非，或非，異或，同或之間的關(guān)系和符號表示方法。這是基礎(chǔ)，1．6了解邏輯函數(shù)的表示方法，不用特別的看，明白即可！提到哪種方式要知道，會表示。這一章一般都是考概念的題，不過他也是后面要學(xué)習(xí)的許多東西的基礎(chǔ)。掌握了才能更明白后面的一些東西，下面把考題寫下，2003 第八題第四個，2004年第八題第一個05年的第八題第一個，06年第八題第一個08年第八題第一個07年第八題第一個第三個。

第二章

2.1 掌握邏輯代數(shù)的基本形式和基本定律。，和三個基本規(guī)則，帶入規(guī)則，反演規(guī)則和對偶規(guī)則。邏輯代數(shù)的化簡方法這個重點(diǎn)看自己掌握程度吧，第二節(jié)就是講的是卡諾圖的化簡方法，2.2卡諾圖的化簡方法要重點(diǎn)掌握，因?yàn)榈胶髞頃r序邏輯電路設(shè)計的時候用的很多，所以2.1和2.2要做適量的題目，并且要多看幾遍，增強(qiáng)印象，另外卡諾圖的化簡，書上只涉及到2個變量，3個變量，4個變量，你可以參考其他書，還有5個6個變量的情況一般不會出現(xiàn)，因?yàn)槲覜]有看過，而且做每年的真題，也沒有遇到變量很多的情況。另外書上只提到最小項(xiàng)，其實(shí)還有最大項(xiàng)的說法，這個要參考其他的書，因?yàn)榭荚嚨臅r候好像有最大項(xiàng)的提法，這點(diǎn)給的建議是參考那本學(xué)校指定的書，不過內(nèi)容不多，可以大致看看，很容易明白的，還有就是可以參考重郵的那本數(shù)字電路，這個方面也有介紹，另外我的那個講義上也講到了自己要看明白，和那些人一起商量搞懂這些知識，另外就是卡諾圖的化簡方法及注意的原則要注重掌握，以及卡諾圖畫圈的時候應(yīng)該注意的規(guī)則，把課后習(xí)題相關(guān)內(nèi)容做完，明白即可。還有就是多余項(xiàng)的處理。要根據(jù)情況去化簡。這個在設(shè)計邏輯電路的時候經(jīng)常用得到，在講義上叫隨意向，記住叫法的不同。還有最大項(xiàng)和最小項(xiàng)之間的關(guān)系，就是最小項(xiàng)的取反，記住 本章是以后學(xué)習(xí)的基礎(chǔ)，因?yàn)樵僭O(shè)計邏輯電路的時候都要涉及到

這張有些東西要是你邏輯思維好的話不難，要掌握方法，因?yàn)閹缀鹾竺娴拿康来箢}基本上都要涉及到邏輯函數(shù)的化簡，所以要重點(diǎn)掌握。否則大題中你的化簡做錯的情況下，電路就全錯了，要注意這一點(diǎn)，一般情況下單獨(dú)出題的情況很少，只有簡答題中有幾個吧，不過大體都要涉及到化簡，03年第八題第五個，04年第八題的第二個05年第八題的第二個。第三個。

第三章 邏輯門電路

這個最好根據(jù)講義和題目去看，因?yàn)槲乙矝]有看明白，這一章不算是重點(diǎn)，?？嫉膬?nèi)容我已經(jīng)寫到了講義上。這章有許多題目我也不會，建議去聽一下優(yōu)酷中的那個老師講的，是哈工大的老師講的，在搜索中輸入哈工大數(shù)字電路即可出現(xiàn)。下面我把這張重點(diǎn)考得東西寫一下，有些考的我也不是很懂，三極管的原理一定要掌握，分清基極b，集電極c，和發(fā)射極e，還有就是當(dāng)基極和集電極之間的電壓大于0.7V的時候發(fā)射極和集電極之間是導(dǎo)通的，就是相當(dāng)于短路，如果發(fā)射極接地的話那么集電極就相當(dāng)于接地。一般復(fù)雜的電路都是根據(jù)這個原理去推斷的，其他的我也不太懂，還有就是開門電平和關(guān)門電平，這個定義在重郵的那本書上有定義和詳細(xì)的解釋，詳細(xì)的解釋我已經(jīng)寫到了那本將以上了，認(rèn)真看一下吧，開門電阻和關(guān)門電阻的含義，關(guān)門電阻就是當(dāng)電阻小于0.91K歐姆的時候相當(dāng)于低電平，這個就是關(guān)門電阻，開門電阻就是當(dāng)電阻大于3.2k歐姆的時候相當(dāng)于邏輯一，這個就是開門電阻。另外就是與非門的伏在輸出特性這個是一年的考題，我當(dāng)時不知道什么意思，還是重郵的那本書上有這個講解，那個講義上也有，也就是當(dāng)與非門的發(fā)射極的電阻高于2k歐姆的時候則輸出的電壓時1.4V2008年的第八題的第二個就是這個題目和對應(yīng)講義上的圖的解釋，另外要掌握扇出系數(shù)的概念，就是講義上的，門電路的扇出數(shù)就是在其正常工作的情況下，所能帶同類門電路的最大數(shù)目，還有扇出系數(shù)的計算方法，下面就是兩類特殊的門，（1）集電極開路門，OC門，這個掌握的主要是國標(biāo)的畫法。功能，和特點(diǎn)，我已經(jīng)寫

到講義上了，另外就是上拉電阻的計算，我沒有看懂。也沒有碰到類似計算的考題，所以建議看不懂的話就別看了，不過那個公式要了解，（2）三態(tài)門，三態(tài)門的特點(diǎn)和功能已經(jīng)寫到講義上了，（3）另外就是課本116頁那個講了多余端口（空余輸入端）的處理，要記下來因?yàn)楹孟?/p>

重復(fù)考了幾次，課本上我已經(jīng)用紅線表示出來了。

2007年第八題第五個說明OC門的特點(diǎn)和應(yīng)用，08年就是與非門輸出特性，05年簡述三態(tài)門的特點(diǎn)和應(yīng)用，04年第八題第四個說明與非門和或非門空余輸入端的處理方法03年第六個已輸入低電平為例說明TTL門電路為什么會有扇出限制（我不會，可以看看優(yōu)酷上的講解把這一章的內(nèi)容搞懂）03年第八題的最后一個是簡述OC門的特點(diǎn)和功能用途（07年重復(fù)該題）還有講義上講到的例題。

第四章 組合邏輯電路

4.1組合邏輯電路的分析自己會分析即可，把課本上的看完，明白其中的道理，以后再分析此類問題的時候按照書上的步驟做即可，4.2 組合邏輯電路的設(shè)計類似吧，按說應(yīng)該是先講完組合邏輯電路中的原件后再講這些，呵呵，再設(shè)計組合邏輯電路的時候要按照此章的內(nèi)容的步驟去設(shè)計即可，4.3競爭冒險，明白競爭冒險的原因，然后掌握消除競爭冒險的方法，要記下來，可能會考概念的問題，一共有三個：

（1）發(fā)現(xiàn)并消去互補(bǔ)相乘項(xiàng)。

（2）增加乘積項(xiàng)以避免互補(bǔ)項(xiàng)相加，（3）輸出端并聯(lián)電容器

4.4

（1）編碼器：知道什么叫編碼，編碼的位數(shù)和符號數(shù)之間的關(guān)系要掌握，2的n次冪要大于N，n為編碼位數(shù)，N為要編碼的符號數(shù)。掌握42編碼器和83編碼器優(yōu)先編碼器理解即可，不需要記住，另外就是編碼器的擴(kuò)展要看懂，理解并掌握。還有編碼器的真值表還有功能要掌握。

（2）譯碼器，和編碼器正好相反，要掌握24譯碼器和38譯碼器和他們的功能，還有就是使能端的作用，還有要會怎么兩個38譯碼器擴(kuò)展到416譯碼器，這個是很重要的，書中一個例題是用1個24譯碼器和4個38譯碼器組合成一個532譯碼器，這個要掌握，看懂，其他的原理類似。還有就是用譯碼器實(shí)現(xiàn)一個邏輯函數(shù)，就是148頁的例題。210進(jìn)制譯碼器不需要掌握，還有七段顯示譯碼器也不需要看。然后就到了數(shù)據(jù)分配器，其實(shí)就是一個譯碼器?？炊?dāng)?shù)據(jù)分配器的原理，并要記住數(shù)據(jù)分配器的應(yīng)用，可能會考概念的問題，（3）數(shù)據(jù)選擇器，掌握數(shù)據(jù)選擇器各個端口的功能，要理解并會應(yīng)用156頁輸出的那個表達(dá)式4.4.7，明白其中的含義，另外就是掌握數(shù)據(jù)選擇器的幾個應(yīng)用，第一：擴(kuò)展，兩種擴(kuò)展方式，一個是位的擴(kuò)展一個是字的擴(kuò)展，學(xué)了儲存器以后容易理解了。一般字的擴(kuò)展應(yīng)用比較廣泛?？碱}中比較多。字的擴(kuò)咱就是用兩個八位的數(shù)據(jù)選擇器擴(kuò)展為16位的數(shù)據(jù)選擇器。第二：就是邏輯函數(shù)產(chǎn)生器，這個要掌握例題4.4.7，另外就是數(shù)據(jù)選擇器的優(yōu)點(diǎn)是無需對函數(shù)進(jìn)行化簡，第三個應(yīng)用就是實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。這個其實(shí)要用到定時器為實(shí)現(xiàn)其功能。這個要看看，要明白怎么轉(zhuǎn)化的，以后的考題中可能會遇到這個問題。

（4）數(shù)據(jù)比較器

掌握一位數(shù)值比較器和兩位數(shù)值比較器的真值表和各個端口的作用?？纯蠢斫鈹?shù)值比較器的擴(kuò)展，這個數(shù)值比較器出一般都是很簡單的，不會涉及太深的內(nèi)容。兩種擴(kuò)展方式要掌握。理解。

（5）加法器

第一 半加器的定義沒有考慮低位進(jìn)位的加法運(yùn)算稱為半加。掌握半加器的真值表和表示方法，以及符號中各個符號代表什么，第二：全加器的定義就是能進(jìn)行加數(shù)，被加數(shù)和低位來的進(jìn)位進(jìn)行相加。要掌握全加器的真值表以及各個端口代表數(shù)的什么意思，163頁4位串行進(jìn)位全加器要掌握其中的原理，如果給出四個一位的，變成四位的就是這樣變。165頁加法器的擴(kuò)展方式要弄懂，（6）減法器

有一年好像考過吧，不過這個比較難理解，要把167頁的那個圖理解了，主要是根據(jù)圖相關(guān)的講解進(jìn)行理解了，好像有過要設(shè)計減法電路。要注意這方面。

4.5組合可編程邏輯器件屬于存儲器那一部分的內(nèi)容，（暫時先省略）

這部分組合邏輯電路的設(shè)計很重要的一般情況下大概有20分左右的題目是單純的組合邏輯電路的，還有一部分是組合邏輯電路和時序邏輯電路綜合的，所以這部分掌握好很重要。這部分的例題就不一一列舉了，看講義上的那些題目弄懂。建議把課本上的習(xí)題做一遍，第五章鎖存器和觸發(fā)器

5.2 鎖存器

鎖存器是對脈沖電平敏感的存儲單元電路，而觸發(fā)器是對邊沿敏感的電路，可以分為上升沿觸發(fā)和下降沿觸發(fā)。這是鎖存器和觸發(fā)器的區(qū)別，另外就是在講義上根本沒有鎖存器的概念，只是重點(diǎn)講解了各個觸發(fā)器的功能。所以這一章根據(jù)歷年考題來看。SR鎖存器還是看看，為了防止意外考試，然后這一節(jié)重點(diǎn)我都用紅筆畫在書上了，那些就是我感覺的重點(diǎn)。209頁消陡電路時怎么工作的，我記得當(dāng)時考重郵的那位同學(xué)問過我，最好看看吧，其他的可以跳過不看。掌握了D鎖存器的特點(diǎn)就行。至于那些傳輸門不用也別了解

5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理

觸發(fā)器的類型根據(jù)將以上看吧，可能會考簡答題，書上分為三種，講義上分為四種，以講義為主吧。主從觸發(fā)器中的功能表中有一個S和R一個是置0一個是置1，這個以后再設(shè)計電路的時候可能會用到這兩個按鈕的作用。其他的不用看了，5.4觸發(fā)器的邏輯功能（這是重點(diǎn)，好好看看0

(1)首先區(qū)分什么是現(xiàn)態(tài)什么是次態(tài)（225頁課本中有定義）

（2）掌握D觸發(fā)器，特想表特性方程和狀態(tài)圖都要掌握

（3）JK觸發(fā)器同上

（4）T觸發(fā)器（還有T’觸發(fā)器）

（5）SR觸發(fā)器（這個不是?？?，但是還是要掌握看懂）

（6）各個觸發(fā)器之間的轉(zhuǎn)化。這個不僅僅是書上的D觸發(fā)器轉(zhuǎn)化為別的觸發(fā)器，以后做題的過程中會用得到，掌握轉(zhuǎn)換的過程，講義上也特別的寫明了。

這一章主要的內(nèi)容就是掌握各個觸發(fā)器的功能，并在實(shí)現(xiàn)邏輯功能的時候用得上。

這一章的習(xí)題就不一一寫了，許多設(shè)計的題目要自己看懂。這是時序邏輯電路設(shè)計的基礎(chǔ)。

第六章 時序邏輯電路

6.1 明白什么是次態(tài)，什么是現(xiàn)態(tài)。另外理解什么是輸出方程，什么是激勵方程。，什么是狀態(tài)方程。了解時序邏輯電路的主要特征。明白什么是異步時序電路和同步時序電路。

（2）248頁的例題要弄懂，三個邏輯方程組要回列，這個要做題明白是什么，會寫狀態(tài)表，畫狀態(tài)圖和時序圖，這個一般是分析時序電路邏輯功能的必要的步驟。

6.2 同步時序邏輯電路的分析。這一節(jié)要掌握怎么分析同步時序邏輯電路。多做題去明白。

6.2.1和6.2.2的例題不錯，看懂明白，可能會有問題說最后判斷電路的邏輯功能這個剛開始做題時可能不知道為什么書上會那么想。等你做很多題目的時候你就能理解了，多做題對比答案，增強(qiáng)分析能力。多見見這種題型，一般邏輯功能就那么幾個。

6.3 同步時序邏輯電路的設(shè)計

這個是重點(diǎn)中的重點(diǎn)，一般將近=一半的分?jǐn)?shù)和答題都在這。一半后面的兩道答題會設(shè)計和存儲器有關(guān)或者和組合邏輯電路綜合的題目，同步時序邏輯電路的設(shè)計這個過程不是很麻煩，但是后面化簡的時候要仔細(xì)認(rèn)真，在建立原始狀態(tài)表和狀態(tài)化簡的時候這方面一定要仔細(xì)，一半此類題目考的就是你的耐心和細(xì)心，10年倒數(shù)第二道就是一個同同步時序邏輯電路的設(shè)計題，我花了20多分鐘才寫完，那道題25分。

6.3.1 設(shè)計步驟這個要仔細(xì)明白每一部的內(nèi)容。重點(diǎn)我已經(jīng)劃到我的書上了。

6.3.2 同步時序邏輯電路的設(shè)計舉例。這一屆要重點(diǎn)掌握它的分析方法。以及每一個步驟這個東西要多做題自己去明白和體會其中的道理。另外就是要重點(diǎn)明白什么是具有自啟動能力，還有就是狀態(tài)化簡的哪一方面，有兩種不同的化簡方法，現(xiàn)在我不太清楚了，但是有一種就是不需要檢查狀態(tài)就是做出來就具有自啟動能力，這個一定要重點(diǎn)掌握。因?yàn)榭荚嚨臅r候無論怎么樣都不要做這方面的檢查，因?yàn)槟阋呀?jīng)寫上了，再改的話很麻煩，所以一定要掌握那種不需要檢查是否具有自啟動能力的化簡方法。還有就是6.3.2例題中那個JK觸發(fā)器的狀態(tài)確定要參考書上的，但是好像講義上給出了另外一種化簡方法，要掌握講義上的那個，因?yàn)槟莻€就是具有自啟動能力的那種。書上的化簡方法也要掌握，但是做題的時候盡量多的使用講義上的。另外就是原始狀態(tài)圖化簡的時候出了書上的那種方法以外還有就是重郵上的那本上也有的另一種方法，有時間的話最好參考看一下，沒時間的話掌握現(xiàn)在課本上的即可，這個要靠做題去體會了。許多問題要自己去明白了。這一節(jié)可是重點(diǎn)，要把課本上的題目做了，做多了才能明白。

6.4 異步時序邏輯電路的分析。這個要明白什么是異步時序邏輯電路，另外就是要會分析，這個不要求會設(shè)計，這一定要自己看明白，雖說題目考的不多甚至不考，但是有許多情況下會考的到，比如異步二進(jìn)制計數(shù)器的設(shè)計什么的，很多的，學(xué)會分析即可。

6.5 若干典型的時序邏輯集成電路

（1）寄存器，這個要看看吧，主要看看每個端口的功能是干什么的，看懂功能表即可，但是好像在我記憶中沒有考到這方面的設(shè)計內(nèi)容。

（2）移位寄存器這個要是重點(diǎn)掌握的。首先掌握單項(xiàng)移位寄存器的特點(diǎn)。和基本原理，還

有多功能寄存器的特點(diǎn)，另外就是雙向寄存器的功能表要重點(diǎn)掌握。還有看看環(huán)形計數(shù)器的特點(diǎn)

（3）計數(shù)器，這個算是每年必考的一個東西，首先掌握簡單異步二進(jìn)制計數(shù)器的特點(diǎn)和基本原理。另外就是掌握二進(jìn)制計數(shù)器的狀態(tài)表。還有就是74161計數(shù)器要重點(diǎn)掌握它們的功能。掌握各個端口放入名稱，這個你們做歷年真題就明白了，這個是每年都要涉及到的東西。所以要重點(diǎn)看看，必須掌握。另外就是計數(shù)器的擴(kuò)展，這個自己要會，并且明白怎么擴(kuò)展。非二進(jìn)制計數(shù)器不需要掌握，看懂即可，沒時間可以不看。

用集成計數(shù)器構(gòu)成任意進(jìn)制的計數(shù)器這個296頁的要看懂，明白，要明白反饋清零法和反饋置數(shù)發(fā)的不同之處。6.5.3和6。5.4的例題 要掌握。后面涉及這方面的題目很多要重點(diǎn)掌握。（4）環(huán)形計數(shù)器和扭環(huán)形計數(shù)器要明白它們的狀態(tài)有多少，這個我在講義上寫了，要重點(diǎn)看看。好像有一年的考題涉及到了。

這算是數(shù)電中最重點(diǎn)也是最難的一章了，一般后面的大題都要涉及到設(shè)計電路，不是組合就是時序，所以重點(diǎn)的這幾章內(nèi)容要好好掌握，這個最好要把后面的習(xí)題做一遍，自己好好掌握。不然你看一遍不做題是沒有感覺的。看懂不一定代表你會了或者你會做題了。

第七章 存儲器和可編程邏輯器件，這個要看看講義上的東西了，講義上的總結(jié)很好，掌握不同可編程邏輯器件的特點(diǎn)，有的或門固定與門可編程，有的相反，有的都可以編。另外就是還要掌握用可編程邏輯器件設(shè)計電路，或者實(shí)現(xiàn)一個邏輯表達(dá)式，這個在組合邏輯電路第五章最后的內(nèi)同要涉及到，那節(jié)自己看看，這一章不算是很重點(diǎn)，但是他會考察一些概念的問題，有些問題我也不明白。比如08年第四題的第四個，04年EPLD和FPGA的特點(diǎn)。這些問題都很難的，這個靠自己去總結(jié)。

7.1.1 明白ROM的組成。333頁上面明白什么是數(shù)據(jù)線和地址線，什么是字長即可，其他的不用看，7.2.4存儲量擴(kuò)展，這個算是這張比較重點(diǎn)了，因?yàn)楹竺嬗械拇痤}就是要么擴(kuò)展字?jǐn)?shù)，要么擴(kuò)展位數(shù)，分值也很大吧。

7.3.2 CPLD的特點(diǎn)看看

7.3.3FPGA的特點(diǎn)也要看看

這章也就是這么多了，另外就是講義上的東西要看看，還有就是那個優(yōu)酷上的視頻，這章建議有些東西參考老師講可能會更明白吧，第八章就是脈沖波形的變化與產(chǎn)生

說實(shí)話這章以前我看了看只是考了一些概念性的問題，比如單穩(wěn)態(tài)觸發(fā)器有幾個狀態(tài)，單穩(wěn)態(tài)觸發(fā)器的分類等等吧，不過10年的考題中有一道是設(shè)計一個脈沖波，好像應(yīng)該用到這個章的內(nèi)容，這章在大綱上沒有要求但是為什么會考到我也不清楚，不過當(dāng)時我們考重郵的那些同學(xué)他們是把這一張作為重點(diǎn)，我的建議是大家還是看看吧，我也說不清楚該怎么辦。畢竟我已經(jīng)考上了，我感覺即使看也要有重點(diǎn)的看看電路設(shè)計的哪一方面吧，關(guān)于什么參數(shù)計算的應(yīng)該考不到，而且我的建議是參考一下別人的數(shù)電的教材吧，畢竟我考試的時候還沒有看到關(guān)于555定時器的應(yīng)用。

第九章 數(shù)模模數(shù)轉(zhuǎn)換

9.1DA轉(zhuǎn)換這個看看講義把，對比課本看。因?yàn)椴煌霓D(zhuǎn)換方式可能叫法不同，這一章占得分值不多，可能會考一些概念的問題，大家可以參考每年的真意出題的重點(diǎn)復(fù)習(xí)。

DA轉(zhuǎn)換器的分類另外就是轉(zhuǎn)換器的一些參數(shù)的比如電流或者電壓的計算方法大家要掌握。還有就是他們的優(yōu)缺點(diǎn)。也要掌握。

轉(zhuǎn)換器的技術(shù)指標(biāo)就是分辨率的計算應(yīng)該算是考的，要掌握，課本上和講義上的計算好像不一樣要參考講義上和他說的那本參考書上的內(nèi)容。

9.2 AD轉(zhuǎn)換器的一般過程掌握名字即可。量化的方法課本上和講義上不太一樣。還是要把課本上先掌握在理解將以上的東西，10年好像沒有涉及到大題是關(guān)于這章的。量化的方法要掌握。并行轉(zhuǎn)換的優(yōu)缺點(diǎn)要掌握，另外就是用的幾個比較器，448頁我用紅筆寫了，要仔細(xì)看看。并且要掌握并行轉(zhuǎn)換的優(yōu)缺點(diǎn)。449頁上面我用紅筆畫了

逐次比較型的要掌握怎么比較的，這個好像后面有題，并且寫出轉(zhuǎn)換后的編碼，這個要看懂。理解掌握。

雙積分的我把各個參數(shù)的計算方法看了看，并理解掌握了。不過好像考的題目不會過多涉及到，而且也比較難理解，我的建議是打擊有時間的話看看，沒有的話就了解幾個參數(shù)的計算方法死記下來也可以，雖說沒有考過，但是不一定以后不考。

AD轉(zhuǎn)換的精度也要會計算。

這一章考點(diǎn)不算多，但是唯一比較難的是就是可能以前學(xué)的簡單，學(xué)起來還有點(diǎn)費(fèi)勁。數(shù)字電路的重點(diǎn)不算是很多而且學(xué)起來相對信號容易，因?yàn)樾盘栃枰嬎愫屠斫庥洃浀臇|西太多了，我給大家的建議就是要在不同時候參考不同的參考書，還有要和別的學(xué)校考數(shù)字電路的人多商量題目，這樣對提高你的水平大有幫助，還有就是要多和考同一學(xué)校的資料要分享并且相互商量一些問題，這對提高你們自身競爭力有很大幫助。

第五篇：頻率計(格式)數(shù)字邏輯

課程設(shè)計任務(wù)書

（指導(dǎo)教師填寫）

課程設(shè)計名稱 電子技術(shù)課程設(shè)計 學(xué)生姓名

專業(yè)班級

設(shè)計題目

簡易數(shù)字頻率計

一、課程設(shè)計的任務(wù)和目的

任務(wù): 設(shè)計一個簡易數(shù)字頻率計，用來測量單位時間內(nèi)數(shù)字信號的脈沖個數(shù)，并用數(shù)碼管顯示出來。

目的：

掌握簡易數(shù)字頻率計的設(shè)計、組裝、調(diào)試方法。掌握有關(guān)集成電路的工作原理。

二、設(shè)計內(nèi)容、技術(shù)條件和要求

1.設(shè)計簡易數(shù)字頻率計：

⑴.設(shè)計一個簡易數(shù)字頻率計，用于測量數(shù)字信號的頻率并顯示，用一個開關(guān)控制頻率計的起動和停止，并可對頻率計置數(shù)。

⑵.測頻范圍為0.1Hz到9999Hz。

⑶.測量所需時基時間可調(diào)，分1秒和10秒兩檔。

⑷.能連續(xù)循環(huán)測量顯示，若用1秒檔時要求6秒完成一個循環(huán)，其中1秒計數(shù)測量；4秒顯示結(jié)果；1秒清零。然后依次循環(huán)。

2.根據(jù)上述要求，畫出電路框圖、原理總圖。3.對原理圖進(jìn)行仿真。4.在實(shí)驗(yàn)箱上組裝、調(diào)試。5.撰寫設(shè)計總結(jié)報告。

三、時間進(jìn)度安排

本課程設(shè)計共兩周時間。第一周：理論設(shè)計

周二

布置設(shè)計任務(wù)；提出課程設(shè)計的目的和要求；講解電子電路的一般設(shè)計方法和電子電路的安裝、調(diào)試技術(shù)；明確對撰寫總結(jié)報告和繪制原理總圖的要求；安排答疑、實(shí)驗(yàn)時間。

周二至周五

學(xué)生查資料，進(jìn)行理論設(shè)計，其中安排三次答疑，指導(dǎo)學(xué)生設(shè)計。第二周：仿真和安裝調(diào)試、撰寫設(shè)計總結(jié)報告 周一

交設(shè)計草圖供老師審閱。

周二至周三

在EDA實(shí)驗(yàn)室對其設(shè)計的電路進(jìn)行仿真，并可根據(jù)仿真情況修正設(shè)計以確定設(shè)計正確，能完成設(shè)計要求。周三至周四

在實(shí)驗(yàn)箱上進(jìn)行安裝、調(diào)試，并通過老師驗(yàn)收。最后，撰寫設(shè)計總結(jié)報告、繪制原理總圖。

四、主要參考文獻(xiàn)

1.各種版本的數(shù)字電子技術(shù)基礎(chǔ)教材； 2.各種版本的電子技術(shù)課程設(shè)計指導(dǎo)書；

3.集成電路手冊。

指導(dǎo)教師簽字：

2013 年12月 16 日