第一篇：[基本元件]上拉電阻下拉電阻的總結(jié)

[基本元件]上拉電阻下拉電阻的總結(jié)

80years 發(fā)表于 2006-11-16 10:35:00

上拉電阻下拉電阻的總結(jié)

=================

上拉電阻：

1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須加上拉電阻，才能使用。

3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。

6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。

2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小；電阻小，電流大。

3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理

對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：

1． 驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。

2． 下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。

3． 高低電平的設(shè)定。不同電路的高低電平的門檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。

4． 頻率特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。

下拉電阻的設(shè)定的原則和上拉電阻是一樣的。

OC門輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來(lái)提供，設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)；2V(高電平門限值)。

選上拉電阻時(shí)：

500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就

拉不下來(lái)了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA

200uA x15K=“3V”即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列

設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級(jí)聯(lián)的輸入口，高于低電平門限值就不可靠了）

在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。

1.電阻作用：

l 接電組就是為了防止輸入端懸空

l 減弱外部電流對(duì)芯片產(chǎn)生的干擾

l 保護(hù)cmos內(nèi)的保護(hù)二極管,一般電流不大于10mA

l 上拉和下拉、限流

l 1.改變電平的電位，常用在TTL-CMOS匹配

2.在引腳懸空時(shí)有確定的狀態(tài)

3.增加高電平輸出時(shí)的驅(qū)動(dòng)能力。

4、為OC門提供電流

l 那要看輸出口驅(qū)動(dòng)的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻。

l 如果有上拉電阻那它的端口在默認(rèn)值為高電平你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來(lái)成為低電平。反之，l 尤其用在接口電路中,為了得到確定的電平,一般采用這種方法,以保證正確的電路狀態(tài),以免發(fā)生意外,比如,在電機(jī)控制中,逆變橋上下橋臂不能直通,如果它們都用同一個(gè)單片機(jī)來(lái)驅(qū)動(dòng),必須設(shè)置初始狀態(tài).防止直通!

2、定義：

l 上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平！電阻同時(shí)起限流作用！下拉同理！

l 上拉是對(duì)器件注入電流，下拉是輸出電流

l 弱強(qiáng)只是上拉電阻的阻值不同，沒(méi)有什么嚴(yán)格區(qū)分

l 對(duì)于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

3、為什么要使用拉電阻：

l 一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒(méi)有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。

l 數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！

l 一般說(shuō)的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似與一個(gè)三極管的C，當(dāng)C接通過(guò)一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平，C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱為下拉電阻，使該端口平時(shí)為低電平，作用嗎：

比如：當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸如狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測(cè)低電平的輸入。

l 上拉電阻是用來(lái)解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是你同學(xué)說(shuō)的灌電流

-------------------

有可商討的地方。、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

電阻串聯(lián)才是實(shí)現(xiàn)阻抗匹配的好方法。通常線阻的數(shù)量級(jí)都在幾十ohm，如果加上下拉的話，功耗太大。

電阻串聯(lián)和拉電阻都是阻抗匹配的方法，只是使用范圍不同，依電路工作頻率而定

21、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。不建議采用這種方法。缺點(diǎn)有2。1 TTL輸出地電平時(shí)，功耗大。2TTL 輸出高電平時(shí)，上拉電源可能會(huì)有電流灌到TTL電路的電源，影響系統(tǒng)穩(wěn)定性。

3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。

應(yīng)該不會(huì)。做輸入時(shí)，上拉電阻又不吸收電流。做輸出時(shí)，驅(qū)動(dòng)電流為 電路輸出電流+上拉通道輸出電流。電阻的容性特征很小，可忽略。

42． 下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。

當(dāng)輸出高電平時(shí)，開關(guān)管怎么回關(guān)斷呢? CMOS電路的輸出級(jí)基本上是推拉時(shí)。輸出地電平時(shí)，下面的MOSFET關(guān)斷，上面的導(dǎo)通。高電平時(shí)反過(guò)來(lái)。該條只適合OC電路。閱讀全文(567)| 回復(fù)(2)| 引用(1)

回復(fù):上拉電阻下拉電阻的總結(jié)

kk(游客)發(fā)表評(píng)論于2006-11-16 11:57:00

Good!

回復(fù):上拉電阻下拉電阻的總結(jié)

sunhuibo發(fā)表評(píng)論于2006-11-16 19:47:00

太多了，可否一言以蔽之

第二篇：上拉電阻與下拉電阻的作用總結(jié)

上拉電阻與下拉電阻的作用總結(jié)

一、定義：

上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在高電平！電阻同時(shí)起限流作用！下拉同理！上拉是對(duì)器件注入電流，下拉是輸出電流；弱強(qiáng)只是上拉電阻的阻值不同，沒(méi)有什么嚴(yán)格區(qū)分；對(duì)于非集電極（或漏極）開路輸

出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、上下拉電阻作用：

1、提高電壓準(zhǔn)位：

a.當(dāng) TTL 電路驅(qū)動(dòng) COMS 電路時(shí)，如果 TTL 電路輸出的高電平低于 COMS 電路的最低高電平（一般為 3.5V），這時(shí)就需要在

TTL 的輸出端接上拉電阻，以提高輸出高電平的值。b.OC 門電路必須加上拉電阻，以提高輸出的高電平值。

2、加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

3、N/A pin 防靜電、防干擾：在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。同時(shí)管腳懸空就比較容易接受外界的電磁干擾。

4、電阻匹配，抑制反射波干擾：長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干 擾。

5、預(yù)設(shè)空間狀態(tài)/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是為了預(yù)設(shè)缺省電位.當(dāng)你不用這些引腳的時(shí)候, 這些輸入端 下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時(shí)的狀態(tài)是由上下拉電阻獲得 6.提高芯片輸入信號(hào)的噪聲容限：輸入端如果是高阻狀態(tài)，或者高阻抗輸入端處于懸空狀態(tài)，此時(shí)需要加上拉或下拉，以免收到

隨機(jī)電平而影響電路工作。同樣如果輸出端處于被動(dòng)狀態(tài)，需要加上拉或下拉，如輸出端僅僅是一個(gè)三極管的集電極。從而提高 芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。

{電源到元件間的叫上拉電阻,作用是平時(shí)使該腳為高電平地到元件間的叫下拉電阻,作用是平時(shí)使該腳為低電平上拉電阻和下拉電 阻的范圍由器件來(lái)定(我們一般用10K)+Vcc

+------+=上拉電阻 |+-----+ |元件| |+-----+

+------+=下拉電阻

-Gnd

一般來(lái)說(shuō)上拉或下拉電阻的作用是增大電流，加強(qiáng)電路的驅(qū)動(dòng)能力

比如說(shuō)51的p1口

還有，p0口必須接上拉電阻才可以作為io口使用

上拉和下拉的區(qū)別是一個(gè)為拉電流，一個(gè)為灌電流

一般來(lái)說(shuō)灌電流比拉電流要大

也就是灌電流驅(qū)動(dòng)能力強(qiáng)一些}

三、上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。

2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。

3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮 以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理

四、原理：

上拉電阻實(shí)際上是集電極輸出的負(fù)載電阻。不管是在開關(guān)應(yīng)用和模擬放大，此電阻的選則都不是拍腦袋的。工作在線性范圍就不

多說(shuō)了，在這里是討論的是晶體管是開關(guān)應(yīng)用，所以只談開關(guān)方式。找個(gè)TTL器件的資料單獨(dú)看末級(jí)就可以了，內(nèi)部都有負(fù)載電

阻根據(jù)不同驅(qū)動(dòng)能力和速度要求這個(gè)電阻值不同，低功耗的電阻值大，速度快的電阻值小。但芯片制造商很難滿足應(yīng)用的需要不

可能同種功能芯片做許多種，因此干脆不做這個(gè)負(fù)載電阻，改由使用者自己自由選擇外接，所以就出現(xiàn)OC、OD輸出的芯片。由

于數(shù)字應(yīng)用時(shí)晶體管工作在飽和和截止區(qū)，對(duì)負(fù)載電阻要求不高，電阻值小到只要不小到損壞末級(jí)晶體管就可以，大到輸出上升

時(shí)間滿足設(shè)計(jì)要求就可，隨便選一個(gè)都可以正常工作。但是一個(gè)電路設(shè)計(jì)是否優(yōu)秀這些細(xì)節(jié)也是要考慮的。集電極輸出的開關(guān)電

路不管是開還是關(guān)對(duì)地始終是通的，晶體管導(dǎo)通時(shí)電流從負(fù)載電阻經(jīng)導(dǎo)通的晶體管到地，截止時(shí)電流從負(fù)載電阻經(jīng)負(fù)載的輸入電

阻到地，如果負(fù)載電阻選擇小點(diǎn)功耗就會(huì)大，這在電池供電和要求功耗小的系統(tǒng)設(shè)計(jì)中是要盡量避免的，如果電阻選擇大又會(huì)帶

來(lái)信號(hào)上升沿的延時(shí)，因?yàn)樨?fù)載的輸入電容在上升沿是通過(guò)無(wú)源的上拉電阻充電，電阻越大上升時(shí)間越長(zhǎng)，下降沿是通過(guò)有源晶

體管放電，時(shí)間取決于器件本身。因此設(shè)計(jì)者在選擇上拉電阻值時(shí)，要根據(jù)系統(tǒng)實(shí)際情況在功耗和速度上兼顧。

3.從IC(MOS工藝)的角度,分別就輸入/輸出引腳做一解釋:

1.對(duì)芯片輸入管腳, 若在系統(tǒng)板上懸空(未與任何輸出腳或驅(qū)動(dòng)相接)是比較危險(xiǎn)的.因?yàn)榇藭r(shí)很有可能輸入管腳內(nèi)部電容電荷累積

使之達(dá)到中間電平(比如1.5V), 而使得輸入緩沖器的PMOS管和NMOS管同時(shí)導(dǎo)通, 這樣一來(lái)就在電源和地之間形成直接通路, 產(chǎn)生

較大的漏電流, 時(shí)間一長(zhǎng)就可能損壞芯片.并且因?yàn)樘幱谥虚g電平會(huì)導(dǎo)致內(nèi)部電路對(duì)其邏輯(0或1)判斷混亂.接上上拉或下拉電阻

后, 內(nèi)部點(diǎn)容相應(yīng)被充(放)電至高(低)電平, 內(nèi)部緩沖器也只有NMOS(PMOS)管導(dǎo)通, 不會(huì)形成電源到地的直流通路.(至于防止靜電

造成損壞, 因芯片管腳設(shè)計(jì)中一般會(huì)加保護(hù)電路, 反而無(wú)此必要).2.對(duì)于輸出管腳:

1)正常的輸出管腳(push-pull型), 一般沒(méi)有必要接上拉或下拉電阻.2)OD或OC(漏極開路或集電極開路)型管腳，這種類型的管腳需要外接上拉電阻實(shí)現(xiàn)線與功能(此時(shí)多個(gè)輸出可直接相連.典型應(yīng)用是: 系統(tǒng)板上多個(gè)芯片的INT(中斷信號(hào))輸出

直接相連, 再接上一上拉電阻, 然后輸入MCU的INT引腳, 實(shí)現(xiàn)中斷報(bào)警功能).其工作原理是:

在正常工作情況下, OD型管腳內(nèi)部的NMOS管關(guān)閉, 對(duì)外部而言其處于高阻狀態(tài), 外接上拉電阻使輸出位于高電平(無(wú)效中斷狀態(tài));

當(dāng)有中斷需求時(shí), OD型管腳內(nèi)部的NMOS管接通, 因其導(dǎo)通電阻遠(yuǎn)遠(yuǎn)小于上拉電阻, 使輸出位于低電平(有效中斷狀態(tài)).針對(duì)MOS 電路上下拉電阻阻值以幾十至幾百K為宜.(注: 此回答未涉及TTL工藝的芯片, 也未曾考慮高頻PCB設(shè)計(jì)時(shí)需考慮的阻抗匹配, 電磁干擾等效應(yīng).)

1, 芯片引腳上注明的上拉或下拉電阻, 是指設(shè)計(jì)在芯片引腳內(nèi)部的一個(gè)電阻或等效電阻.設(shè)計(jì)這個(gè)電阻的目的, 是為了當(dāng)用戶不需

要用這個(gè)引腳的功能時(shí), 不用外加元件, 就可以置這個(gè)引腳到缺省的狀態(tài).而不會(huì)使 CMOS 輸入端懸空.使用時(shí)要注意如果這個(gè)缺

省值不是你所要的, 你應(yīng)該把這個(gè)輸入端直接連到你需要的狀態(tài).2, 這個(gè)引腳如果是上拉的話, 可以用于 “線或” 邏輯.外接漏極開路或集電極開路輸出的其他芯片.組成負(fù)邏輯或輸入.如果是下拉 的話, 可以組成正邏輯 “線或”, 但外接只能是 CMOS 的高電平漏極開路的芯片輸出, 這是因?yàn)?CMOS 輸出的高, 低電平分別由

PMOS 和 NMOS 的漏極給出電流, 可以作成 P 漏開路或 N 漏開路.而 TTL 的高電平由源極跟隨器輸出電流, 不適合 “線或”.3, TTL 到 CMOS 的驅(qū)動(dòng)或反之, 原則上不建議用上下拉電阻來(lái)改變電平, 最好加電平轉(zhuǎn)換電路.如果兩邊的電源都是 5 伏, 可以直

接連但影響性能和穩(wěn)定, 尤其是 CMOS 驅(qū)動(dòng) TTL 時(shí).兩邊邏輯電平不同時(shí), 一定要用電平轉(zhuǎn)換.電源電壓 3 伏或以下時(shí), 建議不要 用直連更不能用電阻拉電平.4, 芯片外加電阻由應(yīng)用情況決定, 但是在邏輯電路中用電阻拉電平或改善驅(qū)動(dòng)能力都是不可行的.需要改善驅(qū)動(dòng)應(yīng)加驅(qū)動(dòng)電路.改

變電平應(yīng)加電平轉(zhuǎn)換電路.包括長(zhǎng)線接收都有專門的芯片.

第三篇：電阻元件與歐姆定律教案

【課題名稱】

電阻元件與歐姆定律 【教學(xué)目標(biāo)】 應(yīng)知：

1．電阻元件的分類及參數(shù)。2．端電壓的定義。應(yīng)會(huì)：

1．全電路歐姆定律的內(nèi)容及應(yīng)用。

2．會(huì)用萬(wàn)用表測(cè)量電阻阻值，會(huì)電阻器的色標(biāo)法讀數(shù)方法。【學(xué)情分析】

電阻元件學(xué)生在初中接觸較多，有一定的知識(shí)基礎(chǔ)，掌握較容易。加上電阻元件的實(shí)物直觀性強(qiáng)，所以借助實(shí)物、多媒體分析講解、動(dòng)手操作，增強(qiáng)學(xué)生的視覺(jué)感受，充分調(diào)動(dòng)學(xué)生的學(xué)習(xí)積極性。

部分電路歐姆定律和全電路歐姆定律比較抽象，單純從理論上講解學(xué)生不易理解，選用直觀的實(shí)物實(shí)驗(yàn)，讓學(xué)生動(dòng)手操作、總結(jié)，能變枯燥講解為學(xué)生主動(dòng)探究，激發(fā)學(xué)生的學(xué)習(xí)興趣，突破教學(xué)難點(diǎn)。

【教學(xué)方法】

實(shí)驗(yàn)法、講授法、練習(xí)法、討論法 【教具資源】

帶有電阻器的電路板、直流電源、固定電阻、可變電阻、導(dǎo)線若干、電壓表?電流表、多媒體課件、萬(wàn)用表

【課時(shí)安排】 2學(xué)時(shí)（90分鐘）【教學(xué)過(guò)程】

一、導(dǎo)入新課

復(fù)習(xí)上節(jié)課學(xué)習(xí)的查識(shí)?重點(diǎn)是電流、電壓、電位。通過(guò)介紹一個(gè)簡(jiǎn)單電路板，推出今天要學(xué)習(xí)的元件——電阻元件。激發(fā)學(xué)生的學(xué)習(xí)興趣，集中學(xué)生的注意力。

二、講授新課

教學(xué)環(huán)節(jié)1：電阻元件

（一）電阻

教師活動(dòng)：在初中電阻知識(shí)基礎(chǔ)上，講解電阻的定義、單位、符號(hào)、在電路中的作用。學(xué)生活動(dòng)：聽(tīng)課，討論電阻的作用。

（二）常見(jiàn)電阻器

教師活動(dòng)：實(shí)物演示各種不同的電阻對(duì)照實(shí)物講解電阻分類。播放多媒體演示各種常見(jiàn)電阻元件及其特性。

學(xué)生活動(dòng)： 觀察各種不同電阻的外觀，掌握的電阻的分類，總結(jié)電阻的不同用途。

（三）電阻的主要參數(shù)

教師活動(dòng)： 實(shí)物演示色環(huán)電阻，借助多媒體投影色環(huán)電阻的參數(shù)和色環(huán)的讀法。

學(xué)生活動(dòng)： 觀察色環(huán)電阻的外觀，掌握的色環(huán)電阻的讀法，會(huì)讀不同色環(huán)電阻的阻值。

（四）用萬(wàn)用表測(cè)電阻器的阻值

教師活動(dòng)：邊演示邊講解用萬(wàn)用表測(cè)電阻器的阻值的步驟及注意事項(xiàng)。學(xué)生活動(dòng)：分組使用萬(wàn)用表測(cè)電阻器的阻值，測(cè)量時(shí)要正確使用萬(wàn)用表，正確讀數(shù)。

能力培養(yǎng)：培養(yǎng)學(xué)生的觀察能力、總結(jié)能力、動(dòng)手操作能力。教學(xué)環(huán)節(jié)2：歐姆定律

（一）部分電路的歐姆定律

教師活動(dòng)：在復(fù)習(xí)初中歐姆定律的基礎(chǔ)上，簡(jiǎn)單介紹歐姆定律。說(shuō)明線性電阻、非線性電阻的區(qū)別。

學(xué)生活動(dòng)：復(fù)習(xí)歐姆定律，分析U、R、I三者之間的關(guān)系。

（二）全電路的歐姆定律

教師活動(dòng)：復(fù)習(xí)電路的組成，復(fù)習(xí)電壓、電動(dòng)勢(shì)的物理意義，引出電源內(nèi)阻定義，分析電路中能量的守恒，用多媒體說(shuō)明閉合電路中電流的流動(dòng)情況，分析得出全電路歐姆定律。

學(xué)生活動(dòng)：聽(tīng)課，在教師引導(dǎo)下復(fù)習(xí)舊知識(shí)，得出新知識(shí)。

（三）端電壓

教師活動(dòng)：復(fù)習(xí)歐姆定律的基礎(chǔ)上，進(jìn)行公式變形，提出端電壓的定義。按教材中演示實(shí)驗(yàn)，端電壓的變化規(guī)律測(cè)試電路，根據(jù)電壓表、電流表的示數(shù)變化，總結(jié)出端電壓與電流的變化規(guī)律。為了更加形象理解二者之間的關(guān)系，可以適當(dāng)補(bǔ)充負(fù)載的外特性曲線圖。

學(xué)生活動(dòng)：分析理解端電壓的意義，觀察實(shí)驗(yàn)現(xiàn)象，分組討論端電壓與電流的變化規(guī)律，在教師引導(dǎo)下各組討論分析，解答例題1-2。

三、課堂小結(jié)

教師與學(xué)生一起回顧電阻的知識(shí)和兩個(gè)歐姆定律。對(duì)重點(diǎn)知識(shí)如電阻色標(biāo)法、電阻的測(cè)量、閉合電路歐姆定律、端電壓的計(jì)算，可以以小組競(jìng)賽的方式進(jìn)行鞏固提問(wèn)，強(qiáng)化學(xué)生理解記憶。

四、課堂練習(xí)

如圖1.1所示電路，已知電池組的內(nèi)電阻 r=1Ω，外電路電阻R=5Ω，電壓表的示數(shù)U=3V，則電池組的電動(dòng)勢(shì)E應(yīng)等于多少？

圖1.1

五、課后作業(yè) 想想練練 【板書設(shè)計(jì)】

【教學(xué)后記】

第四篇：對(duì)電路中上下拉電阻作用的個(gè)人總結(jié)

對(duì)電路中上下拉電阻作用的個(gè)人總結(jié)

一、定義：

上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平！電阻同時(shí)起限流作用！下拉同理！

上拉是對(duì)器件注入電流，下拉是輸出電流；弱強(qiáng)只是上拉電阻的阻值不同，沒(méi)有什么嚴(yán)格區(qū)分；對(duì)于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、上下拉電阻作用：

1、提高電壓準(zhǔn)位：a.當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。b.OC門電路必須加上拉電阻，以提高輸出的搞電平值。

2、加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

3、N/A pin防靜電、防干擾：在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。同時(shí)管腳懸空就比較容易接受外界的電磁干擾。

4、電阻匹配，抑制反射波干擾：長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

5、預(yù)設(shè)空間狀態(tài)/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是為了預(yù)設(shè)缺省電位.當(dāng)你不用這些引腳的時(shí)候, 這些輸入端下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時(shí)的狀態(tài)是由上下拉電阻獲得 6.提高芯片輸入信號(hào)的噪聲容限：輸入端如果是高阻狀態(tài)，或者高阻抗輸入端處于懸空狀態(tài)，此時(shí)需要加上拉或下拉，以免收到隨機(jī)電平而影響電路工作。同樣如果輸出端處于被動(dòng)狀態(tài)，需要加上拉或下拉，如輸出端僅僅是一個(gè)三極管的集電極。從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。{電源到元件間的叫上拉電阻,作用是平時(shí)使該腳為高電平

地到元件間的叫下拉電阻,作用是平時(shí)使該腳為低電平

上拉電阻和下拉電阻的范圍由器件來(lái)定(我們一般用10K)+Vcc

+------+=上拉電阻

|+-----+ |元件| |+-----+

+------+=下拉電阻

-Gnd

一般來(lái)說(shuō)上拉或下拉電阻的作用是增大電流，加強(qiáng)電路的驅(qū)動(dòng)能力

比如說(shuō)51的p1口

還有，p0口必須接上拉電阻才可以作為io口使用

上拉和下拉的區(qū)別是一個(gè)為拉電流，一個(gè)為灌電流

一般來(lái)說(shuō)灌電流比拉電流要大

也就是灌電流驅(qū)動(dòng)能力強(qiáng)一些}

三、上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。

2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠?。浑娮栊?，電流大。

3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮 以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理

四、原理：

上拉電阻實(shí)際上是集電極輸出的負(fù)載電阻。不管是在開關(guān)應(yīng)用和模擬放大，此電阻的選則都不是拍腦袋的。工作在線性范圍就不多說(shuō)了，在這里是討論的是晶體管是開關(guān)應(yīng)用，所以只談開關(guān)方式。找個(gè)TTL器件的資料單獨(dú)看末級(jí)就可以了，內(nèi)部都有負(fù)載電阻根據(jù)不同驅(qū)動(dòng)能力和速度要求這個(gè)電阻值不同，低功耗的電阻值大，速度快的電阻值小。但芯片制造商很難滿足應(yīng)用的需要不可能同種功能芯片做許多種，因此干脆不做這個(gè)負(fù)載電阻，改由使用者自己自由選擇外接，所以就出現(xiàn)OC、OD輸出的芯片。由于數(shù)字應(yīng)用時(shí)晶體管工作在飽和和截止區(qū)，對(duì)負(fù)載電阻要求不高，電阻值小到只要不小到損壞末級(jí)晶體管就可以，大到輸出上升時(shí)間滿足設(shè)計(jì)要求就可，隨便選一個(gè)都可以正常工作。但是一個(gè)電路設(shè)計(jì)是否優(yōu)秀這些細(xì)節(jié)也是要考慮的。集電極輸出的開關(guān)電路不管是開還是關(guān)對(duì)地始終是通的，晶體管導(dǎo)通時(shí)電流從負(fù)載電阻經(jīng)導(dǎo)通的晶體管到地，截止時(shí)電流從負(fù)載電阻經(jīng)負(fù)載的輸入電阻到地，如果負(fù)載電阻選擇小點(diǎn)功耗就會(huì)大，這在電池供電和要求功耗小的系統(tǒng)設(shè)計(jì)中是要盡量避免的，如果電阻選擇大又會(huì)帶來(lái)信號(hào)上升沿的延時(shí)，因?yàn)樨?fù)載的輸入電容在上升沿是通過(guò)無(wú)源的上拉電阻充電，電阻越大上升時(shí)間越長(zhǎng)，下降沿是通過(guò)有源晶體管放電，時(shí)間取決于器件本身。因此設(shè)計(jì)者在選擇上拉電阻值時(shí)，要根據(jù)系統(tǒng)實(shí)際情況在功耗和速度上兼顧。3.從IC(MOS工藝)的角度,分別就輸入/輸出引腳做一解釋:

1.對(duì)芯片輸入管腳, 若在系統(tǒng)板上懸空(未與任何輸出腳或驅(qū)動(dòng)相接)是比較危險(xiǎn)的.因?yàn)榇藭r(shí)很有可能輸入管腳內(nèi)部電容電荷累積使之達(dá)到中間電平(比如1.5V), 而使得輸入緩沖器的PMOS管和NMOS管同時(shí)導(dǎo)通, 這樣一來(lái)就在電源和地之間形成直接通路, 產(chǎn)生較大的漏電流, 時(shí)間一長(zhǎng)就可能損壞芯片.并且因?yàn)樘幱谥虚g電平會(huì)導(dǎo)致內(nèi)部電路對(duì)其邏輯(0或1)判斷混亂.接上上拉或下拉電阻后, 內(nèi)部點(diǎn)容相應(yīng)被充(放)電至高(低)電平, 內(nèi)部緩沖器也只有NMOS(PMOS)管導(dǎo)通, 不會(huì)形成電源到地的直流通路.(至于防止靜電造成損壞, 因芯片管腳設(shè)計(jì)中一般會(huì)加保護(hù)電路, 反而無(wú)此必要).2.對(duì)于輸出管腳:

1)正常的輸出管腳(push-pull型), 一般沒(méi)有必要接上拉或下拉電阻.2)OD或OC(漏極開路或集電極開路)型管腳，這種類型的管腳需要外接上拉電阻實(shí)現(xiàn)線與功能(此時(shí)多個(gè)輸出可直接相連.典型應(yīng)用是: 系統(tǒng)板上多個(gè)芯片的INT(中斷信號(hào))輸出直接相連, 再接上一上拉電阻, 然后輸入MCU的INT引腳, 實(shí)現(xiàn)中斷報(bào)警功能).其工作原理是:

在正常工作情況下, OD型管腳內(nèi)部的NMOS管關(guān)閉, 對(duì)外部而言其處于高阻狀態(tài), 外接上拉電阻使輸出位于高電平(無(wú)效中斷狀態(tài));當(dāng)有中斷需求時(shí), OD型管腳內(nèi)部的NMOS管接通, 因其導(dǎo)通電阻遠(yuǎn)遠(yuǎn)小于上拉電阻, 使輸出位于低電平(有效中斷狀態(tài)).針對(duì)MOS 電路上下拉電阻阻值以幾十至幾百K為宜.(注: 此回答未涉及TTL工藝的芯片, 也未曾考慮高頻PCB設(shè)計(jì)時(shí)需考慮的阻抗匹配, 電磁干擾等效應(yīng).)1, 芯片引腳上注明的上拉或下拉電阻, 是指設(shè)計(jì)在芯片引腳內(nèi)部的一個(gè)電阻或等效電阻.設(shè)計(jì)這個(gè)電阻的目的, 是為了當(dāng)用戶不需要用這個(gè)引腳的功能時(shí), 不用外加元件, 就可以置這個(gè)引腳到缺省的狀態(tài).而不會(huì)使 CMOS 輸入端懸空.使用時(shí)要注意如果這個(gè)缺省值不是你所要的, 你應(yīng)該把這個(gè)輸入端直接連到你需要的狀態(tài).2, 這個(gè)引腳如果是上拉的話, 可以用于 “線或” 邏輯.外接漏極開路或集電極開路輸出的其他芯片.組成負(fù)邏輯或輸入.如果是下拉的話, 可以組成正邏輯 “線或”, 但外接只能是 CMOS 的高電平漏極開路的芯片輸出, 這是因?yàn)?CMOS 輸出的高, 低電平分別由 PMOS 和 NMOS 的漏極給出電流, 可以作成 P 漏開路或 N 漏開路.而 TTL 的高電平由源極跟隨器輸出電流, 不適合 “線或”.3, TTL 到 CMOS 的驅(qū)動(dòng)或反之, 原則上不建議用上下拉電阻來(lái)改變電平, 最好加電平轉(zhuǎn)換電路.如果兩邊的電源都是 5 伏, 可以直接連但影響性能和穩(wěn)定, 尤其是 CMOS 驅(qū)動(dòng) TTL 時(shí).兩邊邏輯電平不同時(shí), 一定要用電平轉(zhuǎn)換.電源電壓 3 伏或以下時(shí), 建議不要用直連更不能用電阻拉電平.4, 芯片外加電阻由應(yīng)用情況決定, 但是在邏輯電路中用電阻拉電平或改善驅(qū)動(dòng)能力都是不可行的.需要改善驅(qū)動(dòng)應(yīng)加驅(qū)動(dòng)電路.改變電平應(yīng)加電平轉(zhuǎn)換電路.包括長(zhǎng)線接收都有專門的芯片.

第五篇：電壓-電阻知識(shí)點(diǎn)總結(jié)

《電壓 電阻》知識(shí)點(diǎn)歸納

一、電壓

（一）電壓的作用

1．電壓是形成電流的原因：電壓使電路中的自由電荷定向移動(dòng)形成了電流。電源是提供電壓的裝置。

2．電路中獲得持續(xù)電流的條件：①電路中有電源（也就是電路兩端有電壓）；②電路是閉合的。

（二）電壓的單位

1．國(guó)際單位：V 常用單位：kV、mV

換算關(guān)系：1Kv＝1000V 1V＝1000mV

2．記住一些電壓值：一節(jié)干電池1．5V

一節(jié)蓄電池2V

家庭電壓220V

安全電壓不高于36V

（三）電壓測(cè)量：

1．儀器：電壓表，符號(hào)：

2．讀數(shù)時(shí)，看清接線柱上標(biāo)的量程，和分度值.3．使用規(guī)則：

①電壓表要并聯(lián)在電路中。

②電流從電壓表的“正接線柱”流入，“負(fù)接線柱”流出。否則指針會(huì)反偏。

③被測(cè)電壓不要超過(guò)電壓表的最大量程。

④ 電壓表可以直接連在電源兩端，此時(shí)電壓表測(cè)得是電源電壓

危害：1.被測(cè)電壓超過(guò)電壓表的最大量程時(shí)，不僅測(cè)不出電壓值，電壓表的指針還會(huì)被打彎甚至燒壞電壓表。

2.選擇量程：實(shí)驗(yàn)室用電壓表有兩個(gè)量程，0～3V和0～15V。測(cè)量時(shí)，先選大量程，用開關(guān)試觸，若被測(cè)電壓小于3V則換用小的量程，若被測(cè)電壓大于15V則換用更大量程的電壓表。

4.串聯(lián)電路電壓的規(guī)律______________________________________________________________________________.并聯(lián)電路電壓的規(guī)律_______________________________________________________________________

（四）電流表、電壓表的比較

（五）利用電流表、電壓表判斷電路故障

1．電流表示數(shù)正常而電壓表無(wú)示數(shù)：

“電流表示數(shù)正?！北砻髦麟娐窞橥罚半妷罕頍o(wú)示數(shù)”表明無(wú)電流通過(guò)電壓表，則故障原因可能是：①電壓表?yè)p壞；②電壓表接觸不良；③與電壓表并聯(lián)的用電器短路。

2．電壓表有示數(shù)而電流表無(wú)示數(shù)

“電壓表有示數(shù)”表明電路中有電流通過(guò)，“電流表無(wú)示數(shù)”說(shuō)明沒(méi)有或幾乎沒(méi)有電流流過(guò)電流表，則故障原因可能是：①電流表短路；②和電壓表并聯(lián)的用電器開路，此時(shí)電流表所在電路中串聯(lián)了大電阻（電壓表內(nèi)阻）使電流太小，電流表無(wú)明顯示數(shù)。

3．電流表電壓表均無(wú)示數(shù)

“兩表均無(wú)示數(shù)”表明無(wú)電流通過(guò)兩表，除了兩表同時(shí)短路外，最大的可能是主電路斷路導(dǎo)致無(wú)電流。

二、電阻

（一）定義及符號(hào) :電阻表示導(dǎo)體對(duì)電流阻礙作用的大小 符號(hào)：_______.（二）單位

1．國(guó)際單位：歐姆 2．常用單位：千歐、兆歐。

3．換算： ______________________________

4．了解一些電阻值：手電筒的小燈泡，燈絲的電阻為幾歐到十幾歐。日常用的白熾燈，燈絲的電阻為幾百歐到幾千歐。實(shí)驗(yàn)室用的銅線，電阻小于百分之幾歐。電流表的內(nèi)阻為零點(diǎn)幾歐。電壓表的內(nèi)阻為幾千歐左右。

（三）影響因素

1．實(shí)驗(yàn)原理：在電壓不變的情況下，通過(guò)電流的變化來(lái)研究導(dǎo)體電阻的變化。（也就是用串聯(lián)在電路中小燈泡亮度的變化來(lái)研究導(dǎo)體電阻的變化）

2．實(shí)驗(yàn)方法：控制變量法。

3．結(jié)論：導(dǎo)體的電阻是導(dǎo)體本身的一種性質(zhì)，它的大小決定于導(dǎo)體的 , ,.還與_______有關(guān)。

4．結(jié)論理解：

⑴導(dǎo)體電阻的大小由導(dǎo)體本身的材料、長(zhǎng)度、橫截面積決定。與是否接入電路、與外加電壓及通過(guò)電流大小等外界因素均無(wú)關(guān)（也就是與電壓、電流無(wú)關(guān)），所以導(dǎo)體的電阻是導(dǎo)體本身的一種性質(zhì)。

（四）分類

1．定值電阻：電路符號(hào)：

2．變阻器：電路符號(hào)

。（阻值大小保持不變的電阻）。

⑴滑動(dòng)變阻器： 結(jié)構(gòu)示意圖：

變阻原理：通過(guò)改變連入電路中的電阻絲的長(zhǎng)度來(lái)改變電阻的大小，從而改變電路中電流的大小。

使用方法：① 根據(jù)銘牌選擇合適的滑動(dòng)變阻器；②串聯(lián)在控制電路中；③接法：“一上一下”；④接入電路前應(yīng)將電阻調(diào)到最大。

銘牌：某滑動(dòng)變阻器標(biāo)有“50Ω 1.5A”字樣，50Ω表示滑動(dòng)變阻器的最大阻值為50Ω或變阻范圍為0～50Ω。1．5A表示滑動(dòng)變阻器允許通過(guò)的最大電流為1.5A．

作用：①通過(guò)改變電路中的電阻，逐漸改變電路中的電流和部分電路兩端的電壓；②保護(hù)電路。